JPH0346048A - データ処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ノイズの混入等による信号の出力内容の変化
を検知して誤動作を防止するデータ処理システムに関す
る。

〔従来の技術〕

データ処理の高速化に伴ってデータ処理システムの構造
が複雑化してきており、ノイズの混入等による信号の出
力内容の変化によて引き起こされる誤動作は、データ処
理システムに大きな影響を与える。

第６図は、例えば「３２ビツト・マイクロプロセッサ入
門Ｊ　　（ｐ、　１５；　ＣＱ出版株式会社、　１９８
７）に示されるような従来のデータ処理システムの一構
成例を示すブロック図であって、図中１はマイクロプロ
セッサユニット（以下、ＭＰＵと省略する）であって、
ＭＰＵＩは、アドレス信号をアドレスバス２へ出力する
。アドレスデコーダ９はアドレス信号を復号化し、復号
化されたアドレス信号とＭＰＵＩから出力されるアドレ
スストローブ信号（ＡＳ）とは外部デバイス３へＡＮＤ
出力される。

読出し・書込み信号（ＲＥＡＤ／ＷＲＩＴＥ）及びデー
タストローブ信号＜ＤＳ）は外部デバイス３へ出力され
、”ＲＥＡＤ／ＷＲＩＴＥ″信号の出力レベルに応じて
、外部デバイス３からデータバス８へ、又はＭＰＵＩか
らデータバス８ヘデ−タ信号が出力される。

以上のような構成のデータ処理システムの読出し・書込
み動作を説明する。読出しサイクルでは、ＭＰＵＩが、
“ＲＥＡＤ／ＷＲＩＴＥ″信号をハイレベル（“Ｈ″）
にし、アドレス信号をアドレスバス２へ出力した後、“
ＡＳ″信号を“Ｈ”にする。アドレスデコーダ９によっ
て復号化されたアドレス信号が、例えば外部デバイス３
を指定しているとすれば、外部デバイス３は、ＭＰＵＩ
が“ＤＳ”信号を“Ｈ′″にするのに応してデータバス
８ヘデータ信号を出力し、このデータ信号をＭＰＵＩが
取り込む。

また書込みサイクルでは、ＭＰＵＩが、”ＲＥＡＤ／Ｗ
ＲＩＴＥ’信号をローレベル（“Ｌ”〉にし、アドレス
信号をアドレスバス２へ出力した後、“ＡＳ”信号を“
Ｈ″にする。ＭＰＵ１はデータ信号をデータバス８へ出
力し、アドレスデコーダ９によって復号化されたアドレ
ス信号が、例えば外部デバイス３を指定しているとすれ
ば、“ＤＳ′″信号を“Ｈ”にして外部デバイス３にデ
ータを書込む。

〔発明が解決しようとする課題〕

従来のデータ処理システムは以上のような構成であるの
で、例えば、ＭＰＵＩがアドレス信号を出力した後、ノ
イズ等の混入によってアドレス信号が変化した場合であ
っても、ＭＰＵＩはこの変化を検出する手段を持たず、
誤ったアドレスに対してデータの読出し・書込みが行わ
れて誤動作を招く結果となるためデータの信頼性が低い
という問題があった。

本発明はこのような問題を解決するためになされたもの
であって、信号の出力値の変化による信号の誤りを検出
して中央処理装置へ通知して当初の値を回復することに
より、データの信頼性が高いデータ処理システムを提供
することにある。

〔課題を解決するための手段〕

本発明のデータ処理システムは、その有効期間中に、ノ
イズの混入等によって出力値が変化した出力信号の変化
の発生を検出して信号の出力光の回路へ通知する手段と
、変化発生の通知に応じて、例えば割込み処理、再出力
等によって出力信号を当初の値へ回復する手段とを備え
たことを特徴とする。

〔作用〕

本発明のデータ処理システムは、出力した信号の有効期
間中に、ノイズの混入等によって信号の出力値が当初の
値から変化した場合、変化の発生を検出し、信号の出力
光である回路へ変化の発生を通知して信号の出力値を元
の値へ回復する。

〔実施例〕

以下、本発明をその実施例を示す図面に基づき詳述する
。

第１図は本発明に係るデータ処理システムの構成を示す
ブロック図である。本実施例ではアドレス信号のエラー
を検出する。図中１はＭＰＵであって、ＭＰＵＩは、ア
ドレス信号をアドレスバス２へ出力する。アドレスバス
２へ出力されたアドレス信号はエラ一対策装置４及びシ
ステムバス７を介して外部デバイス３へ出力される。ア
ドレスストローブ信号（ＡＳ）及びデータストローブ信
号（ＤＳ）がシステムバス７を介して外部デバイス３へ
出力される。データ信号は、読出し又は書込みのサイク
ルに応じて、外部デバイス３からシステムバス７を介し
てデータバス８へ、又はＭＰＵ１からデータバス８へ出
力される。エラ一対策装置４は、エツジ検出回路等によ
ってアドレスバス２の各ピント線の出力信号のエラーを
検出してエラー検出信号を出力するものであって、エラ
ー対策装置４から出力されたアドレス信号のエラー検出
信号は、ＭＰＵＩに対する割込み要求信号として割込み
信号線５を介してＭＰＵＩの割込み端子に入力され、Ｍ
ＰＵＩは、例えばアドレス信号の再出力等の割込み処理
を開始する。

第２図及び第４図はエラ一対策装置４の一槽底例である
エツジ回路の構成を示す回路図であって、第２図は′Ｌ
”信号のエラーを検出する立上がり検出回路、第４図は
“Ｈ′″信号のエラーを検出する立下がり検出回路の構
成を示す回路図であって、アドレスバス２の各ビット線
に立上がり検出回路及び立下がり検出回路が接続されて
いる。立上がり検出回路（第２図〉は、エラ一対策装置
４への入力（Ａ）の論理レベルの反転を兼ねたバッファ
として設けた３段のＮ０７回路及び入力信号Ａを一方の
入力とし、前記３段のＮ０７回路で反転させた信号Ｂを
他方の入力とするＡＮＤ回路からなる。

また、立下がり検出回路（第４図〉は、装置への入力信
号りの論理レベルの反転を兼ねたバッファとして設けた
４段のＮ０７回路及び入力信号りをＮ０７回路で反転さ
せた信号を一方の入力とし、入力信号りを前記４段のＮ
０７回路で反転させた信号Ｅを他方の入力とするＡＮＤ
回路からなる。

全アドレスビットに接続された立上がり検出回路及び立
下がり検出回路の出力はＯＲ出力されて、出力が“Ｈ”
の場合はＭＰＵＩに対する割込み要求信号として出力さ
れる。

次に、立上がり検出回路及び立下がり検出回路のエンジ
検出動作について第３図及び第５図のタイミングチャー
トに基づき説明する。アドレス信号の有効期間中、“Ｌ
“の信号を立上がり検出回路が、また“Ｈ”の信号を立
下がり検出回路がモニタする。

“Ｌ“信号をモニタする立上がり検出回路の正常時にお
ける人力Ｂは”Ｈ″、出力Ｃは“Ｌ″であるが、“Ｌ″
であるべきアドレス信号にノイズが混入した場合、人力
Ａは第３図の如く立上がり、ＡＮＤ回路の一方の入力は
′Ｌ″からＨ”へ変わる。そのとき他方の入力Ｂは、信
号が３段のＮ０７回路を通過する間はＡの変化に追随す
ることなく当初の“Ｈ″を継続しているため、ＡＮＤ回
路の出力Ｃは“Ｈ“信号に変わる。。その後、Ｂ入力が
遅れてＨ”から“Ｌ”に変わり、出力Ｃは′Ｌ″に戻る
。

また、′Ｈ″信号をモニタする立下がり検出回路の正常
時における入力Ｅは“Ｈ″、出力Ｆは“Ｌ″であるが、
′Ｈ”であるべきアドレス信号にノイズが混入した場合
、入力りは第５図の如く立下がり、入力りを反転したＡ
ＮＤ回路の一方の入力は“Ｌ”から“Ｈ”へ変わる。そ
のとき他方の入力Ｅは、信号がＮ０７回路を通過する間
はＤの変化に追随することなく当初の“Ｈ゛を継続して
いるため、ＡＮＤ回路の出力Ｆは″Ｈ″信号に変わる。

その後、Ｅ入力が遅れてＨ”からＬ”に変わり、出力Ｆ
は“Ｌ″に戻る。

なお、本実施例では、アドレス信号のエラ一対策につき
説明したが、アドレス信号に限るものではなく、他のい
かなる信号のエラ一対策にも適用可能であって、同様の
効果が得られる。

〔発明の効果〕 本発明のデータ処理システムは、回路間に信号エラーを
検出する手段を設け、エラーを検出した場合には信号の
出力元に再出力１割込み処理等を要求して出力信号を当
初の出力値へ回復する構成とし、データ処理システムの
信頼性を向上させるという優れた効果を奏する。

【図面の簡単な説明】

箪１１１１８は本発明に係るデータ処理システムの槽底
を示すブロック図、第２図及び第４図はその要部の一実
施例を示す回路図、第３図及び第５図はその出力信号の
タイミングチャート、第６図は従来のデータ処理システ
ムの構成を示すブロック図である。 １・・・ＭＰＵ　　２・・・アドレスバス　３・・・外
部デバイス　４・・・エラ一対策装置　５・・・割込み
信号線７・・・システムバス　８・・・データバスなお
、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）信号を授受する回路群からなるデータ処理システ
   ムにおいて、 出力値が異なる信号への出力信号の変化の発生を検出し
   て信号の出力元の回路へ通知する手段と、 変化発生の通知に応じて、出力値を当初の値へ回復する
   手段と を備えたことを特徴とするデータ処理システム。