JPS59128837A - バ−スト信号用自動利得制御回路 - Google Patents
バ−スト信号用自動利得制御回路Info
- Publication number
- JPS59128837A JPS59128837A JP58004745A JP474583A JPS59128837A JP S59128837 A JPS59128837 A JP S59128837A JP 58004745 A JP58004745 A JP 58004745A JP 474583 A JP474583 A JP 474583A JP S59128837 A JPS59128837 A JP S59128837A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- burst
- output
- automatic gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 8
- 230000002441 reversible effect Effects 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 4
- 230000010355 oscillation Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 17
- 238000004891 communication Methods 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3078—Circuits generating control signals for digitally modulated signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3073—Circuits generating control signals when no carrier is present, or in SSB, CW or pulse receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/14—Relay systems
- H04B7/15—Active relay systems
- H04B7/204—Multiple access
- H04B7/212—Time-division multiple access [TDMA]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は時分割多元接続(TDMA )方式において
バースト状信号を送信、受信する際に使用する自動利得
制御(AGC)回路に関するものである。
バースト状信号を送信、受信する際に使用する自動利得
制御(AGC)回路に関するものである。
衛星通信系のような通信ンステムにおいて用いられる通
信方式の一つにバースト通信方式がある。
信方式の一つにバースト通信方式がある。
バースト通信方式においては情報を伝送する場合にのみ
送信動作が行われる。このよう寿バースト通信方式の利
点は所要電力が節減できることと。
送信動作が行われる。このよう寿バースト通信方式の利
点は所要電力が節減できることと。
同一の衛星、同一の周波数帯を用いて多数個の送受信局
間で通信が行えることである。
間で通信が行えることである。
このようなバースト通信に用いられるAGC増幅器にお
いては、このAGC増幅器に入出力する信号がともにバ
ースト状であることから、それなシの回路構成を用いら
れなければならない。このAGC増幅器は1例えば送信
装置では、温度変動あるいは伝送路切替等による送信電
力の変動を一定値に保つために使用される。また受信装
置では、受信入力電力の変動を一定出力に保ち復調動作
を安定させるために使用される。そしてこのようなバー
スト信号用AGC回路においては、可変増幅器の負帰還
バイアス回路にピークホールド作用を持つ充放電回路を
用いてAGC作用を行っているのがふつうである。
いては、このAGC増幅器に入出力する信号がともにバ
ースト状であることから、それなシの回路構成を用いら
れなければならない。このAGC増幅器は1例えば送信
装置では、温度変動あるいは伝送路切替等による送信電
力の変動を一定値に保つために使用される。また受信装
置では、受信入力電力の変動を一定出力に保ち復調動作
を安定させるために使用される。そしてこのようなバー
スト信号用AGC回路においては、可変増幅器の負帰還
バイアス回路にピークホールド作用を持つ充放電回路を
用いてAGC作用を行っているのがふつうである。
しかし従来のこの鍾のバースト信号用AGC回路路にお
いては、あとに詳しく述べるように、バースト時間が変
化するとAGC回路出力電力が変化し。
いては、あとに詳しく述べるように、バースト時間が変
化するとAGC回路出力電力が変化し。
一定出力電力を保持するという回路本来の目的から外れ
てしまうのが実情であった。このだめたとえば回路が、
送信装置に適用された場合は送信型っていた。
てしまうのが実情であった。このだめたとえば回路が、
送信装置に適用された場合は送信型っていた。
したがって本発明の目的は、バースト時間が変化しても
AGC回路出力電力の変化しないバースト信号用AGC
回路を得ようとするものである。本発明の回路は上記の
目的のだめに、バースト状出力を検波増幅して前記の充
放電回路を充電する電圧を得る回路の代りに検波器出力
電圧をそのまま基準電圧として負帰還回路を構成するこ
とによシバ−スト時間が変化してもAGC回路出力電力
が変化しないように改善したものである。
AGC回路出力電力の変化しないバースト信号用AGC
回路を得ようとするものである。本発明の回路は上記の
目的のだめに、バースト状出力を検波増幅して前記の充
放電回路を充電する電圧を得る回路の代りに検波器出力
電圧をそのまま基準電圧として負帰還回路を構成するこ
とによシバ−スト時間が変化してもAGC回路出力電力
が変化しないように改善したものである。
すなわち本発明によれば、バースト状信号を入力して利
得が自動的に制御されたバースト状出力を発する自動利
得制御用増幅器と、前記バースト状出力が包絡線検波器
によシ包絡線検波された信号を用いて前記自動利得制御
用増幅器の利得を制御する負帰還回路とから構成された
バースト信号用自動利得制御回路において、前記負帰還
回路が。
得が自動的に制御されたバースト状出力を発する自動利
得制御用増幅器と、前記バースト状出力が包絡線検波器
によシ包絡線検波された信号を用いて前記自動利得制御
用増幅器の利得を制御する負帰還回路とから構成された
バースト信号用自動利得制御回路において、前記負帰還
回路が。
前記包絡線検波された信号を所定閾値レベルと比較判定
すると”とによシ2値信号に変換する回路と。
すると”とによシ2値信号に変換する回路と。
該2値信号をトリガとして一時時間信号レベルを保持す
るワンショットトリガ回路と、該保持された信号をデジ
タル的に処理して前記自動利得制御用増幅器の利得を制
御する自動利得制御用増幅器駆動回路を有することを特
徴とするバースト信号用自動利得制御回路が得られる。
るワンショットトリガ回路と、該保持された信号をデジ
タル的に処理して前記自動利得制御用増幅器の利得を制
御する自動利得制御用増幅器駆動回路を有することを特
徴とするバースト信号用自動利得制御回路が得られる。
次に図面を参照して詳細に説明する。
第1図は従来のバースト信号用AGC回路の構成を示す
ブロック図である。第1図において、は−しめに各部分
回路につきその名称と機能を簡単に説明すると、1は自
動利得制御用増幅器〆なる可変増幅器、2は包絡線検波
器、3はピークホールド回路、4は直流増幅器である。
ブロック図である。第1図において、は−しめに各部分
回路につきその名称と機能を簡単に説明すると、1は自
動利得制御用増幅器〆なる可変増幅器、2は包絡線検波
器、3はピークホールド回路、4は直流増幅器である。
そしてピークホールド回路3においてC0はピークホー
ルド用コンノ デンザ+X1はバースト状信号到来時には低抵抗となっ
て電荷のチャージを可能とするが、空きバースト時には
高抵抗となってチャージされた電荷をそのまま保持でき
るピークホールド用ダイオード、R1はチャージ時間を
決定する抵抗、そしてR2はディスチャージ時間を決定
する高抵抗である。又、直流増幅器4は、高利得である
とともにコンデンサC1にチャージされた電荷を放電さ
せることのないように高入力インピーダンスの直流増幅
器である。
ルド用コンノ デンザ+X1はバースト状信号到来時には低抵抗となっ
て電荷のチャージを可能とするが、空きバースト時には
高抵抗となってチャージされた電荷をそのまま保持でき
るピークホールド用ダイオード、R1はチャージ時間を
決定する抵抗、そしてR2はディスチャージ時間を決定
する高抵抗である。又、直流増幅器4は、高利得である
とともにコンデンサC1にチャージされた電荷を放電さ
せることのないように高入力インピーダンスの直流増幅
器である。
次に回路のや作について説明する。入力したバースト状
信号集は、可変増幅器1で制御電圧n(後述)により負
帰還的に増幅され、一方ではバースト状出力信号pとし
て出力すると共に、他方では包絡線検波器2により包絡
線検波される。この検波電圧Vは、ダイオードX1 を
通してコンデンサーCIにチャージング(充電)するこ
とによシビークホールドされる。このときチャージング
時間τ8はτB −R1c1+ディスチャージ(放電)
時間τbはτb=R2C1によシ決定される。このよう
にしてピークホールドされた検波電圧V。
信号集は、可変増幅器1で制御電圧n(後述)により負
帰還的に増幅され、一方ではバースト状出力信号pとし
て出力すると共に、他方では包絡線検波器2により包絡
線検波される。この検波電圧Vは、ダイオードX1 を
通してコンデンサーCIにチャージング(充電)するこ
とによシビークホールドされる。このときチャージング
時間τ8はτB −R1c1+ディスチャージ(放電)
時間τbはτb=R2C1によシ決定される。このよう
にしてピークホールドされた検波電圧V。
は直流増幅器4によシ増幅されてのち可変増幅器1への
制御電圧nとなる。この過程において。
制御電圧nとなる。この過程において。
AGC回路は負帰還回路−を形成するため、可変増幅器
1の制御電圧対増幅特性、包絡線検波器2の検波感度、
直流増幅器4の増幅利得等は、装置としてAGC回路に
要求される特性1例えば入力レベル変動対出力レベル変
動=圧縮比など、およびハードウェア上の実現性を考慮
したうえで適宜配分され、決定される。
1の制御電圧対増幅特性、包絡線検波器2の検波感度、
直流増幅器4の増幅利得等は、装置としてAGC回路に
要求される特性1例えば入力レベル変動対出力レベル変
動=圧縮比など、およびハードウェア上の実現性を考慮
したうえで適宜配分され、決定される。
またチャージング時間τ8およびディスチャーシン夛時
゛間τbはバースト状信号のフレーム周期τfとバース
ト時間τを考慮して決定されるが。
゛間τbはバースト状信号のフレーム周期τfとバース
ト時間τを考慮して決定されるが。
AGC回路として応答時間が速いという意味でτ8は小
さいほうがよく2ピークホールド特性の安定化という意
味ではτbは大きいほうが望ましい。
さいほうがよく2ピークホールド特性の安定化という意
味ではτbは大きいほうが望ましい。
以下にノRラメータの一例を示すと、τf=750μS
。
。
τ=1μs、τ =τX10=10μS、τb=τf
X 100=75m5とすると、 C1=0.1 、l
!ZF 、 R1= 100Ω。
X 100=75m5とすると、 C1=0.1 、l
!ZF 、 R1= 100Ω。
Rz=750にΩとガる。この例によると、約10箇の
バースト(10フレーム)が到来した場合にチャージン
グがほぼ完了してAGC回路が動作したことになる。ま
た100フレーム時間相当バーストの到来がないとコン
デンサーC1にチャージングされ) た電荷がディスチャージされることを意味する。
バースト(10フレーム)が到来した場合にチャージン
グがほぼ完了してAGC回路が動作したことになる。ま
た100フレーム時間相当バーストの到来がないとコン
デンサーC1にチャージングされ) た電荷がディスチャージされることを意味する。
TDMA通信方式では通信局の需要によシ情報量を可変
するためバースト時間が変化するが、この変化に伴ない
チャージ、ディスチャージの応答も変化する。
するためバースト時間が変化するが、この変化に伴ない
チャージ、ディスチャージの応答も変化する。
第2図は上記のAGC回路の動作状態を具体的に説明し
た図であって、 (a) 、 (b) 、 (C)はバ
ースト時間の異なる3つの例をあられしたものである。
た図であって、 (a) 、 (b) 、 (C)はバ
ースト時間の異なる3つの例をあられしたものである。
この第2図において、実線は包絡線検波器2の検波出力
、すなわちピークホールド用ダイオードX1への入力電
圧V、破線は前記の検波出力■がコンデンサーC1にチ
ャ・−ジされた電圧V。の時間応答をそれぞれ示してお
り2バ一スト到来時にチャージされた電圧は空きバース
ト時に抵抗R2を通してディスチャージされ、チャージ
される。電荷とディスチャージされた電荷が等量でつシ
合いが保たれた状態で安定化している様子を示している
。そして(a)はτf/τ1 = 10. 、 (b)
はτf/τ2= 5 、 (c)はτf/τ3=l、5
7の場合について示す(τl〜τ3はバースト時間、τ
fはフレーム時間)。この第2図は説明を容易にするた
めτf/τの比を実際よりは小さくとっであるが、実際
の回路では(、)の場合がτf/τ、キ1ooo 、
(b)の場合がτf/τ2キioo 。
、すなわちピークホールド用ダイオードX1への入力電
圧V、破線は前記の検波出力■がコンデンサーC1にチ
ャ・−ジされた電圧V。の時間応答をそれぞれ示してお
り2バ一スト到来時にチャージされた電圧は空きバース
ト時に抵抗R2を通してディスチャージされ、チャージ
される。電荷とディスチャージされた電荷が等量でつシ
合いが保たれた状態で安定化している様子を示している
。そして(a)はτf/τ1 = 10. 、 (b)
はτf/τ2= 5 、 (c)はτf/τ3=l、5
7の場合について示す(τl〜τ3はバースト時間、τ
fはフレーム時間)。この第2図は説明を容易にするた
めτf/τの比を実際よりは小さくとっであるが、実際
の回路では(、)の場合がτf/τ、キ1ooo 、
(b)の場合がτf/τ2キioo 。
(c)の場合がτf/τ3中10といずれも大きくとる
必要がある。
必要がある。
第2図の破線の位置に示すように、 AGC回路におい
ては到来バースト長τが変化してもコンデンサー01に
保持される電圧V。はほぼ同じくなるように負帰還回路
を通じて動作する。従ってバースト時間が短くなった場
合にも時間内にディスチャージ抵抗R2によシ放電され
た電位e。を補償するような電荷のチャージが必要なだ
めバースト時間がτ3からτ1へと順次短くなるに従っ
て。
ては到来バースト長τが変化してもコンデンサー01に
保持される電圧V。はほぼ同じくなるように負帰還回路
を通じて動作する。従ってバースト時間が短くなった場
合にも時間内にディスチャージ抵抗R2によシ放電され
た電位e。を補償するような電荷のチャージが必要なだ
めバースト時間がτ3からτ1へと順次短くなるに従っ
て。
チャージングする増幅された検波電圧Vの示す3つの電
圧値■3.V2.■lがその順に大きくなシ。
圧値■3.V2.■lがその順に大きくなシ。
コンデンサCIの保持する電圧値をVo とすると。
ピークホールド用ダイオードXlと抵抗R1の両端にか
かる電圧(Vs−Vo )l(V2 VO)+(V+
−Vo )もこれらの順に大きくなり、これによって
チャージング電流が増加しチャージング時間が短かくて
も充分チャージできるように電位e。
かる電圧(Vs−Vo )l(V2 VO)+(V+
−Vo )もこれらの順に大きくなり、これによって
チャージング電流が増加しチャージング時間が短かくて
も充分チャージできるように電位e。
を補償している。しかるに増幅された包絡線検波電圧V
がvl−Vsと変化するということは、包絡線検波器2
への入力電力すなわち出力信号pの値P1 + P2
HP3が変化することである。従って、先にも述べ
たように、この従来のバースト信号用AGC回路ではバ
ースト時間が変化するとAGC回路出力電力が変動する
。これはAGC回路出力を一定電力に保つという回路本
来の目的からはずれるし1例えばこの回路が送信装置に
適用された場合には送信電力の変動を来たし、受信装置
に適用した場合には復調回路入力が変動するため受信機
能劣化の原因となっていた。
がvl−Vsと変化するということは、包絡線検波器2
への入力電力すなわち出力信号pの値P1 + P2
HP3が変化することである。従って、先にも述べ
たように、この従来のバースト信号用AGC回路ではバ
ースト時間が変化するとAGC回路出力電力が変動する
。これはAGC回路出力を一定電力に保つという回路本
来の目的からはずれるし1例えばこの回路が送信装置に
適用された場合には送信電力の変動を来たし、受信装置
に適用した場合には復調回路入力が変動するため受信機
能劣化の原因となっていた。
この発明は、いままで説明してきたようなバースト時間
が変わると出力電力が変動するという従来のバースト信
号用AGC回路の欠点を除去するために包絡線検波出力
をそのまま基準電圧として負帰還回路を構成しディジク
ル的に信号処理することによυ出力変動の少ないAGC
回路を実現できるようにしたものである。
が変わると出力電力が変動するという従来のバースト信
号用AGC回路の欠点を除去するために包絡線検波出力
をそのまま基準電圧として負帰還回路を構成しディジク
ル的に信号処理することによυ出力変動の少ないAGC
回路を実現できるようにしたものである。
以下図面を参照して本発明の詳細な説明する。
第3図はこの発明によるバースト信号用AGC回路の一
実施例の構成を示すブロック図である。図において、第
1図と同一記号のものは同一構成のものを示し、すなわ
ち、1は可変増幅器、2は包絡線検波器である。又、5
は包絡線検波器2によシ包絡線検波された信号を所定1
間値レベルと比較判定することにより2値付号に変換す
る回路、6は2値付号をトリガとして一定時間信号レベ
ルを保持するワン/ヨツトトリガ回路、7はその保持さ
れた信号をディジタル的に信号処理して可変増幅器1の
利得を制御する自動利得制御用増幅器駆動回路なる可変
増幅器駆動回路である。2値付号変換回路5において2
51は電圧比較増幅器、52はスライサである。又、可
変増幅器駆動回路7において、71はクロック周波数f
cのクロックを発する発振回路、72ばそのクロックと
ワン7ヨツトトリガ回路6の出力によりカウントがアッ
プ・ダウンされる可逆カウンタ、73は可逆カウンタ7
2の出力をアナログ信号に変換して、そのアナログ信号
により可変増幅器1の利得を制御するD/Aコンバータ
である。
実施例の構成を示すブロック図である。図において、第
1図と同一記号のものは同一構成のものを示し、すなわ
ち、1は可変増幅器、2は包絡線検波器である。又、5
は包絡線検波器2によシ包絡線検波された信号を所定1
間値レベルと比較判定することにより2値付号に変換す
る回路、6は2値付号をトリガとして一定時間信号レベ
ルを保持するワン/ヨツトトリガ回路、7はその保持さ
れた信号をディジタル的に信号処理して可変増幅器1の
利得を制御する自動利得制御用増幅器駆動回路なる可変
増幅器駆動回路である。2値付号変換回路5において2
51は電圧比較増幅器、52はスライサである。又、可
変増幅器駆動回路7において、71はクロック周波数f
cのクロックを発する発振回路、72ばそのクロックと
ワン7ヨツトトリガ回路6の出力によりカウントがアッ
プ・ダウンされる可逆カウンタ、73は可逆カウンタ7
2の出力をアナログ信号に変換して、そのアナログ信号
により可変増幅器1の利得を制御するD/Aコンバータ
である。
次に、第3図の回路の動作について説明する。
電圧比較増幅器51は、包絡線検波器2の出力電圧Vと
基準電圧VRとを比較する。スライサ52は、電圧比較
増幅器の出力レベルを2値付号に変換する。すなわち、
2値付号変換回路5では。
基準電圧VRとを比較する。スライサ52は、電圧比較
増幅器の出力レベルを2値付号に変換する。すなわち、
2値付号変換回路5では。
包絡線検波器2の出力電圧Vが基準電圧vRより高けれ
ばハイレベル(6)の信号を出力し、また出力電圧Vが
基準電圧■、に達しなければロウレベル(L)の信号を
出力する。
ばハイレベル(6)の信号を出力し、また出力電圧Vが
基準電圧■、に達しなければロウレベル(L)の信号を
出力する。
第4図は第3図に示したワンショットトリが回路6の具
体的実施例を示した図で、61は一安定マルチバイブレ
ーク+R3は抵抗+C2はコンデタロ1にはNEC製μ
PB1444→舖券を使用した場合が′示されておシ、
−安定マルチパイプレーク61の端子■、■を接地し、
端子@に電圧十Vを供給し。
体的実施例を示した図で、61は一安定マルチバイブレ
ーク+R3は抵抗+C2はコンデタロ1にはNEC製μ
PB1444→舖券を使用した場合が′示されておシ、
−安定マルチパイプレーク61の端子■、■を接地し、
端子@に電圧十Vを供給し。
端子0と[相]間に抵抗R3を接続し、端子■と0間に
コンデンサC2を接続する。
コンデンサC2を接続する。
第5図には、2値付号変換回路5とワンショットトリガ
゛回路6の動作を説明するだめの波形図が示されている
。第5図(a)は、包絡線検波器2の出力波形Vを示し
、τfはパース“トの操り返し時間。
゛回路6の動作を説明するだめの波形図が示されている
。第5図(a)は、包絡線検波器2の出力波形Vを示し
、τfはパース“トの操り返し時間。
τ11はバースト信号時間である。第5図(b)は、2
値付号変換回路5の出力波形を示し、第5図(a)の電
圧Vが基準電圧VRより高ければハイレベル(6)。
値付号変換回路5の出力波形を示し、第5図(a)の電
圧Vが基準電圧VRより高ければハイレベル(6)。
低ければロウレベル(L)の信号を出力する。ワンショ
ットトリガ回路6では、第5図(b)に示す信号を受け
ると 、この信号を、抵抗R3とコンデンサC2によっ
て決定される時間τ】2だけ引き延ばす。
ットトリガ回路6では、第5図(b)に示す信号を受け
ると 、この信号を、抵抗R3とコンデンサC2によっ
て決定される時間τ】2だけ引き延ばす。
第4図に示した一安定マルチバイブレータ61を使用す
ると、バースト信号時間τ11が約50 n5ec(す
なわち、 50 X 10 秒)あれば、下式で決定
サレる時間τ12に引き延ばされる。
ると、バースト信号時間τ11が約50 n5ec(す
なわち、 50 X 10 秒)あれば、下式で決定
サレる時間τ12に引き延ばされる。
τ12 = 0.45 x C2x R3第5図(c−
1>は、バースト信号保持時間τ12をバーストの操り
返し時間2すなわちフレーム時間τfよp短く(τ1□
くτf)選択したときのワン7ヨツトトリガ回路6の出
力波形を示している。一方、τ12 >τfに選ぶと、
前のバーストの到来により引き延ばされた波形と後続す
るバーストの到来による波形が連続して、第5図(c−
2)に示すように、ワン/ヨツトトリガ回路6の出力は
ずっとハイレベル(6)を保つことになる。更に、第5
図(a)に示す包絡線検波器2の出力Vが点線のように
基準電圧vRより低かったとすると、第5図(b)に示
す2値付号変換回路5の出力は7点線に示すようにずっ
とロウレベル(L)となシ、従ってワン/ヨツトトリガ
回路6の出力は、第5図(c−3)に示すようにロウレ
ベル(L)を保持し続ける。
1>は、バースト信号保持時間τ12をバーストの操り
返し時間2すなわちフレーム時間τfよp短く(τ1□
くτf)選択したときのワン7ヨツトトリガ回路6の出
力波形を示している。一方、τ12 >τfに選ぶと、
前のバーストの到来により引き延ばされた波形と後続す
るバーストの到来による波形が連続して、第5図(c−
2)に示すように、ワン/ヨツトトリガ回路6の出力は
ずっとハイレベル(6)を保つことになる。更に、第5
図(a)に示す包絡線検波器2の出力Vが点線のように
基準電圧vRより低かったとすると、第5図(b)に示
す2値付号変換回路5の出力は7点線に示すようにずっ
とロウレベル(L)となシ、従ってワン/ヨツトトリガ
回路6の出力は、第5図(c−3)に示すようにロウレ
ベル(L)を保持し続ける。
このように、第4図に示すワンショットトリガ回路6を
用いることにより、基準電圧■。を越える非常に短いバ
ースト時間の信号でも連続して入力していればその出力
をハイレベル(6)に・、又信号、の到来がないときや
基準電圧vRを超えなければそΩ出力をロウレベル(L
)にすることができる。なお、ワンショットトリガ回路
6は、ディジタル回路であるので2以上の動作を逆にし
た。信号有シのときロウレベル(L)を、信号無しのと
きハイレベル(6)を出力するように、容易に設計変更
できるのは言うまでもない。本発明では、パースト信号
保持時間τ12をフレーム時間τfよりわずかに長くな
るように選択するのが好ましい。
用いることにより、基準電圧■。を越える非常に短いバ
ースト時間の信号でも連続して入力していればその出力
をハイレベル(6)に・、又信号、の到来がないときや
基準電圧vRを超えなければそΩ出力をロウレベル(L
)にすることができる。なお、ワンショットトリガ回路
6は、ディジタル回路であるので2以上の動作を逆にし
た。信号有シのときロウレベル(L)を、信号無しのと
きハイレベル(6)を出力するように、容易に設計変更
できるのは言うまでもない。本発明では、パースト信号
保持時間τ12をフレーム時間τfよりわずかに長くな
るように選択するのが好ましい。
第6図は第3図に示しだ可逆カウンタ72の具体的実施
例を示した図で、アップ・ダウン・カウンタ72aと、
アップ・ダウン・カウンタ72aを駆動するだめのケ8
−ト回路72b〜72dから構成される。すなわち、ダ
ート回路72b〜72dクロツク周波数fcの発振器7
1の出力をそのまま入力するか、ハイレベル(6)の直
流電圧として入力するかが決定される。その結果、端子
■、■のうちどちらかに発振器71の出力が入力される
かにより、アップ・ダウンeカウンタ72aは、アップ
方向又はダウン方向にカウントされる。そしてアップ・
ダウン・カウンタ72aの出力端子■。
例を示した図で、アップ・ダウン・カウンタ72aと、
アップ・ダウン・カウンタ72aを駆動するだめのケ8
−ト回路72b〜72dから構成される。すなわち、ダ
ート回路72b〜72dクロツク周波数fcの発振器7
1の出力をそのまま入力するか、ハイレベル(6)の直
流電圧として入力するかが決定される。その結果、端子
■、■のうちどちらかに発振器71の出力が入力される
かにより、アップ・ダウンeカウンタ72aは、アップ
方向又はダウン方向にカウントされる。そしてアップ・
ダウン・カウンタ72aの出力端子■。
■、■、■をD/Aコンバータ73に接続することによ
シ、可逆カウンタ72から出力されるディソタル信号は
D / Aコンバータ73でアナログ信号nに変換され
、このアナログ信号nを可変増幅器1に供給する。
シ、可逆カウンタ72から出力されるディソタル信号は
D / Aコンバータ73でアナログ信号nに変換され
、このアナログ信号nを可変増幅器1に供給する。
第7A図は第3図の回路の動作を説明するだめの波形図
である。図において1(a)は包絡線検波器2の出力波
形、(b)はワンショットトリガ回路6の出力波形、(
C)は可変増幅器駆動回路7の出力波形を示している。
である。図において1(a)は包絡線検波器2の出力波
形、(b)はワンショットトリガ回路6の出力波形、(
C)は可変増幅器駆動回路7の出力波形を示している。
図においては、初期状態として。
第3図のバースト信号用自動利得制御回路の出力pの電
力が太きすぎだ場合を示している。第7図において、(
1)の区間は1回路の出力pが除々に減少している区間
、 (ii)の区間は1回路の出力pが除々に増加して
いる区間、θ11)の区間は2回路の出力pが増加、減
少を交互に繰り返濱れる結果、出力レベルが安定してい
る区間をそれぞれ示・している。
力が太きすぎだ場合を示している。第7図において、(
1)の区間は1回路の出力pが除々に減少している区間
、 (ii)の区間は1回路の出力pが除々に増加して
いる区間、θ11)の区間は2回路の出力pが増加、減
少を交互に繰り返濱れる結果、出力レベルが安定してい
る区間をそれぞれ示・している。
なお、可変増幅器1の利得は、可変増幅器駆動回路7か
ら出力される制御信号(アナログ信号)nの電圧レベル
が高いと小さくなシ、制御信号nの電圧レベルが低くな
ると大きく々る。
ら出力される制御信号(アナログ信号)nの電圧レベル
が高いと小さくなシ、制御信号nの電圧レベルが低くな
ると大きく々る。
第7A図(a)を参照すると、包絡線検波器2の出力電
圧Vは1区間(1)の間、基準電圧■8よシ高く。
圧Vは1区間(1)の間、基準電圧■8よシ高く。
除々に減少している。そのとき、第7A図(b)に示す
ように、ワンショットトリガ゛回路6の出力はハイレベ
ル(6)となシ、可変増幅器駆動回路7から出力される
制御信号nの電圧レベルは除々に大きくなる。次に1区
間(11)に入ると、包絡線検波器2の出力電圧Vは、
第7A図(a)に示されるように、基準電圧vRよシ低
くなシ、除々に増加する。そのとき、ワンショットトリ
ガ回路6の出力は、第7A図(b)に示されるように、
ロウレベル化)となり。
ように、ワンショットトリガ゛回路6の出力はハイレベ
ル(6)となシ、可変増幅器駆動回路7から出力される
制御信号nの電圧レベルは除々に大きくなる。次に1区
間(11)に入ると、包絡線検波器2の出力電圧Vは、
第7A図(a)に示されるように、基準電圧vRよシ低
くなシ、除々に増加する。そのとき、ワンショットトリ
ガ回路6の出力は、第7A図(b)に示されるように、
ロウレベル化)となり。
可変増幅器駆動回路7から出力される制御信号nの電圧
レベルは、第7A図(c)に示されるように。
レベルは、第7A図(c)に示されるように。
除々に小さくなる。更に9区間(iii)に入ると、包
絡線検波器2の出力電圧Vは、第7A図(a)に示され
るように、基準電圧vRを、フレーム時間τf毎に、交
互に越えたり低くなったシしている。そのとき、ワンシ
ョットトリガ回路6の出力は、第7A図(b)に示され
るように、交互にハイレベル(6)。
絡線検波器2の出力電圧Vは、第7A図(a)に示され
るように、基準電圧vRを、フレーム時間τf毎に、交
互に越えたり低くなったシしている。そのとき、ワンシ
ョットトリガ回路6の出力は、第7A図(b)に示され
るように、交互にハイレベル(6)。
ロウレベル(L)を操り返し、第7A図(c)に示され
る可変増幅器駆動回路7の制御信号nの電圧レベルが安
定状態に入る。
る可変増幅器駆動回路7の制御信号nの電圧レベルが安
定状態に入る。
なお、可変増幅器駆動回路7において1発振回路71の
クロック周波数f。と、D/Aコンバータ73のビット
数Nは、バースト信号用AGC回路の特性に対して何を
要求するかによって種々変更される。す々わち、安定状
態(第7A図(iii)の区間)になるまでの時間(第
7A図(1)と(11)の区間を合わせた時間)を早く
したい場合には、クロック周波数fcを高く設定すれば
よいし、安定状態における変動幅を小さくしたい場合に
は、D/Aコンバータ73のビット数Nを多くすればよ
い。従って。
クロック周波数f。と、D/Aコンバータ73のビット
数Nは、バースト信号用AGC回路の特性に対して何を
要求するかによって種々変更される。す々わち、安定状
態(第7A図(iii)の区間)になるまでの時間(第
7A図(1)と(11)の区間を合わせた時間)を早く
したい場合には、クロック周波数fcを高く設定すれば
よいし、安定状態における変動幅を小さくしたい場合に
は、D/Aコンバータ73のビット数Nを多くすればよ
い。従って。
第3図の変形例として1発振回路が異なる2つのクロッ
ク周波数を有し、バースト信号用AGC回路の出力pが
所定のレベルと大幅にずれているときは、クロック周波
数の高い方を選択し、安定状態に入った時点でクロック
周波数の低い方を選択するように切替えるようにしても
よい。
ク周波数を有し、バースト信号用AGC回路の出力pが
所定のレベルと大幅にずれているときは、クロック周波
数の高い方を選択し、安定状態に入った時点でクロック
周波数の低い方を選択するように切替えるようにしても
よい。
上記のことを第7B図〜第7D図を参照して説明する。
第7B図を参照すると、D/Aコンバータ73のビット
数を第7A図と同様N、クロック周波数2fcの場合の
例が示されている。ただし。
数を第7A図と同様N、クロック周波数2fcの場合の
例が示されている。ただし。
制御信号nの制御電圧レベル範囲をvnとする。
この図に示されるように、安定状態になるまでの時間が
、第7A図の場合より、早くなっていることがわかる。
、第7A図の場合より、早くなっていることがわかる。
第7C図には、クロック周波数を第7A図と同様f。−
、D/Aコンバータ73のビット数をN+1とした場合
の例が示されており、第7A図の場合よシ、安定状態に
おける変動幅が小さくなっていることがわかる。
、D/Aコンバータ73のビット数をN+1とした場合
の例が示されており、第7A図の場合よシ、安定状態に
おける変動幅が小さくなっていることがわかる。
第7D図には2発振回路のクロック周波数がfcと4f
cの2つある場合で、D/A コンバータ73のビット
数をN+1とした場合の例が示されている。
cの2つある場合で、D/A コンバータ73のビット
数をN+1とした場合の例が示されている。
この図で明らかなように、安定状態になるまでの時間が
早く、かつ安定状態における変動幅も小さくなっている
。
早く、かつ安定状態における変動幅も小さくなっている
。
以上説明したように、包絡線検波器2,2値付号変換回
路5.フンノヨットトリガ回路6及び可変増幅器駆動回
路7によって負帰還回路を構成し。
路5.フンノヨットトリガ回路6及び可変増幅器駆動回
路7によって負帰還回路を構成し。
バースト状の包絡線検波器2の出力をディジタル的に信
号処理することにより、出力変動の少ないバースト信号
用AGC回路を実現できる。
号処理することにより、出力変動の少ないバースト信号
用AGC回路を実現できる。
また、第3図に示すワン7ヨソトトリガ回路6は+ 5
0 n5ec程度の非常に短いバーストに対しても安定
に動作することから、第8図に示すように。
0 n5ec程度の非常に短いバーストに対しても安定
に動作することから、第8図に示すように。
第3図の包絡線検波器2と2値付号変換回路5の間に信
号レベル対雑音レベル比(S/N比)改善のための低域
通過フィルタ8を挿入することが可能となる。
号レベル対雑音レベル比(S/N比)改善のための低域
通過フィルタ8を挿入することが可能となる。
第9図は第8図の回路の動作を説明するだめの波形図で
あ!l)、(a)は包絡線検波器2の出力波形。
あ!l)、(a)は包絡線検波器2の出力波形。
(b)は低域通過フィルタ8の出力波形を示し、熱雑音
電力成分を斜線にて示している。この図に示されるよう
に、低域通過フィルタ8を挿入することによシ熱雑音電
力は減少するが、それに対応してバースト状信号の検波
電圧の立ち上がシが遅くなる。そのため、従来の第1図
の回路では、低域通過フィルタを挿入してS/N比を所
要値まで改善するように、低域通過フィルタにょシ帯域
制限を実施することができない。しかしながら2第8図
に示した本発明の回路では、低域通過フィルタ8を通過
した後の波形が、第9図(b)に示すように。
電力成分を斜線にて示している。この図に示されるよう
に、低域通過フィルタ8を挿入することによシ熱雑音電
力は減少するが、それに対応してバースト状信号の検波
電圧の立ち上がシが遅くなる。そのため、従来の第1図
の回路では、低域通過フィルタを挿入してS/N比を所
要値まで改善するように、低域通過フィルタにょシ帯域
制限を実施することができない。しかしながら2第8図
に示した本発明の回路では、低域通過フィルタ8を通過
した後の波形が、第9図(b)に示すように。
・ぐルスの最大値vmを示している時間τ’11が5゜
n5ec程度になるまで、低域通過フィルタ8の帯域を
充分狭くすることが出来る。従って、所要値までS/N
比を改善でき、熱雑音電力が大きく変動しても安定して
動作するバースト信号用AGC回路が実現できる。
n5ec程度になるまで、低域通過フィルタ8の帯域を
充分狭くすることが出来る。従って、所要値までS/N
比を改善でき、熱雑音電力が大きく変動しても安定して
動作するバースト信号用AGC回路が実現できる。
例えば・衛星通信ンステムの受信側装置にバースト信号
用AGC回路を適用した場合を考えると。
用AGC回路を適用した場合を考えると。
第1図の従来の回路では、受信信号電力と熱雑音電力と
の和の電力値に対してピークホールドすることになり、
降雨減衰等により通信伝搬路の状態が変化して雑音電力
が増加した包絡線検波出力をその−1:まピークホール
ドするだめ2等価的に信号電力成分が減少してしまうが
、第8図の本発明の回路では、熱雑音電力が低域通過フ
ィルタ8にょシ減少させられるので、雑音の少ない本来
の信号電力に対して負帰還が形成され、信号電力成分の
変動を極めて小さくするように抑えることができる。
の和の電力値に対してピークホールドすることになり、
降雨減衰等により通信伝搬路の状態が変化して雑音電力
が増加した包絡線検波出力をその−1:まピークホール
ドするだめ2等価的に信号電力成分が減少してしまうが
、第8図の本発明の回路では、熱雑音電力が低域通過フ
ィルタ8にょシ減少させられるので、雑音の少ない本来
の信号電力に対して負帰還が形成され、信号電力成分の
変動を極めて小さくするように抑えることができる。
なお、第8図の回路では、低域通過フィルタ8を第3図
に示す回路の包絡線検波器2の出力側に挿入しているが
、第3図に示す回路の包絡線検波器2の入力側に帯域通
過フィルタを挿入しても。
に示す回路の包絡線検波器2の出力側に挿入しているが
、第3図に示す回路の包絡線検波器2の入力側に帯域通
過フィルタを挿入しても。
第8図の回路と同様の効果が得られることはいうまでも
ない。
ない。
以上説明したように1本発明によると、バースト通信方
式においてバースト時間が変っても出力電力の極めて少
ない自動利得制御回路を得ることが出来る。まだ本発明
によると、バースト時間がきわめて短くても支障なく動
作することから、受信バースト検出回路にフィルターを
挿入し雑音を減少することが出来るため、受信雑音電力
が変動しても受信信号成分の変動が極めて少な、い受信
信号用自動利得制御回路を得ることが出来る。
式においてバースト時間が変っても出力電力の極めて少
ない自動利得制御回路を得ることが出来る。まだ本発明
によると、バースト時間がきわめて短くても支障なく動
作することから、受信バースト検出回路にフィルターを
挿入し雑音を減少することが出来るため、受信雑音電力
が変動しても受信信号成分の変動が極めて少な、い受信
信号用自動利得制御回路を得ることが出来る。
以下今日
第1図は従来のバースト信号用自動利得制御回路の構成
を示すブロック図、第2図は第1図に示す回路の動作を
具体的に説明した図、第3図は本発明によるバースト信
号用自動利得制御回路の一実施例を示すブロック図、第
4図は第3図に示したワンショットトリガ回路の具体的
実施例を示した図、第5図は2値付号変換回路とワン/
ヨツトトリガ回路の動作を説明するための波形図、第6
図は第3図に示した可逆カウンタの具体的実施例を示し
だ図、第7A−D図は第3図に示す回路の動作を説明す
るだめの波形図、第8図は第3図の回路を改良した本発
明によるバースト信号受信用自動利得制御回路の他の一
実施例を示すブロック図、第9図は第8図に示す回路の
動作を説明するだめの波形図である。 1・・・可変増幅器、2・・・包絡線検波器、3・・・
ピークホールド回路、4・・・直流増幅器、5・・・2
値付号変換回路、6・・・ワン7ヨツトトリガ回路、7
・・・可変増幅器駆動回路、8・・・低域通過フィルタ
、51・・・電圧比較増幅器、52・・・スライサ、6
1・・・−安定マルチバイブレーク、71・・・発振回
路、72・・・可逆カウンタ、72a・・・アップ・ダ
ウン・カラン駆動用ゲート回路、73・・・−S/−8
−コンバータ。 R,〜R3・・・抵抗+ CI + ”2・・・コン
デンサ。 第5図 第7B図 第7D図
を示すブロック図、第2図は第1図に示す回路の動作を
具体的に説明した図、第3図は本発明によるバースト信
号用自動利得制御回路の一実施例を示すブロック図、第
4図は第3図に示したワンショットトリガ回路の具体的
実施例を示した図、第5図は2値付号変換回路とワン/
ヨツトトリガ回路の動作を説明するための波形図、第6
図は第3図に示した可逆カウンタの具体的実施例を示し
だ図、第7A−D図は第3図に示す回路の動作を説明す
るだめの波形図、第8図は第3図の回路を改良した本発
明によるバースト信号受信用自動利得制御回路の他の一
実施例を示すブロック図、第9図は第8図に示す回路の
動作を説明するだめの波形図である。 1・・・可変増幅器、2・・・包絡線検波器、3・・・
ピークホールド回路、4・・・直流増幅器、5・・・2
値付号変換回路、6・・・ワン7ヨツトトリガ回路、7
・・・可変増幅器駆動回路、8・・・低域通過フィルタ
、51・・・電圧比較増幅器、52・・・スライサ、6
1・・・−安定マルチバイブレーク、71・・・発振回
路、72・・・可逆カウンタ、72a・・・アップ・ダ
ウン・カラン駆動用ゲート回路、73・・・−S/−8
−コンバータ。 R,〜R3・・・抵抗+ CI + ”2・・・コン
デンサ。 第5図 第7B図 第7D図
Claims (1)
- 【特許請求の範囲】 1、 バースト状信号を入力して利得が自動的に制御さ
れたバースト状出力を発する自動利得制御用増幅器と、
前記バースト状出力が包絡線検波器によシ包絡線検波さ
れた信号を用いて前記自動利得制御用増幅器の利得を制
御する負帰還回路とから構成されたバースト信号用自動
利得制御回路において、前記負帰還回路が、前記包絡線
検波された信号を所定閾値レベルと比較判定することに
よ、jl)2値信号に変換する回路と、該2値信号をト
リガとして一定時間信号レベルを保持するワン/ヨツト
トリガ回路と、該保持された信号をディジタル的に信号
処理して前記自動利得制御用増幅器の利得を制御する自
動利得制御用増幅器駆動回路とを有することを特徴とす
るバースト信号用自動利得制御回路。 2、前記ワン/ヨツトトリガ回路が、−安定マルチバイ
ブレータ、抵抗及びコンデンサから成る特許請求の範囲
第1項記載のバースト信号用自動利得制御回路。 3、前記自動利得制御用増幅器駆動回路が、クロックを
発する発振回路と、該クロックと前記保持された信号に
゛よりカウントがアップ、・ダウンされる可逆カウンタ
と、該可逆カウンタの出力をアナログ信号に変換して該
アナログ信号によシ前記自動利得制御用増幅器の利得を
iJ御するD/Aコンバータとから構成される特許請求
の範囲第1項記載のバースト信号用自動利得制御回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58004745A JPS59128837A (ja) | 1983-01-14 | 1983-01-14 | バ−スト信号用自動利得制御回路 |
US06/569,257 US4570127A (en) | 1983-01-14 | 1984-01-09 | Automatic gain control circuit for burst signal communication system |
EP84100289A EP0114066B1 (en) | 1983-01-14 | 1984-01-12 | Automatic gain control circuit for burst signal communication system |
DE8484100289T DE3484686D1 (de) | 1983-01-14 | 1984-01-12 | Automatische verstaerkungsregelungsschaltung fuer "burst"-signaluebertragungssystem. |
CA000445289A CA1207038A (en) | 1983-01-14 | 1984-01-13 | Automatic gain control circuit for burst signal communication system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58004745A JPS59128837A (ja) | 1983-01-14 | 1983-01-14 | バ−スト信号用自動利得制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59128837A true JPS59128837A (ja) | 1984-07-25 |
Family
ID=11592446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58004745A Pending JPS59128837A (ja) | 1983-01-14 | 1983-01-14 | バ−スト信号用自動利得制御回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4570127A (ja) |
EP (1) | EP0114066B1 (ja) |
JP (1) | JPS59128837A (ja) |
CA (1) | CA1207038A (ja) |
DE (1) | DE3484686D1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61203734A (ja) * | 1985-01-22 | 1986-09-09 | アルカテル・トムソン・フエソ−・エルチアン | 時分割多重アクセス受信器の自動利得制御方法及び装置 |
JPS6364415A (ja) * | 1986-09-04 | 1988-03-22 | Nec Corp | エラ−信号検出回路 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2667388B2 (ja) * | 1986-02-28 | 1997-10-27 | 株式会社東芝 | 自動電力制御装置 |
CA1313158C (en) * | 1988-11-07 | 1993-01-26 | William J. Page | Hyperproduction of poly-.beta.-hydroxybutyrate during exponential growthby mutant strains of azotobacter vinelandii |
JPH082058B2 (ja) * | 1989-06-13 | 1996-01-10 | 日本電気株式会社 | 自動利得制御方式 |
GB2233516B (en) * | 1989-06-23 | 1994-01-05 | Orbitel Mobile Communications | An automatic gain control system |
EP0410629B1 (en) * | 1989-07-26 | 1996-01-17 | Nortel Networks Corporation | Automatic signal parameter control |
JPH07101820B2 (ja) * | 1989-12-27 | 1995-11-01 | 三菱電機株式会社 | 低歪高周波増幅装置 |
EP0447593B1 (de) * | 1990-03-23 | 1994-06-29 | Deutsche ITT Industries GmbH | Schaltung zur automatischen Verstärkungsregelung in MOS-Technik |
US5182527A (en) * | 1990-03-30 | 1993-01-26 | Oki Electric Industry Co., Ltd. | Power amplifying apparatus for wireless transmitter |
JPH0425220A (ja) * | 1990-05-21 | 1992-01-29 | Toshiba Corp | 自動電力制御回路 |
CA2044672C (en) * | 1990-06-16 | 1994-10-04 | Hidehiko Norimatsu | Burst control circuit for use in tdma communications system |
US5150075A (en) * | 1991-06-03 | 1992-09-22 | Motorola, Inc. | Power amplifier ramp up method and apparatus |
JP2747395B2 (ja) * | 1992-07-20 | 1998-05-06 | 三菱電機株式会社 | 非接触icカード、非接触icカードリーダライタ及びデータ伝送方法 |
AT407682B (de) * | 1995-12-21 | 2001-05-25 | Kapsch Ag | Zwischenverstärker für eine relaisstation |
US5901347A (en) * | 1996-01-17 | 1999-05-04 | Motorola, Inc. | Fast automatic gain control circuit and method for zero intermediate frequency receivers and radiotelephone using same |
JP3185872B2 (ja) * | 1998-05-21 | 2001-07-11 | 日本電気株式会社 | 自動利得制御回路 |
KR101162177B1 (ko) | 2010-08-05 | 2012-07-04 | (주)이오시스템 | 광학측정장치의 아발란치 포토 다이오드 이득 보상 장치 |
TW201218621A (en) * | 2010-10-29 | 2012-05-01 | Anpec Electronics Corp | Device and method for signal amplification |
CN106656086B (zh) * | 2016-12-20 | 2019-05-03 | 北京中电华大电子设计有限责任公司 | 一种自动增益放大器电路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5127010A (ja) * | 1974-08-30 | 1976-03-06 | Fujitsu Ltd | Jidoshutsuryokuchoseihoshiki |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1342383A (en) * | 1970-08-03 | 1974-01-03 | Marconi Co Ltd | Signal compression and expansion systems |
DE2158985C3 (de) * | 1971-11-27 | 1981-09-17 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Einrichtung zur Regelung des Verstärkungsgrades eines Wechselspannungsverstärkers |
DE2161657C2 (de) * | 1971-12-11 | 1982-10-14 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Regeleinrichtung |
JPS524150A (en) * | 1975-06-27 | 1977-01-13 | Fujitsu Ltd | Agc circuit |
SU658712A1 (ru) * | 1977-12-05 | 1979-04-25 | Сибирское Особое Конструкторское Бюро Научно-Производственного Объединения "Союзгеофизика" | Устройство дл дискретной автоматической регулировки усилени |
JPS5535513A (en) * | 1978-09-04 | 1980-03-12 | Mitsubishi Electric Corp | Automatic gain control circuit |
JPS55110447A (en) * | 1979-02-20 | 1980-08-25 | Nec Corp | Automatic gain control unit for time sharing multiple access communication |
JPS5666916A (en) * | 1979-11-05 | 1981-06-05 | Nec Corp | Automatic gain control circuit for burst signal |
US4313089A (en) * | 1980-03-31 | 1982-01-26 | Motorola, Inc. | Precision quadrature analog phase detector |
-
1983
- 1983-01-14 JP JP58004745A patent/JPS59128837A/ja active Pending
-
1984
- 1984-01-09 US US06/569,257 patent/US4570127A/en not_active Expired - Fee Related
- 1984-01-12 EP EP84100289A patent/EP0114066B1/en not_active Expired - Lifetime
- 1984-01-12 DE DE8484100289T patent/DE3484686D1/de not_active Expired - Fee Related
- 1984-01-13 CA CA000445289A patent/CA1207038A/en not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5127010A (ja) * | 1974-08-30 | 1976-03-06 | Fujitsu Ltd | Jidoshutsuryokuchoseihoshiki |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61203734A (ja) * | 1985-01-22 | 1986-09-09 | アルカテル・トムソン・フエソ−・エルチアン | 時分割多重アクセス受信器の自動利得制御方法及び装置 |
JPS6364415A (ja) * | 1986-09-04 | 1988-03-22 | Nec Corp | エラ−信号検出回路 |
Also Published As
Publication number | Publication date |
---|---|
EP0114066B1 (en) | 1991-06-12 |
EP0114066A2 (en) | 1984-07-25 |
EP0114066A3 (en) | 1986-09-10 |
US4570127A (en) | 1986-02-11 |
DE3484686D1 (de) | 1991-07-18 |
CA1207038A (en) | 1986-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59128837A (ja) | バ−スト信号用自動利得制御回路 | |
JP2656734B2 (ja) | 光受信回路 | |
EP1148682B1 (en) | Adaptive data slicer with two peak detectors and averaging means to obtain the optimal threshold | |
US5371473A (en) | Thermally stable ALC for pulsed output amplifier | |
US5175883A (en) | Receiving apparatus | |
JPH08274560A (ja) | 出力制御電力増幅器、無線通信端末及び無線通信基地局 | |
EP0606161B1 (en) | Circuit for converting unipolar input to bipolar output | |
JP4054716B2 (ja) | 可変ゲインアンプ及びam変調信号受信回路及び検波回路 | |
JPH08265073A (ja) | Agc回路 | |
US5347537A (en) | Spread spectrum communication device | |
JP2006087119A (ja) | 検波回路 | |
JP4093260B2 (ja) | Am変調信号受信回路 | |
HUT74332A (en) | Receiver path selection in time devision multiple access receivers | |
JP3532633B2 (ja) | 光受信装置 | |
US6181923B1 (en) | Automatic frequency control circuit and method of automatic frequency control | |
JP4144617B2 (ja) | Am変調信号受信回路 | |
US5483682A (en) | Apparatus for controlling an efficiency control signal to be supplied to a power amplification circuit in a time division multiple access mode | |
US20070116163A1 (en) | Receiving circuit for multi-slot receiving provided with circuit for adjusting frequency characteristic of active filter | |
EP0202601A2 (en) | Optical pulse receiving circuit | |
JPS6341454B2 (ja) | ||
JP2003218651A (ja) | 自動利得制御装置 | |
JP2008544716A (ja) | Rf通信機器のための増分利得調整を伴う信号レベル調整器 | |
JPH0516728Y2 (ja) | ||
JP3737051B2 (ja) | 通信機器 | |
JPH07193546A (ja) | 光受信回路 |