JPS59128837A - バ−スト信号用自動利得制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は時分割多元接続（ＴＤＭＡ　）方式において
バースト状信号を送信、受信する際に使用する自動利得
制御（ＡＧＣ）回路に関するものである。

衛星通信系のような通信ンステムにおいて用いられる通
信方式の一つにバースト通信方式がある。

バースト通信方式においては情報を伝送する場合にのみ
送信動作が行われる。このよう寿バースト通信方式の利
点は所要電力が節減できることと。

同一の衛星、同一の周波数帯を用いて多数個の送受信局
間で通信が行えることである。

このようなバースト通信に用いられるＡＧＣ増幅器にお
いては、このＡＧＣ増幅器に入出力する信号がともにバ
ースト状であることから、それなシの回路構成を用いら
れなければならない。このＡＧＣ増幅器は１例えば送信
装置では、温度変動あるいは伝送路切替等による送信電
力の変動を一定値に保つために使用される。また受信装
置では、受信入力電力の変動を一定出力に保ち復調動作
を安定させるために使用される。そしてこのようなバー
スト信号用ＡＧＣ回路においては、可変増幅器の負帰還
バイアス回路にピークホールド作用を持つ充放電回路を
用いてＡＧＣ作用を行っているのがふつうである。

しかし従来のこの鍾のバースト信号用ＡＧＣ回路路にお
いては、あとに詳しく述べるように、バースト時間が変
化するとＡＧＣ回路出力電力が変化し。

一定出力電力を保持するという回路本来の目的から外れ
てしまうのが実情であった。このだめたとえば回路が、
送信装置に適用された場合は送信型っていた。

したがって本発明の目的は、バースト時間が変化しても
ＡＧＣ回路出力電力の変化しないバースト信号用ＡＧＣ
回路を得ようとするものである。本発明の回路は上記の
目的のだめに、バースト状出力を検波増幅して前記の充
放電回路を充電する電圧を得る回路の代りに検波器出力
電圧をそのまま基準電圧として負帰還回路を構成するこ
とによシバ−スト時間が変化してもＡＧＣ回路出力電力
が変化しないように改善したものである。

すなわち本発明によれば、バースト状信号を入力して利
得が自動的に制御されたバースト状出力を発する自動利
得制御用増幅器と、前記バースト状出力が包絡線検波器
によシ包絡線検波された信号を用いて前記自動利得制御
用増幅器の利得を制御する負帰還回路とから構成された
バースト信号用自動利得制御回路において、前記負帰還
回路が。

前記包絡線検波された信号を所定閾値レベルと比較判定
すると”とによシ２値信号に変換する回路と。

該２値信号をトリガとして一時時間信号レベルを保持す
るワンショットトリガ回路と、該保持された信号をデジ
タル的に処理して前記自動利得制御用増幅器の利得を制
御する自動利得制御用増幅器駆動回路を有することを特
徴とするバースト信号用自動利得制御回路が得られる。

次に図面を参照して詳細に説明する。

第１図は従来のバースト信号用ＡＧＣ回路の構成を示す
ブロック図である。第１図において、は−しめに各部分
回路につきその名称と機能を簡単に説明すると、１は自
動利得制御用増幅器〆なる可変増幅器、２は包絡線検波
器、３はピークホールド回路、４は直流増幅器である。

そしてピークホールド回路３においてＣ０はピークホー
ルド用コンノ デンザ＋Ｘ１はバースト状信号到来時には低抵抗となっ
て電荷のチャージを可能とするが、空きバースト時には
高抵抗となってチャージされた電荷をそのまま保持でき
るピークホールド用ダイオード、Ｒ１はチャージ時間を
決定する抵抗、そしてＲ２はディスチャージ時間を決定
する高抵抗である。又、直流増幅器４は、高利得である
とともにコンデンサＣ１にチャージされた電荷を放電さ
せることのないように高入力インピーダンスの直流増幅
器である。

次に回路のや作について説明する。入力したバースト状
信号集は、可変増幅器１で制御電圧ｎ（後述）により負
帰還的に増幅され、一方ではバースト状出力信号ｐとし
て出力すると共に、他方では包絡線検波器２により包絡
線検波される。この検波電圧Ｖは、ダイオードＸ１　を
通してコンデンサーＣＩにチャージング（充電）するこ
とによシビークホールドされる。このときチャージング
時間τ８はτＢ　−Ｒ１ｃ１＋ディスチャージ（放電）
時間τｂはτｂ＝Ｒ２Ｃ１によシ決定される。このよう
にしてピークホールドされた検波電圧Ｖ。

は直流増幅器４によシ増幅されてのち可変増幅器１への
制御電圧ｎとなる。この過程において。

ＡＧＣ回路は負帰還回路−を形成するため、可変増幅器
１の制御電圧対増幅特性、包絡線検波器２の検波感度、
直流増幅器４の増幅利得等は、装置としてＡＧＣ回路に
要求される特性１例えば入力レベル変動対出力レベル変
動＝圧縮比など、およびハードウェア上の実現性を考慮
したうえで適宜配分され、決定される。

またチャージング時間τ８およびディスチャーシン夛時
゛間τｂはバースト状信号のフレーム周期τｆとバース
ト時間τを考慮して決定されるが。

ＡＧＣ回路として応答時間が速いという意味でτ８は小
さいほうがよく２ピークホールド特性の安定化という意
味ではτｂは大きいほうが望ましい。

以下にノＲラメータの一例を示すと、τｆ＝７５０μＳ
。

τ＝１μｓ、τ　＝τＸ１０＝１０μＳ、τｂ＝τｆ　
Ｘ　１００＝７５ｍ５とすると、　Ｃ１＝０．１　、ｌ
！ＺＦ　、　Ｒ１＝　１００Ω。

Ｒｚ＝７５０にΩとガる。この例によると、約１０箇の
バースト（１０フレーム）が到来した場合にチャージン
グがほぼ完了してＡＧＣ回路が動作したことになる。ま
た１００フレーム時間相当バーストの到来がないとコン
デンサーＣ１にチャージングされ） た電荷がディスチャージされることを意味する。

ＴＤＭＡ通信方式では通信局の需要によシ情報量を可変
するためバースト時間が変化するが、この変化に伴ない
チャージ、ディスチャージの応答も変化する。

第２図は上記のＡＧＣ回路の動作状態を具体的に説明し
た図であって、　（ａ）　、　（ｂ）　、　（Ｃ）はバ
ースト時間の異なる３つの例をあられしたものである。

この第２図において、実線は包絡線検波器２の検波出力
、すなわちピークホールド用ダイオードＸ１への入力電
圧Ｖ、破線は前記の検波出力■がコンデンサーＣ１にチ
ャ・−ジされた電圧Ｖ。の時間応答をそれぞれ示してお
り２バ一スト到来時にチャージされた電圧は空きバース
ト時に抵抗Ｒ２を通してディスチャージされ、チャージ
される。電荷とディスチャージされた電荷が等量でつシ
合いが保たれた状態で安定化している様子を示している
。そして（ａ）はτｆ／τ１　＝　１０．　、　（ｂ）
はτｆ／τ２＝　５　、　（ｃ）はτｆ／τ３＝ｌ、５
７の場合について示す（τｌ〜τ３はバースト時間、τ
ｆはフレーム時間）。この第２図は説明を容易にするた
めτｆ／τの比を実際よりは小さくとっであるが、実際
の回路では（、）の場合がτｆ／τ、キ１ｏｏｏ　、　
（ｂ）の場合がτｆ／τ２キｉｏｏ　。

（ｃ）の場合がτｆ／τ３中１０といずれも大きくとる
必要がある。

第２図の破線の位置に示すように、　ＡＧＣ回路におい
ては到来バースト長τが変化してもコンデンサー０１に
保持される電圧Ｖ。はほぼ同じくなるように負帰還回路
を通じて動作する。従ってバースト時間が短くなった場
合にも時間内にディスチャージ抵抗Ｒ２によシ放電され
た電位ｅ。を補償するような電荷のチャージが必要なだ
めバースト時間がτ３からτ１へと順次短くなるに従っ
て。

チャージングする増幅された検波電圧Ｖの示す３つの電
圧値■３．Ｖ２．■ｌがその順に大きくなシ。

コンデンサＣＩの保持する電圧値をＶｏ　とすると。

ピークホールド用ダイオードＸｌと抵抗Ｒ１の両端にか
かる電圧（Ｖｓ−Ｖｏ　）ｌ（Ｖ２　　ＶＯ）＋（Ｖ＋
　−Ｖｏ　）もこれらの順に大きくなり、これによって
チャージング電流が増加しチャージング時間が短かくて
も充分チャージできるように電位ｅ。

を補償している。しかるに増幅された包絡線検波電圧Ｖ
がｖｌ−Ｖｓと変化するということは、包絡線検波器２
への入力電力すなわち出力信号ｐの値Ｐ１　　＋　Ｐ２
　　ＨＰ３が変化することである。従って、先にも述べ
たように、この従来のバースト信号用ＡＧＣ回路ではバ
ースト時間が変化するとＡＧＣ回路出力電力が変動する
。これはＡＧＣ回路出力を一定電力に保つという回路本
来の目的からはずれるし１例えばこの回路が送信装置に
適用された場合には送信電力の変動を来たし、受信装置
に適用した場合には復調回路入力が変動するため受信機
能劣化の原因となっていた。

この発明は、いままで説明してきたようなバースト時間
が変わると出力電力が変動するという従来のバースト信
号用ＡＧＣ回路の欠点を除去するために包絡線検波出力
をそのまま基準電圧として負帰還回路を構成しディジク
ル的に信号処理することによυ出力変動の少ないＡＧＣ
回路を実現できるようにしたものである。

以下図面を参照して本発明の詳細な説明する。

第３図はこの発明によるバースト信号用ＡＧＣ回路の一
実施例の構成を示すブロック図である。図において、第
１図と同一記号のものは同一構成のものを示し、すなわ
ち、１は可変増幅器、２は包絡線検波器である。又、５
は包絡線検波器２によシ包絡線検波された信号を所定１
間値レベルと比較判定することにより２値付号に変換す
る回路、６は２値付号をトリガとして一定時間信号レベ
ルを保持するワン／ヨツトトリガ回路、７はその保持さ
れた信号をディジタル的に信号処理して可変増幅器１の
利得を制御する自動利得制御用増幅器駆動回路なる可変
増幅器駆動回路である。２値付号変換回路５において２
５１は電圧比較増幅器、５２はスライサである。又、可
変増幅器駆動回路７において、７１はクロック周波数ｆ
ｃのクロックを発する発振回路、７２ばそのクロックと
ワン７ヨツトトリガ回路６の出力によりカウントがアッ
プ・ダウンされる可逆カウンタ、７３は可逆カウンタ７
２の出力をアナログ信号に変換して、そのアナログ信号
により可変増幅器１の利得を制御するＤ／Ａコンバータ
である。

次に、第３図の回路の動作について説明する。

電圧比較増幅器５１は、包絡線検波器２の出力電圧Ｖと
基準電圧ＶＲとを比較する。スライサ５２は、電圧比較
増幅器の出力レベルを２値付号に変換する。すなわち、
２値付号変換回路５では。

包絡線検波器２の出力電圧Ｖが基準電圧ｖＲより高けれ
ばハイレベル（６）の信号を出力し、また出力電圧Ｖが
基準電圧■、に達しなければロウレベル（Ｌ）の信号を
出力する。

第４図は第３図に示したワンショットトリが回路６の具
体的実施例を示した図で、６１は一安定マルチバイブレ
ーク＋Ｒ３は抵抗＋Ｃ２はコンデタロ１にはＮＥＣ製μ
ＰＢ１４４４→舖券を使用した場合が′示されておシ、
−安定マルチパイプレーク６１の端子■、■を接地し、
端子＠に電圧十Ｖを供給し。

端子０と［相］間に抵抗Ｒ３を接続し、端子■と０間に
コンデンサＣ２を接続する。

第５図には、２値付号変換回路５とワンショットトリガ
゛回路６の動作を説明するだめの波形図が示されている
。第５図（ａ）は、包絡線検波器２の出力波形Ｖを示し
、τｆはパース“トの操り返し時間。

τ１１はバースト信号時間である。第５図（ｂ）は、２
値付号変換回路５の出力波形を示し、第５図（ａ）の電
圧Ｖが基準電圧ＶＲより高ければハイレベル（６）。

低ければロウレベル（Ｌ）の信号を出力する。ワンショ
ットトリガ回路６では、第５図（ｂ）に示す信号を受け
ると　、この信号を、抵抗Ｒ３とコンデンサＣ２によっ
て決定される時間τ】２だけ引き延ばす。

第４図に示した一安定マルチバイブレータ６１を使用す
ると、バースト信号時間τ１１が約５０　ｎ５ｅｃ（す
なわち、　５０　Ｘ　１０　　秒）あれば、下式で決定
サレる時間τ１２に引き延ばされる。

τ１２　＝　０．４５　ｘ　Ｃ２ｘ　Ｒ３第５図（ｃ−
１＞は、バースト信号保持時間τ１２をバーストの操り
返し時間２すなわちフレーム時間τｆよｐ短く（τ１□
くτｆ）選択したときのワン７ヨツトトリガ回路６の出
力波形を示している。一方、τ１２　＞τｆに選ぶと、
前のバーストの到来により引き延ばされた波形と後続す
るバーストの到来による波形が連続して、第５図（ｃ−
２）に示すように、ワン／ヨツトトリガ回路６の出力は
ずっとハイレベル（６）を保つことになる。更に、第５
図（ａ）に示す包絡線検波器２の出力Ｖが点線のように
基準電圧ｖＲより低かったとすると、第５図（ｂ）に示
す２値付号変換回路５の出力は７点線に示すようにずっ
とロウレベル（Ｌ）となシ、従ってワン／ヨツトトリガ
回路６の出力は、第５図（ｃ−３）に示すようにロウレ
ベル（Ｌ）を保持し続ける。

このように、第４図に示すワンショットトリガ回路６を
用いることにより、基準電圧■。を越える非常に短いバ
ースト時間の信号でも連続して入力していればその出力
をハイレベル（６）に・、又信号、の到来がないときや
基準電圧ｖＲを超えなければそΩ出力をロウレベル（Ｌ
）にすることができる。なお、ワンショットトリガ回路
６は、ディジタル回路であるので２以上の動作を逆にし
た。信号有シのときロウレベル（Ｌ）を、信号無しのと
きハイレベル（６）を出力するように、容易に設計変更
できるのは言うまでもない。本発明では、パースト信号
保持時間τ１２をフレーム時間τｆよりわずかに長くな
るように選択するのが好ましい。

第６図は第３図に示しだ可逆カウンタ７２の具体的実施
例を示した図で、アップ・ダウン・カウンタ７２ａと、
アップ・ダウン・カウンタ７２ａを駆動するだめのケ８
−ト回路７２ｂ〜７２ｄから構成される。すなわち、ダ
ート回路７２ｂ〜７２ｄクロツク周波数ｆｃの発振器７
１の出力をそのまま入力するか、ハイレベル（６）の直
流電圧として入力するかが決定される。その結果、端子
■、■のうちどちらかに発振器７１の出力が入力される
かにより、アップ・ダウンｅカウンタ７２ａは、アップ
方向又はダウン方向にカウントされる。そしてアップ・
ダウン・カウンタ７２ａの出力端子■。

■、■、■をＤ／Ａコンバータ７３に接続することによ
シ、可逆カウンタ７２から出力されるディソタル信号は
Ｄ　／　Ａコンバータ７３でアナログ信号ｎに変換され
、このアナログ信号ｎを可変増幅器１に供給する。

第７Ａ図は第３図の回路の動作を説明するだめの波形図
である。図において１（ａ）は包絡線検波器２の出力波
形、（ｂ）はワンショットトリガ回路６の出力波形、（
Ｃ）は可変増幅器駆動回路７の出力波形を示している。

図においては、初期状態として。

第３図のバースト信号用自動利得制御回路の出力ｐの電
力が太きすぎだ場合を示している。第７図において、（
１）の区間は１回路の出力ｐが除々に減少している区間
、　（ｉｉ）の区間は１回路の出力ｐが除々に増加して
いる区間、θ１１）の区間は２回路の出力ｐが増加、減
少を交互に繰り返濱れる結果、出力レベルが安定してい
る区間をそれぞれ示・している。

なお、可変増幅器１の利得は、可変増幅器駆動回路７か
ら出力される制御信号（アナログ信号）ｎの電圧レベル
が高いと小さくなシ、制御信号ｎの電圧レベルが低くな
ると大きく々る。

第７Ａ図（ａ）を参照すると、包絡線検波器２の出力電
圧Ｖは１区間（１）の間、基準電圧■８よシ高く。

除々に減少している。そのとき、第７Ａ図（ｂ）に示す
ように、ワンショットトリガ゛回路６の出力はハイレベ
ル（６）となシ、可変増幅器駆動回路７から出力される
制御信号ｎの電圧レベルは除々に大きくなる。次に１区
間（１１）に入ると、包絡線検波器２の出力電圧Ｖは、
第７Ａ図（ａ）に示されるように、基準電圧ｖＲよシ低
くなシ、除々に増加する。そのとき、ワンショットトリ
ガ回路６の出力は、第７Ａ図（ｂ）に示されるように、
ロウレベル化）となり。

可変増幅器駆動回路７から出力される制御信号ｎの電圧
レベルは、第７Ａ図（ｃ）に示されるように。

除々に小さくなる。更に９区間（ｉｉｉ）に入ると、包
絡線検波器２の出力電圧Ｖは、第７Ａ図（ａ）に示され
るように、基準電圧ｖＲを、フレーム時間τｆ毎に、交
互に越えたり低くなったシしている。そのとき、ワンシ
ョットトリガ回路６の出力は、第７Ａ図（ｂ）に示され
るように、交互にハイレベル（６）。

ロウレベル（Ｌ）を操り返し、第７Ａ図（ｃ）に示され
る可変増幅器駆動回路７の制御信号ｎの電圧レベルが安
定状態に入る。

なお、可変増幅器駆動回路７において１発振回路７１の
クロック周波数ｆ。と、Ｄ／Ａコンバータ７３のビット
数Ｎは、バースト信号用ＡＧＣ回路の特性に対して何を
要求するかによって種々変更される。す々わち、安定状
態（第７Ａ図（ｉｉｉ）の区間）になるまでの時間（第
７Ａ図（１）と（１１）の区間を合わせた時間）を早く
したい場合には、クロック周波数ｆｃを高く設定すれば
よいし、安定状態における変動幅を小さくしたい場合に
は、Ｄ／Ａコンバータ７３のビット数Ｎを多くすればよ
い。従って。

第３図の変形例として１発振回路が異なる２つのクロッ
ク周波数を有し、バースト信号用ＡＧＣ回路の出力ｐが
所定のレベルと大幅にずれているときは、クロック周波
数の高い方を選択し、安定状態に入った時点でクロック
周波数の低い方を選択するように切替えるようにしても
よい。

上記のことを第７Ｂ図〜第７Ｄ図を参照して説明する。

第７Ｂ図を参照すると、Ｄ／Ａコンバータ７３のビット
数を第７Ａ図と同様Ｎ、クロック周波数２ｆｃの場合の
例が示されている。ただし。

制御信号ｎの制御電圧レベル範囲をｖｎとする。

この図に示されるように、安定状態になるまでの時間が
、第７Ａ図の場合より、早くなっていることがわかる。

第７Ｃ図には、クロック周波数を第７Ａ図と同様ｆ。−
、Ｄ／Ａコンバータ７３のビット数をＮ＋１とした場合
の例が示されており、第７Ａ図の場合よシ、安定状態に
おける変動幅が小さくなっていることがわかる。

第７Ｄ図には２発振回路のクロック周波数がｆｃと４ｆ
ｃの２つある場合で、Ｄ／Ａ　コンバータ７３のビット
数をＮ＋１とした場合の例が示されている。

この図で明らかなように、安定状態になるまでの時間が
早く、かつ安定状態における変動幅も小さくなっている
。

以上説明したように、包絡線検波器２，２値付号変換回
路５．フンノヨットトリガ回路６及び可変増幅器駆動回
路７によって負帰還回路を構成し。

バースト状の包絡線検波器２の出力をディジタル的に信
号処理することにより、出力変動の少ないバースト信号
用ＡＧＣ回路を実現できる。

また、第３図に示すワン７ヨソトトリガ回路６は＋　５
０　ｎ５ｅｃ程度の非常に短いバーストに対しても安定
に動作することから、第８図に示すように。

第３図の包絡線検波器２と２値付号変換回路５の間に信
号レベル対雑音レベル比（Ｓ／Ｎ比）改善のための低域
通過フィルタ８を挿入することが可能となる。

第９図は第８図の回路の動作を説明するだめの波形図で
あ！ｌ）、（ａ）は包絡線検波器２の出力波形。

（ｂ）は低域通過フィルタ８の出力波形を示し、熱雑音
電力成分を斜線にて示している。この図に示されるよう
に、低域通過フィルタ８を挿入することによシ熱雑音電
力は減少するが、それに対応してバースト状信号の検波
電圧の立ち上がシが遅くなる。そのため、従来の第１図
の回路では、低域通過フィルタを挿入してＳ／Ｎ比を所
要値まで改善するように、低域通過フィルタにょシ帯域
制限を実施することができない。しかしながら２第８図
に示した本発明の回路では、低域通過フィルタ８を通過
した後の波形が、第９図（ｂ）に示すように。

・ぐルスの最大値ｖｍを示している時間τ’１１が５゜
ｎ５ｅｃ程度になるまで、低域通過フィルタ８の帯域を
充分狭くすることが出来る。従って、所要値までＳ／Ｎ
比を改善でき、熱雑音電力が大きく変動しても安定して
動作するバースト信号用ＡＧＣ回路が実現できる。

例えば・衛星通信ンステムの受信側装置にバースト信号
用ＡＧＣ回路を適用した場合を考えると。

第１図の従来の回路では、受信信号電力と熱雑音電力と
の和の電力値に対してピークホールドすることになり、
降雨減衰等により通信伝搬路の状態が変化して雑音電力
が増加した包絡線検波出力をその−１：まピークホール
ドするだめ２等価的に信号電力成分が減少してしまうが
、第８図の本発明の回路では、熱雑音電力が低域通過フ
ィルタ８にょシ減少させられるので、雑音の少ない本来
の信号電力に対して負帰還が形成され、信号電力成分の
変動を極めて小さくするように抑えることができる。

なお、第８図の回路では、低域通過フィルタ８を第３図
に示す回路の包絡線検波器２の出力側に挿入しているが
、第３図に示す回路の包絡線検波器２の入力側に帯域通
過フィルタを挿入しても。

第８図の回路と同様の効果が得られることはいうまでも
ない。

以上説明したように１本発明によると、バースト通信方
式においてバースト時間が変っても出力電力の極めて少
ない自動利得制御回路を得ることが出来る。まだ本発明
によると、バースト時間がきわめて短くても支障なく動
作することから、受信バースト検出回路にフィルターを
挿入し雑音を減少することが出来るため、受信雑音電力
が変動しても受信信号成分の変動が極めて少な、い受信
信号用自動利得制御回路を得ることが出来る。

以下今日

【図面の簡単な説明】

第１図は従来のバースト信号用自動利得制御回路の構成
を示すブロック図、第２図は第１図に示す回路の動作を
具体的に説明した図、第３図は本発明によるバースト信
号用自動利得制御回路の一実施例を示すブロック図、第
４図は第３図に示したワンショットトリガ回路の具体的
実施例を示した図、第５図は２値付号変換回路とワン／
ヨツトトリガ回路の動作を説明するための波形図、第６
図は第３図に示した可逆カウンタの具体的実施例を示し
だ図、第７Ａ−Ｄ図は第３図に示す回路の動作を説明す
るだめの波形図、第８図は第３図の回路を改良した本発
明によるバースト信号受信用自動利得制御回路の他の一
実施例を示すブロック図、第９図は第８図に示す回路の
動作を説明するだめの波形図である。 １・・・可変増幅器、２・・・包絡線検波器、３・・・
ピークホールド回路、４・・・直流増幅器、５・・・２
値付号変換回路、６・・・ワン７ヨツトトリガ回路、７
・・・可変増幅器駆動回路、８・・・低域通過フィルタ
、５１・・・電圧比較増幅器、５２・・・スライサ、６
１・・・−安定マルチバイブレーク、７１・・・発振回
路、７２・・・可逆カウンタ、７２ａ・・・アップ・ダ
ウン・カラン駆動用ゲート回路、７３・・・−Ｓ／−８
−コンバータ。 Ｒ，〜Ｒ３・・・抵抗＋　ＣＩ　　＋　”２・・・コン
デンサ。 第５図 第７Ｂ図 第７Ｄ図

Claims (1)

1. 【特許請求の範囲】 １、　バースト状信号を入力して利得が自動的に制御さ
   れたバースト状出力を発する自動利得制御用増幅器と、
   前記バースト状出力が包絡線検波器によシ包絡線検波さ
   れた信号を用いて前記自動利得制御用増幅器の利得を制
   御する負帰還回路とから構成されたバースト信号用自動
   利得制御回路において、前記負帰還回路が、前記包絡線
   検波された信号を所定閾値レベルと比較判定することに
   よ、ｊｌ）２値信号に変換する回路と、該２値信号をト
   リガとして一定時間信号レベルを保持するワン／ヨツト
   トリガ回路と、該保持された信号をディジタル的に信号
   処理して前記自動利得制御用増幅器の利得を制御する自
   動利得制御用増幅器駆動回路とを有することを特徴とす
   るバースト信号用自動利得制御回路。 ２、前記ワン／ヨツトトリガ回路が、−安定マルチバイ
   ブレータ、抵抗及びコンデンサから成る特許請求の範囲
   第１項記載のバースト信号用自動利得制御回路。 ３、前記自動利得制御用増幅器駆動回路が、クロックを
   発する発振回路と、該クロックと前記保持された信号に
   ゛よりカウントがアップ、・ダウンされる可逆カウンタ
   と、該可逆カウンタの出力をアナログ信号に変換して該
   アナログ信号によシ前記自動利得制御用増幅器の利得を
   ｉＪ御するＤ／Ａコンバータとから構成される特許請求
   の範囲第１項記載のバースト信号用自動利得制御回路。