JPS59126642A - シリコン基板の熱処理方法 - Google Patents

シリコン基板の熱処理方法

Info

Publication number
JPS59126642A
JPS59126642A JP187583A JP187583A JPS59126642A JP S59126642 A JPS59126642 A JP S59126642A JP 187583 A JP187583 A JP 187583A JP 187583 A JP187583 A JP 187583A JP S59126642 A JPS59126642 A JP S59126642A
Authority
JP
Japan
Prior art keywords
wafer
germanium
heat treatment
oxygen
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP187583A
Other languages
English (en)
Inventor
Katsu Kanamori
金森 克
Hideki Tsuya
英樹 津屋
Koji Egami
江上 浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP187583A priority Critical patent/JPS59126642A/ja
Publication of JPS59126642A publication Critical patent/JPS59126642A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置製造の基板として用いられるシリコ
ンウエーノ・に関する。
近年の半導体技術の進歩により、半導体装置゛、特にシ
リコン集積回路は、回路が著しく微細化し、その製造に
おける歩留り向上のため、より、結晶欠陥の少ない、単
結晶基板が要求されている。結晶欠陥として問題となる
のは、熱処理誘起微小欠陥及び転位の増殖・移動による
つ三−ノ・のソリが主なものである。前者の問題につい
ては特にチョクラルスキ法(以後CZ法と略称する)に
よる単結晶の場合について著るしく、その抑制あるいは
、逆にその働きを利用するイントリンシックゲッタリン
グ法(以下IGと略称する)等が種々試みられよい結果
が得られている。CZ法によるシリコン単結晶は含有さ
れている固溶酸素が、後者の問題(ウェーハのソリ)に
対しては抑制効果を持つことが知られているが、熱処理
製造プロセスを経てSiO□等の析出物になってしまっ
た場合には、もはや抑制効果を示さず、逆にウエーノ・
のソリを大きくする方向に効果を示す。本発明の目的は
、このウェーハのソリを暑るしく減少させかつIQ効果
を持つシリコンウエーノ・の熱処理方法を提供する事で
ある。
本発明は2at%以下、0.01at%以上のゲルマニ
ウムを含有したチョクラルスキ法単結晶シリコン基板に
対して酸素雰囲気中で500℃から出発し、50〜10
0℃の段階で順次上昇させ、最終温度を850℃までと
する多段階熱処理を施し、次いで950°C〜1150
℃の温度で2時間以上の熱処理を施しだことを特徴とす
るシリコン基板の熱処理方法を与える。
周知のように石英ルツボを用いてシリコン単結晶を引上
げるチョクラルスキ法は通常の製造法によるかぎシは1
017〜IQ”cm−3の固溶酸素を含む。
この固溶酸素の効果については、すでに述べたように、
固溶状態でいる限#)fd、ウェーハのソリを防止する
働きをするが、■G効果を利用するために、この固溶酸
素を析出させ、2次的結晶欠陥を発生させた状態では、
逆にソリを助長する。本発明は、ゲルマニウムを添加す
ることにより、酸素が析出状態にあっても、ウェーハの
機械的強度を維持する効果を与え、かつIG効果をも与
えんとするものである。
以下、本発明を第1図に示すウェーハ製造工程に従って
説明する。第1図のAにおいては通常のチョクラルスキ
法と同様に石英ルツボを用いて単結晶シリコンを引上げ
るが、この際に、ゲルマニウム及び必要なドーパント(
リン、ポロン等)がメルトに添加される。単結晶成長が
可能なゲルマニウム添加ウェーハの含有量の最大値は9
at%である事が、実験的に明らかになシ、従ってこの
値が本発明におけるケルマニウム添加量の上限となる。
添加不純物がその偏析係数(k)によってインゴット内
に不均一に分布する油が知ら1れているか、ゲルマニウ
ムの場合にはk < ’lであり、インコツト頭部よシ
底部にかけて、ゲルマニウム濃度は上昇するが、ゲルマ
ニウムは電気的に不活性であシ、ウェーハの電気的特性
に影響は与えない。まだシリコンとゲルマニウムは周知
のように完全固溶体を形成し、熱プロセス対し、安定で
ある。石英ルツボから混入する酸素量は、種々の要素に
よって影響を受けるが、IG効果を利用するためには一
定値(12X 10′7atoms Cm−3、ただし
この値は赤外吸収ヲ用イ(Oi :] = (X X 
4.81 X 10 ” cm−3(7) 式に従って
求めた。)以上が必要であり、通常の引上法に従って行
なわれる限シ、ゲルマニウムを添加した場合でも達成さ
れる。以上に述べた引上げ法で作成されたインゴットは
、引続き、第1図のBで示されるウエーノ・加工が行な
われる。インゴットの外周研削、切断、化学エツチング
、研磨等の工程を経て、ウェーハ化される。この間に、
特に問題を生ずる事はないが洗浄液組成の若干の変更が
必要である。即ちゲルマニウムを添加していない場合の
洗浄液は水、アンモニア、過酸化水素からなっていたが
、ゲルマニウムを添加した場合にはアンモニアと過酸化
水素の水に対する割合を減らす必要がある。ウエーノ・
化が完了した後、第1図Cで示されるIG熱処理が行な
われる。熱処理はまず1200℃以上の温度で、非酸化
性雰囲気中で熱処理を施し、ウエーノ・表面付近の固溶
酸素を外部へ拡散させ、低酸素濃度層を形成する。次い
で酸素雰囲気中で500℃から出発し、50〜100℃
の段階で順次上昇させ、最終温度を850℃までとする
多段階熱処理を施す。この段階において、いわゆる酸素
の析出核の成長が進む。次いで、950℃〜1150°
Cの温度で2時間以上の熱処理を施し、ウェーハ内部に
多量の内部欠陥を形成し、IG効果を生ぜしめる。IG
効果は、プロセス中に混入する各種重金属を、この内部
欠陥部に固着することにより、ウエーノ・は表面のデバ
イス部での欠陥発生を抑止するものである。先に形成し
た表面付近の低酸素濃度層はその低酸素濃度のために、
酸素析出による欠陥発生を避けることができる。以上で
、本発明によるシリコンウエーノ・は完成し、テバイス
製造に使用されるが、IG熱処理に相当する熱プロセス
が製造プロセスに含まれている場合には、IG熱処理な
しでプロセスに投入できる。
従来のゲルマニウムを全く含まないウェーハにおいては
IQ熱処理後において機械的強度が劣化し、ソリをプロ
セス中に誘起しやすいが、本発明によるウェーハはこの
点において著るしく改善される。
ゲルマニウムを添加する事により、シリコン結晶の電気
的性質は著るしく変化しないが、フォトレジスト工程な
どにおいてプロセスの変更が必要な場合が生ずる。即ち
ゲルマニウムを添加した場合、フォトレジストと基板と
の密着性が艮くなシすぎて、フォトレジストをはがしに
くくなる、これを防ぐだめにはフォトレジストを塗布し
たあとのベーキングを少なめにする必要がある。この点
を避けるためには、ゲルマニウムを含まないエピタキシ
アル層を本発明によるウェーハ上に成長させ、このエピ
タキシアル層にデバイスを作製することができ、この場
合には、従来のプロセスはほとんど変更する必要がない
。しかしながら、このエピタキシアル成長の際、間粗と
なるのは、格子定数のエツチングであシ、種々試みた結
果、この場合のウェーハとしては添加可能なゲルマニウ
ムは0、dat%以下である事が明らかになった。すな
わち、種々の組成のゲルマニウム添加ウェーハ上にシリ
コンをエピタキシアル成長させ、X線回折法によシ調べ
た結果、結晶性の劣化しないのはゲルマニウムを0.4
at%以下含有したウェーハである事を確認した。一方
エビタキシアル成長における熱プロセスに起因するウェ
ーハのソリという問題が従来から存在するが、この点に
ついても本発明は、その防止に有効である事が明らかに
なった。
工G効果はエピタキシアル膜のある基板に対しても有効
である事は、抛々の実験からも明らかになっており、I
G熱処理はエビ成長の前また後にウェーハに施され有害
不純物をゲッタし、素子歩留シ向上に効果を示す。この
場合デバイスはエビ層に形成されるのでIG熱処理にお
いて、1200°C以上の酸氷外部拡散は省略しても良
い。
ゲルマニウム添加量の下限については、本発明者らは熱
処理誘起のソリをウェーハの急冷という条件下で発生さ
せ種々の実験を行なった。すなわち、ウェーハ裏面にの
み厚さ2μmの酸化膜化膜をつけたウェーハを1140
℃の窒素を流した炉から急速に引出し、熱処理誘起のソ
リを発生させた。裏面酸化膜を除去した後、ソリを測定
し、熱処理前の値と比較した結果、改良が認められたの
は001at%以上のゲルマニウムを含有したウェーハ
であった。ウェーハのノリは炉から引出し、冷却する際
に生じ易く、実際の冷却速度は遅いが、炉への出入回数
が多いため、その影響は重 されていくことになる。ま
た、デバイスの形成されている面上には、酸化膜、窒化
膜が付いているため、これに起因する応力もウェーハの
ソリを増大させる。
従って上記の急冷実験はデバイス製造プロセス(第1図
のDに相当)におけるソリ発生の目安を与えると考えら
れる。以下、実施例にょシ、本発明をよシ詳細に述べる
実施例1゜ 0.2at%のゲルマニウムを含有する、直径100 
Mの本発明によるシリコンウェーハ及び通常仕様(ゲル
マニウムを含有しないがIG熱処理は施されてリコ いる)の同じく直径100 mのBドープンyうウェー
/’に対し、1140℃テWe tit B’tJtl
気K テ酸化L、約2μm厚の酸化膜を形成した後、表
面の酸化膜のみをフッ酸によシ除去した。これらのウェ
ーハを窒素雰囲気の1140℃の炉にゅっくシ挿入した
後、100CII/ min、のスピードで炉よシ取シ
出し冷却した。
この後酸化膜を完全に除去し、ソリをマイクロセンス法
によシ測定した。熱処理前のソリnと比較した場合、ゲ
ルマニウムドープ のウェーハテハソリの増加量は平均
すると3μであったが、通常ウェーハにおいては80μ
程度となった。この結果は、明らかに、本発明によるウ
ェーハにおいては、ソリの増加が抑制されている事を示
している。
ソリの増加は、微細パターンの露光において障害。
を生じ、素子歩留りの低下を引き起こすものである。
実施例2゜ 0.1at%のゲルマニウムを含有する、本発明による
直径100關のシリコンウェーハ及び通常仕様のPドー
プシリコンウェーハに対し、実施例1と同様にIG処理
後裏面にのみ酸化膜を形成し、しかる後、表面側に25
μm厚のシリコンエピタキシアル層を形成した。エピタ
キシアル成長は11500Cで、原料ガスとしてジクロ
ロシランを用い、常圧法で行なった。エピタキシアル層
形成後、裏面酸化膜を除去し、同様にソリを測定し、酸
化前のソリ量と比較した。その結果、本発明によるウェ
ーハは通常仕様のものに比べ、ソリ量は1/3以下とな
っている事が確認された。
以上の実施例にも示されるように、本発明は、工G効果
を維持しつつ、ウェーハの熱プロセス誘起のソリを減少
させる上で、著るしい効果を示す。
【図面の簡単な説明】
第1図は本発明による、ウェーハの製造プロセスを説明
する図である。

Claims (1)

    【特許請求の範囲】
  1. 2at%以下0.01at%以上のゲルマニウムを含有
    したチョクラルスキ法単結晶シリコン基板に対し酸素雰
    囲気中で500℃から出発し、50〜100°Cの段階
    で順次上昇させ、最終温度を850℃までとする多段階
    熱処理を施し、次いで950°C〜1150℃の温度で
    2時間以上の熱処理を施しだことを特徴とするシリコン
    基板の熱処理方法。
JP187583A 1983-01-10 1983-01-10 シリコン基板の熱処理方法 Pending JPS59126642A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP187583A JPS59126642A (ja) 1983-01-10 1983-01-10 シリコン基板の熱処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP187583A JPS59126642A (ja) 1983-01-10 1983-01-10 シリコン基板の熱処理方法

Publications (1)

Publication Number Publication Date
JPS59126642A true JPS59126642A (ja) 1984-07-21

Family

ID=11513724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP187583A Pending JPS59126642A (ja) 1983-01-10 1983-01-10 シリコン基板の熱処理方法

Country Status (1)

Country Link
JP (1) JPS59126642A (ja)

Similar Documents

Publication Publication Date Title
JP2000007486A (ja) 単結晶の製造方法
JP6115651B2 (ja) シリコンウェーハの製造方法
US10211066B2 (en) Silicon epitaxial wafer and method of producing same
US7153785B2 (en) Method of producing annealed wafer and annealed wafer
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
JP3022044B2 (ja) シリコンウエハの製造方法およびシリコンウエハ
JPH11314997A (ja) 半導体シリコン単結晶ウェーハの製造方法
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
US6709957B2 (en) Method of producing epitaxial wafers
JPH11322491A (ja) シリコン単結晶ウエ―ハの製造方法およびシリコン単結晶ウエ―ハ
JP2002198375A (ja) 半導体ウェーハの熱処理方法及びその方法で製造された半導体ウェーハ
JP2010040588A (ja) シリコンウェーハ
JP6317700B2 (ja) シリコンウェーハの製造方法
JPH0636979A (ja) 半導体装置
JP3760889B2 (ja) エピタキシャルウェーハの製造方法
JP3022045B2 (ja) シリコンウエハの製造方法及びシリコンウエハ
JPS59126642A (ja) シリコン基板の熱処理方法
JP3294723B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP3294722B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JP2003146795A (ja) 高耐熱衝撃性シリコンウエハ
CN115135817B (zh) 半导体硅晶片的制造方法
JPH05121319A (ja) 半導体装置の製造法
JP3171308B2 (ja) シリコンウエーハ及びその製造方法
JP4069554B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP2002076005A (ja) シリコン単結晶ウエハ