JPS59121439A - Arithmetic device of stored program system - Google Patents
Arithmetic device of stored program systemInfo
- Publication number
- JPS59121439A JPS59121439A JP57233973A JP23397382A JPS59121439A JP S59121439 A JPS59121439 A JP S59121439A JP 57233973 A JP57233973 A JP 57233973A JP 23397382 A JP23397382 A JP 23397382A JP S59121439 A JPS59121439 A JP S59121439A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- group
- display
- stored program
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、命令デコーダにより命令語を解読し、この命
令語に対応する演算処理を実行するストアードプログ2
ム方式演算装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention provides a stored program 2 that decodes an instruction word using an instruction decoder and executes arithmetic processing corresponding to the instruction word.
This invention relates to a system-based arithmetic device.
周知のようにこの種の演算装置として、アキュムレータ
、命令デコーダ、タイミング信号発生回路等を1個のL
SIチップの中に収めたマイクロコンピュータがある。As is well known, as this type of arithmetic device, an accumulator, an instruction decoder, a timing signal generation circuit, etc. are integrated into one L.
There is a microcomputer housed in an SI chip.
このマイクロコンピュータは、そのデータバスに接続さ
れたプログラムメモリの記憶内容(命令語)を変えるの
みで各種の制御を行うことができるという汎用性を備え
ているため、ゲーム装置、事務処理機器などに広く用い
られている。This microcomputer has the versatility of being able to perform various types of control simply by changing the stored contents (command words) of the program memory connected to the data bus, so it can be used in game devices, office processing equipment, etc. Widely used.
ところが、このようなマイクロコンピュータの応用機器
を製造するメーカにおいては、ハードウェアまたはソフ
トウェアの模倣あるいはコピーに対する保護対策が大き
な課題となっている。However, for manufacturers of such microcomputer application equipment, protection measures against imitation or copying of hardware or software have become a major issue.
すなわち、最近のマイクロコンピュータLハードウェア
自体が非常に一般化されてきつつある。That is, recent microcomputer L hardware itself is becoming extremely popular.
このため、後発メーカは先発メーカが開発した応用機器
におけるプログラムメモリの記憶内容を解読するのみで
先発メーカと同等品あるいは類似品を極めて簡単に製造
することができるようになり、先発メーカは多額の開発
費用も回収できないばかりか、大きな経済的打撃を受け
てしまうという事態が生じている。このため、先発メー
カにおいてはソフトウェアをはじめシステム全体のハー
ドウェアの模倣あるいはコピーに対する保護対策が大き
な課題となっている。For this reason, later manufacturers can very easily manufacture products equivalent to or similar to the first manufacturer by simply decoding the contents of the program memory of the application equipment developed by the first manufacturer, and the first manufacturer can easily produce products that are equivalent to or similar to the first maker. Not only are development costs unable to be recovered, but the situation has also resulted in a major economic blow. For this reason, it has become a major issue for advanced manufacturers to take measures to protect against imitation or copying of the hardware of the entire system, including software.
本発明はこのような事情に鑑みなされたもので、その目
的鉱類似品あるいは同等品の製造が著しく困難なストア
ードプログラム方式演算装置を提供することにある。The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a stored program type arithmetic device in which it is extremely difficult to manufacture products similar to or equivalent to the target mineral.
このために本発明は、外部の表示装置に特定情報を表示
させ、かつこの表示情報をサイクリック・リダンダンシ
法などによシ検査し、その検査結果が予め定められた内
容と一致するときのみ所定の命令語群の解読動作を可能
なように構成し、不一致のときには所定の命令語群のう
ち特定の命令語群の解読動作を禁止または変えるように
構成したものである。To this end, the present invention displays specific information on an external display device, inspects this displayed information using a cyclic redundancy method, etc., and only when the inspection result matches predetermined content does the specified information appear on an external display device. The instruction word group is configured to enable the decoding operation of the instruction word group, and is configured to prohibit or change the decoding operation of a specific instruction word group among the predetermined instruction word group when there is a mismatch.
以下、図示する実施例に基づき本発明の詳細な説明する
。Hereinafter, the present invention will be described in detail based on illustrated embodiments.
181図は本発明全適用した応用機器の一実施例を示す
ブロック図である。FIG. 181 is a block diagram showing an embodiment of applied equipment to which the present invention is fully applied.
同図において、LSI化されたマイクロコンピュータ(
以下、CPU)1にはプログラムカウンタ10をはじめ
各種の回路が設けられ、さらに命令語を解読して該命令
語に対応する演算処理を実行するための制御信号を上記
各種の回路に与える命令デコーダ11と、外部の陰極線
管表示装置2に特定情報を表示させるための表示制御回
路12と、上記特定情報を表示するための表示信号をサ
イクリック・リダンダンシ法によシ検査し、その結果が
予め定められた内容と不一致のときは命令デコーダ11
の解読動作を禁止する指示を与える比較器内蔵の検査回
路13とが設けられている。In the figure, an LSI microcomputer (
The CPU (hereinafter referred to as CPU) 1 is provided with various circuits including a program counter 10, and further includes an instruction decoder that decodes instruction words and provides control signals to the various circuits for executing arithmetic processing corresponding to the instruction words. 11, a display control circuit 12 for displaying specific information on an external cathode ray tube display device 2, and a display signal for displaying the specific information using the cyclic redundancy method, and the results are preliminarily tested. If it does not match the specified content, the instruction decoder 11
A test circuit 13 with a built-in comparator is provided for giving an instruction to prohibit the decoding operation of the code.
一方、マイクロコンピュータ1のデータバスDBおよび
アドレスバス超には一連の命令語を記憶したプログラム
メモリ3と、表示装置2の表示動作を制御するディスプ
レイコントローラ4とが設けられている。On the other hand, a data bus DB and an address bus of the microcomputer 1 are provided with a program memory 3 that stores a series of command words, and a display controller 4 that controls the display operation of the display device 2.
このような構成において、電源が投入されると、表示制
御回路12は表示装置2に特定情報を表示させるための
制御命令情報を発生する。すると、命令デコーダ11は
この制御命令情報を解読し、特定情報を表示するための
制御信号を発生する。In such a configuration, when the power is turned on, the display control circuit 12 generates control command information for causing the display device 2 to display specific information. Then, the command decoder 11 decodes this control command information and generates a control signal for displaying specific information.
これによって、特定情報はデータバスDB を介してデ
ィスプレイコントローラ4に転送され、この、ディスプ
レイコントローラ4の制御動作によって表示装置2の表
示画面に表示される。この場合、特定情報を表示させる
ための制御命令情報は、第2図に示すように、CPU1
が実行可能な集合Aの命令語群の中の集合Bの命令語
群を除い友残りの命令語群に属する命令語の組合せによ
って構成されている。As a result, the specific information is transferred to the display controller 4 via the data bus DB, and displayed on the display screen of the display device 2 by the control operation of the display controller 4. In this case, the control command information for displaying the specific information is sent to the CPU 1 as shown in FIG.
is made up of a combination of commands belonging to the executable commands of set A, excluding the commands of set B.
一方、検査回路13は特定情報の表示が開始されると、
表示信号DSPを同期信号5YNCに同期して順次読込
む動作を開始する。そして、1画面分の表示信号DSP
の読込み動作が終了すると、この表示信号DSP t−
サイクリック・リダンダンシ法により検査し、その検査
結果が予め定められた値と一致している場合には集合A
の全部の命令語の解読動作を可能とするための指示を命
令デコーダ11に与える。これにより、プログラムメモ
リ3に記憶された一連の命令語線命令デコーダ11によ
り解読され、その命令語に対応した演算処理が順次実行
されるようになる。On the other hand, when the inspection circuit 13 starts displaying the specific information,
The operation of sequentially reading the display signal DSP in synchronization with the synchronization signal 5YNC is started. And display signal DSP for one screen
When the reading operation of the display signal DSP t-
Tested using the cyclic redundancy method, and if the test result matches a predetermined value, set A
An instruction is given to the instruction decoder 11 to enable decoding of all instruction words. As a result, a series of instruction words stored in the program memory 3 are decoded by the instruction decoder 11, and arithmetic processing corresponding to the instruction words is sequentially executed.
ところが、サイクリック・リダンダンシ法による検査結
果が予め定められた値と一致しない場合、検査回路13
拡集合Bの命令語群の解読動作を禁止する指示を命令デ
コーダ11に与える。このため、プログラムメモリ3に
記憶された一連の命令語のうち集合Bの命令語群に属す
る命令語は解読されなくなる。すなわち、プログラムメ
モリ3に記憶された一連の命令語に対応する演算処理は
実行不能となる。換言すれば、プログラムメモリ3に記
憶された一連の命令語に対応する演算処理は、表示制御
回路12による特定情報を表示させることによってはじ
めて実行に移される。従って、プログラムメモリ3の記
憶内容をコピーしたのみでは類似品または相当品全簡単
に製造できなくなり、CPU 1 の内部構成の分析
が必要となる。しかし、CPU 1 の内部構成を分
析するには高度の技術と測定器類が必要となp1開発費
用と同等の経費を負担しなければならない。この結果、
類似品または同等品の製造が困難となp1少くともその
製造意欲を減退させる効果が期待できる。However, if the test result by the cyclic redundancy method does not match the predetermined value, the test circuit 13
An instruction is given to the instruction decoder 11 to inhibit the decoding operation of the instruction word group of expanded set B. Therefore, among the series of instruction words stored in the program memory 3, instruction words belonging to the instruction word group of set B are no longer decoded. That is, the arithmetic processing corresponding to the series of instruction words stored in the program memory 3 becomes impossible to execute. In other words, the arithmetic processing corresponding to the series of command words stored in the program memory 3 is executed only after the display control circuit 12 displays specific information. Therefore, it is not possible to easily manufacture similar or equivalent products by simply copying the contents of the program memory 3, and analysis of the internal configuration of the CPU 1 is required. However, analyzing the internal configuration of CPU 1 requires advanced technology and measuring instruments, and costs equivalent to the cost of developing p1 must be borne. As a result,
It is expected that the production of similar or equivalent products will be difficult, and at least the motivation to produce them will be reduced.
この場合、表示装置2に表示させる特定情報を第3図の
表示画像図に示すように開発メーカの名称または商品名
などの固有名称とすれば、ソフトウェアおよびハードウ
ェアの完全な模倣であることが明らかとなり、この点で
も模倣を禁止できるという効果が期待できる。In this case, if the specific information to be displayed on the display device 2 is a unique name such as the development manufacturer's name or product name, as shown in the display image diagram of FIG. It is expected that this will have the effect of prohibiting imitation in this respect as well.
なお、集合Bの命令語群の解読動作を禁止するのに代え
て、例えば加算命令を論理和命令にという具合に解読態
様が異なるようにすればソフトウェアの解析が一段と困
難になり、さらに優れた効果が生じる。Note that instead of prohibiting the decoding operation of the instruction word group of set B, if the decoding mode is changed, for example, by changing the addition instruction to an OR instruction, software analysis will become even more difficult, and even better results will be obtained. effect occurs.
このように本発明においては特定情報が表示されない場
合は特定の命令語群の解読動作が禁止または別の態様に
変更されるため、先発メーカが開発した応用機器の同等
品または類似品を簡単に製造することができなくなる。In this way, in the present invention, when specific information is not displayed, the decoding operation of a specific command group is prohibited or changed to another mode, so it is possible to easily replace an equivalent or similar application device developed by an earlier manufacturer. cannot be manufactured.
従って、ゲーム装置などの応用機器に適用すれば極めて
有効な効果を発揮する。Therefore, if applied to applied equipment such as game devices, extremely effective effects will be exhibited.
第1図は本発明を適用した応用機器の一実施例金示すブ
ロック図、第2図は命令語群の集合を示す図、第3図は
表示画像の一例を示す図である。
1・・響・マイクロコンピュータ、2・・―・陰極線管
表示装置、3・・・・プログラムメモリ、11・・・・
命令デコーダ、12・・・・表示制御回路、13・−・
・・検査回路。
特許出願人 データイースト株式会社
代理人 山川政樹(l勃・1名)FIG. 1 is a block diagram showing an embodiment of an application device to which the present invention is applied, FIG. 2 is a diagram showing a set of instruction words, and FIG. 3 is a diagram showing an example of a display image. 1... Hibiki microcomputer, 2... Cathode ray tube display device, 3... Program memory, 11...
Instruction decoder, 12...display control circuit, 13...
...Inspection circuit. Patent Applicant Data East Co., Ltd. Agent Masaki Yamakawa (1 person)
Claims (3)
読し、該命令語に対応する演算処理を実行するための制
御信号を出力する命令デコーダを備えたストアードプロ
グ2ム方式演算鉄置において、所定の命令語群のうち特
定の命令語群を除く命令M群の各命令語の組合せにより
、外部の表示装置に対して特定情報を表示させる表示制
御回路と、上記表示装置の1画面内における上記特定情
報の表示信号を検査する検査回路と、この検査回路にお
ける検査結果が予め定められた内容と一致するか否かを
比較し、上記検査結果が予め定められた内容と不一致の
とき上記命令デコーダにおける解読動作のうち上記特定
の命令語群に対する解読動作を変更する比較回路とを備
えたストアードプログ2ム方式演算装置。(1) In a stored program system arithmetic equipment equipped with an instruction decoder that decodes instruction words sequentially read from a program memory and outputs control signals for executing arithmetic processing corresponding to the instruction words, a predetermined A display control circuit that displays specific information on an external display device by a combination of each instruction word of a group of instructions M excluding a specific group of instruction words among the group of instruction words; A test circuit that tests a display signal of specific information is compared with whether or not the test result in this test circuit matches a predetermined content, and when the test result does not match the predetermined content, the instruction decoder A comparison circuit for changing the decoding operation for the specific instruction word group among the decoding operations in the stored program system.
って特定の命令語群に対する解読動作が禁止されるよう
に構成したことを特徴とする特許請求の範囲第1項記載
のストアードプログラム方式演算装置。(2) The stored program arithmetic device according to claim 1, wherein the instruction decoder is configured such that decoding operation for a specific instruction word group is prohibited by a change instruction from a comparison circuit.
って特定の命令語群に対する解読結果が異なるように構
成したこと全特徴とする特許請求の範囲第1項記載のス
トアードプログラム方式演算装置。(3) The stored program arithmetic device according to claim 1, wherein the instruction decoder is configured so that the decoding results for a specific group of instruction words vary depending on a change instruction from a comparison circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57233973A JPS59121439A (en) | 1982-12-27 | 1982-12-27 | Arithmetic device of stored program system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57233973A JPS59121439A (en) | 1982-12-27 | 1982-12-27 | Arithmetic device of stored program system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59121439A true JPS59121439A (en) | 1984-07-13 |
JPH0225548B2 JPH0225548B2 (en) | 1990-06-04 |
Family
ID=16963535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57233973A Granted JPS59121439A (en) | 1982-12-27 | 1982-12-27 | Arithmetic device of stored program system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59121439A (en) |
-
1982
- 1982-12-27 JP JP57233973A patent/JPS59121439A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPH0225548B2 (en) | 1990-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61229134A (en) | Microcomputer | |
JPS59121439A (en) | Arithmetic device of stored program system | |
EP0782074B1 (en) | Game apparatus and method for debugging game program | |
JPS61846A (en) | Test method for normalness of memory contents | |
JP3087282B2 (en) | Software development support equipment | |
JPH0644095A (en) | System for diagnosing fixed time power source on/off function | |
JPH06301570A (en) | Emulator with normality checking function for test program | |
JPS6160146A (en) | Check system of microprogram | |
JPS59151250A (en) | Debugging device | |
JP2003005998A (en) | Instruction simulation device and its method | |
JP2000222243A (en) | Device and method for debugging | |
JPH0248740A (en) | Method for testing lsi | |
JPS59188702A (en) | Programmable controller | |
JPS58215799A (en) | System for verifying control storage | |
JPS59744A (en) | Data processor | |
JPS63300330A (en) | Debugging method for firmware | |
JPH05100898A (en) | Program debugging system | |
JPH01114957A (en) | Information processor | |
JPH0619752A (en) | Microcomputer | |
JPS6231444A (en) | Pseudo fault generating system | |
JPS6370179A (en) | Logic ic tester | |
JPH03218537A (en) | Electronic device simulation model | |
JPS6276756A (en) | Semiconductor device with self-inspecting circuit | |
JPH02183346A (en) | Pseudo fault generating system | |
JPS6265143A (en) | Fault signal generating system |