JPS59120967A - 試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）　発明の技術分野 本発明は半導体装置等の被試験体の試験装置に係り、特
に被試験体の試験開始動作を自動化させた試験装置に関
する。

（２）　技術の背景 半導体装置を集積化した集積回路やＬＳＩ等では基本回
路の種顛によって試験項目が規定され。

電気的試験方法としては直流特性試験５機能試験。

パルス特性試験、雑音余裕に関する試験等を行なってい
るが、これらはデジタル集積回路に関するものでアナロ
グ集積回路等では交流特性試験等も行なわれ一般にはＬ
ＳＩ等の試験では、その試験項目が膨大で測定に多くの
手間を必要とするので。

これら多項目の試験を簡単に行なうための集積回路試験
装置の必要性から試験項目、試験条件、試験結果の処理
方法等をコンピュータにプログラムして、測定及びその
結果を出力出来る自動試験装置の開発がなされている。

（３）　従来技術と問題点 半導体試験装置を自動化したものでも多くの種頬の試験
装置が提案されているが大型のものではプログラムを硼
気記憶手段に貯え、コンピュータで制御するため試験出
来る項目も多く試験速度も速い、すなわち最大テスト項
目は最大２０００程度、最大試験速度として２０試験／
　ｓ　ｅ　ｃ程度のものが知られている。

然し、これらの自動試験に於いても被試験体であるパッ
ケージされた集積回路をテスト部に装着した後に手によ
ってスタートを掛ける動作により１個の被試験体につい
て１．５　ｓ　ｅ　ｃ〜２５ｅＣのロスタイムを有し、
何方〜何千万個もの被試験体をテストする場合にはその
累積時間は大きな値となる欠点を有する。

（４）　発明の目的 本発明は上記欠点に鑑みなされたものであり。

その目的とするところはスタート時のマニアル動作を完
全に自動化して連続して被試験体をテストする場合のロ
スタイムを減少させ得る半導体等の試験装置を提供する
にある。

（５）　発明の構成 そして上記した本発明の目的は被試験体をテスト部へ装
着するためのハンドリング部と、該テスト部に被試験体
が装着されたか否かを検出するための検出手段と、該被
試験体が該テスト部に装着されたことを検出して該被試
験体の各種特性試験を自動的に開始する被試験体試験手
段とを具備し、該被試験体試験手段の各種特性試験終了
を検知して上記測定手段を自動的に動作状態とすること
で被試験体を自動的に試験することを特徴とする試験装
置によって達成される。

（６）本発明の実施例 以下２本発明の実施例を図面によって詳記する。

第１図は本発明の系統図を、第２図は本発明の動作を示
す流れ図を、第３図は測定部の回路図を示すものである
。

第１図に於いて１は試験装置のテスト部を示し被試験体
であ−るＩＣ，ＬＳＩ等が装着され、上記被試験体が装
着状態にあるか否かを検出するため測定回路２で装着の
有無が検出され１次段のデジタル・アナログ／アナログ
・デジタルコンバータ３を通して被試験体の特性試験が
試験装置部４で行なわれる。該試験装置部は従来例で説
明したように自動的に高速で各種ＩＣやＬＳＩの特性試
験や評価が行なわれるものでコンピュータ（ＣＰＵ）を
含み５該試験装置部の各種特性試験の良否結果は表示装
置５で表示される。試験装置部４で試験が終了した時点
でテスト部１に終了信号が与えられ１次の被試験体測定
が自動的に行なわれる。

すなわち、上記系統図に示す動作を第２図の流れ図にし
たがって説明すると６はイニシャルスタートを示し、テ
スト部１に装着した被試験体が装着されたか否かのプロ
グラムへの実行７がなされて装着されたか否かの判定８
がなされ２判定がＮｏであればプログラムへの実行が再
び繰り返される。判定がＹＥＳであれば被試験体の特性
試験または評価プログラムＢの実行９がなされ、プログ
ラムＢの実行ですべての試験、評価が終了１０ずれば被
試験体がテスト部１から除去されたか否かの判断１１を
してＮＯであれば再び除去されたか否かの判断を再び繰
り返し、ＹＥＳであれは自動的にプログラムＡの実行を
行う操作が繰り返される。

上述の流れ図に於ける被試験体がテスト部１に装着され
たか否かを判定するブログラノ・Ａ並に被試験体がテス
ト部１より除去されたかの判断を行うためには例えばテ
スト部１に被試験体１２を挿入したときに被試験体の入
力抵抗を計測するとか、或いは電源に最大電圧でない極
めて低い１〜２■程度の電圧を加えて、その電圧値を測
定することで計測が可能となる。

この場合被試験体にストレスが掛からないものである必
要がある。ストレスを掛けずに入力抵抗を測るためには
第３図に示すように電流源１４を被試験体１２の入力に
接続し、ストレスが被試験体１２に加わらない程度の数
μへの電流を流し込み３Ｖ程度のクランプをかけて置く
と被試験体１２内の保護用ダイオード１３の抵抗により
ダイオード両端電圧が降下するのでこの電圧を計測して
挿入の有無を検出するようにすればよい。

（７）　発明の効果 本発明は叙上の如く構成し、且つ動作させたのでマニア
ル操作によって被試験体を１つ毎にスタートを掛け（開
始操作）でいたものを完全に自動化させることが可能と
なり１作業負担を減少し得ると共に大量の被試験体のテ
ストに於いては作業時間を大巾に短縮することが可能と
なった。

【図面の簡単な説明】

第１図は本発明の試験装置の系統図５第２図は本発明の
試験装置の動作を説明するための流れ図第３図は第１図
の測定回路とテスト部の一実施例を示す具体的回路図で
ある。 図中　　　１・・・テスト部 ２・・・測定回路　　　３・・・ＤＡ／ＡＤコンバータ
　　　４・・・試験装置部　　　５・・・表示装置　　
　１２・・・被試験体 １３・・・保護用ダイオード　　　１４・・・電流源 特許出願人　　富士通株式会社 代理人弁理士　検閲　宏四部 第　１　図

Claims (1)

【特許請求の範囲】
1. 被試験体をテスト部へ装着するためのハンドリング部と
   、該テスト部に被試験体が装着されたか否かを検出する
   ための検出手段と、該被試験体が該テスト部に装着され
   たことを検出して該被試験体の各種特性試験を自動的に
   開始する被試験体試験手段とを具備し、該被試験体試験
   手段の各種特性試験終了を検知して上記測定手段を自動
   的に動作状態とすることで被試験体を自動的に試験する
   ことを特徴とする試験装置。