JPS59117815A - 電気抵抗制御回路 - Google Patents
電気抵抗制御回路Info
- Publication number
- JPS59117815A JPS59117815A JP57228909A JP22890982A JPS59117815A JP S59117815 A JPS59117815 A JP S59117815A JP 57228909 A JP57228909 A JP 57228909A JP 22890982 A JP22890982 A JP 22890982A JP S59117815 A JPS59117815 A JP S59117815A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- current
- constant current
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 102100032826 Homeodomain-interacting protein kinase 3 Human genes 0.000 description 1
- 101710110791 Homeodomain-interacting protein kinase 3 Proteins 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000010291 electrical method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、純電気的に抵抗値を変化させることができ
る電気抵抗制御回路に関する。
る電気抵抗制御回路に関する。
2端子間の電気抵抗値を変化させる手段としては、一般
に、機械式の可変抵抗器が用いられている。しかしなが
ら、この種の可変抵抗器は摺動片の摩耗あるいは汚れ等
によって経年変化を起こし易く、抵抗値を変化させる手
段としての安定性あるいは信頼性に乏しい。また、この
種の可変抵抗器は、電気的に抵抗値を変化させることが
厄介であり、また信号経路に挿入すると8/Nを劣化さ
せ易いという問題もある。一方、純電気的暑こ抵抗値を
変化させる手段としては、所謂VCA、あるいは電界効
果トランジスタ(以下、FISTという)等の半導体の
導通特性変化を利用した可変抵抗回路(所蛸電子ボリュ
ーム)などが知られている。
に、機械式の可変抵抗器が用いられている。しかしなが
ら、この種の可変抵抗器は摺動片の摩耗あるいは汚れ等
によって経年変化を起こし易く、抵抗値を変化させる手
段としての安定性あるいは信頼性に乏しい。また、この
種の可変抵抗器は、電気的に抵抗値を変化させることが
厄介であり、また信号経路に挿入すると8/Nを劣化さ
せ易いという問題もある。一方、純電気的暑こ抵抗値を
変化させる手段としては、所謂VCA、あるいは電界効
果トランジスタ(以下、FISTという)等の半導体の
導通特性変化を利用した可変抵抗回路(所蛸電子ボリュ
ーム)などが知られている。
しかしながら、vCAには、フローティング状態の可変
抵抗素子として使用することができないという使用上の
制約があり、またFETを用いた可変抵抗素子瘉こは、
素子自体の特性により耐入力電圧が低く、かつFE’l
’が非線形素子であるため歪を発生させ易いという問題
があり、さら(こF’ETを用いた可変抵抗回路には、
接地点との間の抵抗値を制御する方式のものが多いため
、前記70人と同様に使用上の制約がある。
抵抗素子として使用することができないという使用上の
制約があり、またFETを用いた可変抵抗素子瘉こは、
素子自体の特性により耐入力電圧が低く、かつFE’l
’が非線形素子であるため歪を発生させ易いという問題
があり、さら(こF’ETを用いた可変抵抗回路には、
接地点との間の抵抗値を制御する方式のものが多いため
、前記70人と同様に使用上の制約がある。
この発明は、以上の事情に鑑みてなさね、たもので、そ
の目的とするところは、純電気的に抵抗値を変化させる
ことができ、かつ低歪率であって、しかもフローティン
グ状態の可変抵抗素子として使用することができる電気
抵抗制御回路を提供することにある。そして、この発明
の特徴は、ベースとコレクタとが第1の端子なこ接続さ
れた第1のトランジスタとベースが第2の端子に接続さ
れた第2のトランジスタとをエミッタ共通接続したトラ
ンジスタペアと、前記第1.第2のトランジスタの各コ
レクタに等しい電流を供給する負荷回路と、前記第1.
第2のトランジスタの共通エミッタ(こ一定′亀流を流
す定電流(ロ)路とからなる回路を2回路対称に接続し
、これら回路における各定′岨流回路の電流値を制御す
ることによって前記第1゜第2の端子間の抵抗値を変化
させるようにしたことをこある。
の目的とするところは、純電気的に抵抗値を変化させる
ことができ、かつ低歪率であって、しかもフローティン
グ状態の可変抵抗素子として使用することができる電気
抵抗制御回路を提供することにある。そして、この発明
の特徴は、ベースとコレクタとが第1の端子なこ接続さ
れた第1のトランジスタとベースが第2の端子に接続さ
れた第2のトランジスタとをエミッタ共通接続したトラ
ンジスタペアと、前記第1.第2のトランジスタの各コ
レクタに等しい電流を供給する負荷回路と、前記第1.
第2のトランジスタの共通エミッタ(こ一定′亀流を流
す定電流(ロ)路とからなる回路を2回路対称に接続し
、これら回路における各定′岨流回路の電流値を制御す
ることによって前記第1゜第2の端子間の抵抗値を変化
させるようにしたことをこある。
以下、この発明の実施例を、図面を参照しながら詳細に
説明する。
説明する。
まず、この発明の原理を第1図番こ示す基本回路(こ基
づいて説明する。この図fこ示す基本回路1は、第1の
端子2にベースおよびコレクタが接続されたNPN )
ランジスタ3(@1のトランジスタ)と第2の端子4に
ベースが接続さ石、たNPN トランジスタ5(第2の
トランジスタ)とをエミッタ共通接続して構成したトラ
ンジスタペア6と、前記トランジスタ3,5の各コレク
タに等しい電流を供給するためのカレントミラー回路7
(負荷回路)と、前記トランジスタ3,5の共通エミッ
タに一定電流を流すための定電流回路8とから構成さ右
ている。この場合、前記カレントミラー回路7は、コレ
クタが前記トランジスタ3のコレクタに接続され、かつ
エミッタが正電源端子9(電圧+Voo)に接続さ雇た
PNP トランジスタ10と、ベースおよびコレクタが
前記トランジスタ5のコレクタに接続されるお共に前記
トランジスタ10のベースに接続され、かつエミッタが
前記正電源端子9に接続されたPNP トランジスタ1
1とから構成され、ている。また前記定′覗流回路8の
電流出力端は、負電源端子12(電圧−VEg)に接続
され、ている。
づいて説明する。この図fこ示す基本回路1は、第1の
端子2にベースおよびコレクタが接続されたNPN )
ランジスタ3(@1のトランジスタ)と第2の端子4に
ベースが接続さ石、たNPN トランジスタ5(第2の
トランジスタ)とをエミッタ共通接続して構成したトラ
ンジスタペア6と、前記トランジスタ3,5の各コレク
タに等しい電流を供給するためのカレントミラー回路7
(負荷回路)と、前記トランジスタ3,5の共通エミッ
タに一定電流を流すための定電流回路8とから構成さ右
ている。この場合、前記カレントミラー回路7は、コレ
クタが前記トランジスタ3のコレクタに接続され、かつ
エミッタが正電源端子9(電圧+Voo)に接続さ雇た
PNP トランジスタ10と、ベースおよびコレクタが
前記トランジスタ5のコレクタに接続されるお共に前記
トランジスタ10のベースに接続され、かつエミッタが
前記正電源端子9に接続されたPNP トランジスタ1
1とから構成され、ている。また前記定′覗流回路8の
電流出力端は、負電源端子12(電圧−VEg)に接続
され、ている。
次に、以上の構成におけるこの基本回路1の動作につい
て考察する。まず、端子2,4間に印加さζ1.る鎮圧
をvllこの電圧v1 により端子2からトランジス
タ3のベース側へ供給される電流をiいl・ランジスタ
3,5の各コレクタ電流を’!+”R1定電流回路8の
電流値を1とする。この場合、トランジスタ3,5のベ
ース電流を無視して考えると、電流”Ieitr”Sの
間には、カレントミラー回路7の性質から、 1−i=i ・・・川・mm・・ (1)+1
1 3 ”なる関係が成り立
ち、才た電流’!+i3は、12−4−i3=■ ・
川・川・・・・・・・ (21なる関係にある。一方、
電流”2 + 18と電圧V。
て考察する。まず、端子2,4間に印加さζ1.る鎮圧
をvllこの電圧v1 により端子2からトランジス
タ3のベース側へ供給される電流をiいl・ランジスタ
3,5の各コレクタ電流を’!+”R1定電流回路8の
電流値を1とする。この場合、トランジスタ3,5のベ
ース電流を無視して考えると、電流”Ieitr”Sの
間には、カレントミラー回路7の性質から、 1−i=i ・・・川・mm・・ (1)+1
1 3 ”なる関係が成り立
ち、才た電流’!+i3は、12−4−i3=■ ・
川・川・・・・・・・ (21なる関係にある。一方、
電流”2 + 18と電圧V。
七の間には、トランジスタ3,5のPN接合の性質から
、 i、=i、°exp (Kv、 ) ・−川、 (
3)(ただし、K = −;ここでqは電子の1荷、k
T はボルツマン定数、Tは接合温度である。)なる関係が
成立する。したがって、この(3)式に、前記(2)式
を代入すイ9ば、 it =(l−1t) ’ exp(Kv、 )なる(
4)式が得られる。他方、電流11は、(1)式および
(2)式から、 i、=2i、−I ・・山1川川・・・・・ (6)
と表わすことができるから、この(5)式に前記(4)
式を代入すね、ば、 が得られる。
、 i、=i、°exp (Kv、 ) ・−川、 (
3)(ただし、K = −;ここでqは電子の1荷、k
T はボルツマン定数、Tは接合温度である。)なる関係が
成立する。したがって、この(3)式に、前記(2)式
を代入すイ9ば、 it =(l−1t) ’ exp(Kv、 )なる(
4)式が得られる。他方、電流11は、(1)式および
(2)式から、 i、=2i、−I ・・山1川川・・・・・ (6)
と表わすことができるから、この(5)式に前記(4)
式を代入すね、ば、 が得られる。
ところで、ティラーの定理によれば、1x1がOlこ近
けむ、ば eX中1+Xと近似することができるから、
前記(6)式は、lKv、lがOに近い値であるとすれ
ば、 さ表わすことができる。したがって、この(7)式から
、電圧v1が小さい領域においては、電圧v1と電流i
1が比例する、言い換えれば、端子2゜4間は抵抗値I
R6(、−の抵抗であると見做し得ることが解る。
けむ、ば eX中1+Xと近似することができるから、
前記(6)式は、lKv、lがOに近い値であるとすれ
ば、 さ表わすことができる。したがって、この(7)式から
、電圧v1が小さい領域においては、電圧v1と電流i
1が比例する、言い換えれば、端子2゜4間は抵抗値I
R6(、−の抵抗であると見做し得ることが解る。
ところで、2端子間(こ接続された回路を、完全にフロ
ーティング状態の抵抗であると見做し得るには、キルヒ
ホッフの法則から、一方の端子から流入された電流に等
しい電流が、他方の端子から流出しなけわばならない。
ーティング状態の抵抗であると見做し得るには、キルヒ
ホッフの法則から、一方の端子から流入された電流に等
しい電流が、他方の端子から流出しなけわばならない。
そこで、上記条件を考慮して構成したこの発明の一実施
例を第2図に示す。
例を第2図に示す。
この@2図に示す電気抵抗制御回路人(こおいて、符号
1aで示す回路は、第1図(こ示した基本回路1と同様
に構成さ1.たもので、対応する各構成要素にはサフィ
ックスaが付さねている。また、符号1bで示す回路は
、この回路1aと同様に構成されているが、端子2,4
に対して回路1aとは逆関係(対称))こ接続されたも
ので、対応する各構成要素警こはサフィックスbが付さ
れている。
1aで示す回路は、第1図(こ示した基本回路1と同様
に構成さ1.たもので、対応する各構成要素にはサフィ
ックスaが付さねている。また、符号1bで示す回路は
、この回路1aと同様に構成されているが、端子2,4
に対して回路1aとは逆関係(対称))こ接続されたも
ので、対応する各構成要素警こはサフィックスbが付さ
れている。
この構成(こおいて、端子2,4間に印加さnる′ぼ圧
をvl、端子2から流入する電流を11、端子4から流
出する電流をitとし、また定電流回路8a(第1の定
電流回路))こ流れる電流を工、定・直流回路3b(第
2の定電流回路)に流れる電流をI′とすれば、電流’
I、”Iは、 となる。したがって、■−■′ と設定すればi。
をvl、端子2から流入する電流を11、端子4から流
出する電流をitとし、また定電流回路8a(第1の定
電流回路))こ流れる電流を工、定・直流回路3b(第
2の定電流回路)に流れる電流をI′とすれば、電流’
I、”Iは、 となる。したがって、■−■′ と設定すればi。
−i; となり、端子2,4間の回路は、完全にフ0
−ティング状態の抵抗(値匹=訂)であると見做すこと
ができる。かくして、この第2図における定電流回路8
a、8bを互い(こ連動する可変定′道流回路とすれば
、この第2図に示す電気抵抗制御回路Aの等価回路は、
第3図に示すものおなる。次に、第2図に示した電気抵
抗制御回路Aのダイナミックレンジを考察すると、各ト
ランジスタ3a、5a、3b、5bは、それら(7)、
1ミツタ側が定電流回路8a、8bによって高インピー
ダンスとなっており、またコレクタ側もカレントミラー
回路7a(第1の負荷回路)、カレントミラー回路7b
(第2の負荷回路)によって高インピーダンスとなって
いるから、前記各トランジスタ3a、5a、3b、5b
の動作点変化可能範囲は電源電圧+Vooと電源電圧−
VEEとの間の範囲となる。したがって、電圧v1の変
化可能範囲も電圧+Voa〜−VEPIの間であって、
ダイナミックレンジは極めて大きな値となる。
−ティング状態の抵抗(値匹=訂)であると見做すこと
ができる。かくして、この第2図における定電流回路8
a、8bを互い(こ連動する可変定′道流回路とすれば
、この第2図に示す電気抵抗制御回路Aの等価回路は、
第3図に示すものおなる。次に、第2図に示した電気抵
抗制御回路Aのダイナミックレンジを考察すると、各ト
ランジスタ3a、5a、3b、5bは、それら(7)、
1ミツタ側が定電流回路8a、8bによって高インピー
ダンスとなっており、またコレクタ側もカレントミラー
回路7a(第1の負荷回路)、カレントミラー回路7b
(第2の負荷回路)によって高インピーダンスとなって
いるから、前記各トランジスタ3a、5a、3b、5b
の動作点変化可能範囲は電源電圧+Vooと電源電圧−
VEEとの間の範囲となる。したがって、電圧v1の変
化可能範囲も電圧+Voa〜−VEPIの間であって、
ダイナミックレンジは極めて大きな値となる。
りで構成することによって低歪化を計ったこの発明の他
の実施例を第4図に示す。この図(こおいて、第1のト
ランジスタペア6aはNPN )ランジスタ3a、5a
から構成され、一方第2のトランジスタペア6bはPN
P )ランジスタ3b、5bから構成されている。そし
て、こ口らトランジスタ3a、5a、3b、5biこは
、こわら各トランジスタのVBE−Io特性を揃えるた
めに、NPNトランジスタ3a、5aの各エミッタには
ダイオード接続さ石たPNP l−ランジスタ13a、
L5aが、またPNP hランジメタ3b、5bの各エ
ミッタにはダイオード接続されたNPN トランジスタ
1313,15bが、各々直列に接続されている◇また
、トランジスタ3a、5aの負荷回路となるカレントミ
ラー回路7aにおいて、PNPトランジスタ10a、l
laの各エミッタには抵抗16a。
の実施例を第4図に示す。この図(こおいて、第1のト
ランジスタペア6aはNPN )ランジスタ3a、5a
から構成され、一方第2のトランジスタペア6bはPN
P )ランジスタ3b、5bから構成されている。そし
て、こ口らトランジスタ3a、5a、3b、5biこは
、こわら各トランジスタのVBE−Io特性を揃えるた
めに、NPNトランジスタ3a、5aの各エミッタには
ダイオード接続さ石たPNP l−ランジスタ13a、
L5aが、またPNP hランジメタ3b、5bの各エ
ミッタにはダイオード接続されたNPN トランジスタ
1313,15bが、各々直列に接続されている◇また
、トランジスタ3a、5aの負荷回路となるカレントミ
ラー回路7aにおいて、PNPトランジスタ10a、l
laの各エミッタには抵抗16a。
17a(値は共(こr)が各々直列に接続さ右、ている
。また、トランジスタ3b、5bの負荷回路となるカレ
ントミラー回路7bは、これらトランジスタ3b、5b
のコレクタと負電源端子12との間に介挿され、このカ
レントミラー回路7bにおいて、NPNトランジスタ1
0b、llbの各エミッタには抵抗16b、17b(値
は共にr)が各々直列に接続されている。また、定電流
回路8aは、端子18にベースが接続されたNPN ト
ランジスタ19と、同トランジスタ19のエミッタと負
電源端子12との間に介挿された抵抗20(値R)とか
ら構成されており、前記端子18Gこ印加される制御電
圧VCに応じた一定゛畦流を前記トランジスタ13a、
15aの共通コレクタ(こ流すようをこなっている。ま
た、定電流回路8bは、端子18にベースが接続された
NPNトランジスタ21とこのトランジスタ21のエミ
ッタと負電源端子12との間に介挿された抵抗22(値
R)とからなす前記トランジスタ21のコレクタに前記
制御電圧Voに応じた一定電流を得るようにした回路と
、PNP )ランジスタ23,24とこれらトランジス
タ23.24の各エミッタと正′区源端子9との間に各
々介挿され、た抵抗25,26(値は共(こR)とから
なり前記トランジスタ13b、15bの共通コレクタに
前記トランジスタ21のコレクタ電流に等しい電流を流
すカレントミラー回路27とから構成されている。
。また、トランジスタ3b、5bの負荷回路となるカレ
ントミラー回路7bは、これらトランジスタ3b、5b
のコレクタと負電源端子12との間に介挿され、このカ
レントミラー回路7bにおいて、NPNトランジスタ1
0b、llbの各エミッタには抵抗16b、17b(値
は共にr)が各々直列に接続されている。また、定電流
回路8aは、端子18にベースが接続されたNPN ト
ランジスタ19と、同トランジスタ19のエミッタと負
電源端子12との間に介挿された抵抗20(値R)とか
ら構成されており、前記端子18Gこ印加される制御電
圧VCに応じた一定゛畦流を前記トランジスタ13a、
15aの共通コレクタ(こ流すようをこなっている。ま
た、定電流回路8bは、端子18にベースが接続された
NPNトランジスタ21とこのトランジスタ21のエミ
ッタと負電源端子12との間に介挿された抵抗22(値
R)とからなす前記トランジスタ21のコレクタに前記
制御電圧Voに応じた一定電流を得るようにした回路と
、PNP )ランジスタ23,24とこれらトランジス
タ23.24の各エミッタと正′区源端子9との間に各
々介挿され、た抵抗25,26(値は共(こR)とから
なり前記トランジスタ13b、15bの共通コレクタに
前記トランジスタ21のコレクタ電流に等しい電流を流
すカレントミラー回路27とから構成されている。
この第4図(こ示す電気抵抗制御回路人によれば、トラ
ンジスタペア6aとトランジスタペア6bが互い(こ逆
導電性のトランジスタで構成さね、ているので、トラン
ジスタ3a、5aのベースに流入する電流と、トランジ
スタ3b、5bのベースから流出する電流とが略等しく
なり、これによってベース電流の流入/流出゛樅の差に
よって生ずる誤差を略完全に除去することができる。ま
たこの場合、トランジスタ3a、5a、3b、5bの各
VB−Ic 特性は、これらトランジスタに互いに逆導
電性のトランジスタ13a、15a、13b、15bが
各々付加されているため略等しくなるから、これらトラ
ンジスタの特性のバラツキをこよる歪も極小比さぜるこ
とができる。さら(こ、この実施例によれば、トランジ
スタペア6a、カレントミラー回路7a、定′シ流回路
8aからなる回路と、トランジスタペア6b、カレント
ミラー回路7b、定電流回路8bからなる回路とは、端
子2,4間に印加さ石、る相反する極性の信号(こ対し
て全く対称(こ動作するから、偶数次歪も略完全に除去
することができる。なお、前記各トランジスタペア5a
。
ンジスタペア6aとトランジスタペア6bが互い(こ逆
導電性のトランジスタで構成さね、ているので、トラン
ジスタ3a、5aのベースに流入する電流と、トランジ
スタ3b、5bのベースから流出する電流とが略等しく
なり、これによってベース電流の流入/流出゛樅の差に
よって生ずる誤差を略完全に除去することができる。ま
たこの場合、トランジスタ3a、5a、3b、5bの各
VB−Ic 特性は、これらトランジスタに互いに逆導
電性のトランジスタ13a、15a、13b、15bが
各々付加されているため略等しくなるから、これらトラ
ンジスタの特性のバラツキをこよる歪も極小比さぜるこ
とができる。さら(こ、この実施例によれば、トランジ
スタペア6a、カレントミラー回路7a、定′シ流回路
8aからなる回路と、トランジスタペア6b、カレント
ミラー回路7b、定電流回路8bからなる回路とは、端
子2,4間に印加さ石、る相反する極性の信号(こ対し
て全く対称(こ動作するから、偶数次歪も略完全に除去
することができる。なお、前記各トランジスタペア5a
。
6bの共通エミッタ電流は端子18に印加され、る電圧
Vcと、トランジスター9,21.23.24の各エミ
ッタに介挿されている抵抗の値Rによって決まり、その
値工は各トランジスタのVBEを無視すれば工=:V7
a となる(ここで、上記トランジスタ19 、21
、23 、24+1DVnJ(全テ同シであればこ口、
らトランジスタのコレクタ’tiは完全(こ一致する)
。従って端子2,4間の等価抵抗mは、第2,3図のも
のと同様にB−灯であるのでこの第4,5図の実施例で
は、 R IR−=KViE−となり、VCに反比例してBをコン
トロールし得る。したがって、この第4図(こ示した電
気抵抗制御回路Aの等価回路は、第5図のようになる。
Vcと、トランジスター9,21.23.24の各エミ
ッタに介挿されている抵抗の値Rによって決まり、その
値工は各トランジスタのVBEを無視すれば工=:V7
a となる(ここで、上記トランジスタ19 、21
、23 、24+1DVnJ(全テ同シであればこ口、
らトランジスタのコレクタ’tiは完全(こ一致する)
。従って端子2,4間の等価抵抗mは、第2,3図のも
のと同様にB−灯であるのでこの第4,5図の実施例で
は、 R IR−=KViE−となり、VCに反比例してBをコン
トロールし得る。したがって、この第4図(こ示した電
気抵抗制御回路Aの等価回路は、第5図のようになる。
次に、この発明による電気抵抗制御回路の応用例を、第
6図ないし第9図に示す。第6図は、この電気抵抗制御
回路Aを電子ボリュームとして応用した場合を示すもの
で、端子4と接地点との間に介挿された抵抗28の抵抗
値を小さく設定しておけば、端子2,4間の抵抗値を無
限大(こして音量を絞った場合争こも残留ノイズを少な
くでき、良好な8/N を得ることができる。
6図ないし第9図に示す。第6図は、この電気抵抗制御
回路Aを電子ボリュームとして応用した場合を示すもの
で、端子4と接地点との間に介挿された抵抗28の抵抗
値を小さく設定しておけば、端子2,4間の抵抗値を無
限大(こして音量を絞った場合争こも残留ノイズを少な
くでき、良好な8/N を得ることができる。
また、笛7図は、この発明による電気抵抗制御回路A%
可変形のローパスフィルタに応用した場合を示すもので
ある。
可変形のローパスフィルタに応用した場合を示すもので
ある。
さらに、第8図は、この発明による電気抵抗制御回路を
アナログスイッチ回路(こ応用したイ1jを示すもので
ある。このアナログスイッチ回路は、入力端子29−1
,29−2.29−3に入力される信号vI、■6.v
、を、制御端子18−1.18−2.18−3の各制御
信号によって選択し、出力端子3゜から出力するもので
ある。このアナログスイッチ回路においては、電気抵抗
制御回路A−1〜A−3の回路開閉比が極めて大きい(
なぜなら、これら′電気抵抗制御回路の抵抗値は、対応
する定電流回路のTll流を零にすると、PN接合の逆
バイアス時のインピーダンスに略等しい値になるから)
という利点が得られると同時をこ、使用する電源電圧を
適宜選定することによって、C−MOS ゲート等を用
いた従来のアナログスイッチ回路(この種のアナログス
イッチ回路の許容入力電圧は12V前後に過ぎない)f
こ比べて、充分に高い許容人力′電圧を容易に得ること
ができる。
アナログスイッチ回路(こ応用したイ1jを示すもので
ある。このアナログスイッチ回路は、入力端子29−1
,29−2.29−3に入力される信号vI、■6.v
、を、制御端子18−1.18−2.18−3の各制御
信号によって選択し、出力端子3゜から出力するもので
ある。このアナログスイッチ回路においては、電気抵抗
制御回路A−1〜A−3の回路開閉比が極めて大きい(
なぜなら、これら′電気抵抗制御回路の抵抗値は、対応
する定電流回路のTll流を零にすると、PN接合の逆
バイアス時のインピーダンスに略等しい値になるから)
という利点が得られると同時をこ、使用する電源電圧を
適宜選定することによって、C−MOS ゲート等を用
いた従来のアナログスイッチ回路(この種のアナログス
イッチ回路の許容入力電圧は12V前後に過ぎない)f
こ比べて、充分に高い許容人力′電圧を容易に得ること
ができる。
以上の説明から明らかなよう(こ、この発明(こよる電
気抵抗制御回路は、ベースとコレクタとが第1の端子に
接続された第1のトランジスタとベースが第2の端子警
こ接続された第2のトランジスタとをエミッタ共通接続
して構成したトランジスタペアと、前記第1.第2のト
ランジスタの各コレクタ(こ等しい電流を供給する負荷
回路と、前記第1、第2のトランジスタの共通エミッタ
に一定電流を流す定電流回路とを有してなる回路を2回
路対称に接続し、これら回路(こおける各定電流回路の
電流値を制御することによって、前記第1.第2の端子
間の抵抗値を変化させるよう(こしたものであるから、 ■ 定電流回路の電流値を変化させるという純電気的手
法蚤こよって抵抗値を変化させることができ、しかも半
導体素子を用いて構成されているから、特性の劣化がな
く、高い信頼度が得られると同時に良好な8/Nを得る
ことができ、しかも遠隔操作が容易である。
気抵抗制御回路は、ベースとコレクタとが第1の端子に
接続された第1のトランジスタとベースが第2の端子警
こ接続された第2のトランジスタとをエミッタ共通接続
して構成したトランジスタペアと、前記第1.第2のト
ランジスタの各コレクタ(こ等しい電流を供給する負荷
回路と、前記第1、第2のトランジスタの共通エミッタ
に一定電流を流す定電流回路とを有してなる回路を2回
路対称に接続し、これら回路(こおける各定電流回路の
電流値を制御することによって、前記第1.第2の端子
間の抵抗値を変化させるよう(こしたものであるから、 ■ 定電流回路の電流値を変化させるという純電気的手
法蚤こよって抵抗値を変化させることができ、しかも半
導体素子を用いて構成されているから、特性の劣化がな
く、高い信頼度が得られると同時に良好な8/Nを得る
ことができ、しかも遠隔操作が容易である。
■ 完全蚤こフローティング状態の可変抵抗器として扱
うことができるから、電子ボリューム、フィルタ、アナ
ログスイッチ等の広い分野に、高い設計自由度で応用す
ることができる。
うことができるから、電子ボリューム、フィルタ、アナ
ログスイッチ等の広い分野に、高い設計自由度で応用す
ることができる。
■ ダイナミックレンジは回路の電源゛電圧で決まるの
で、許容入力電圧を充分(こ高い値まで自由に選定する
ことができる。
で、許容入力電圧を充分(こ高い値まで自由に選定する
ことができる。
■ 回路構成が対称となっているので歪率が小さく、オ
ーディオ用の回路(こ用いて好適である。
ーディオ用の回路(こ用いて好適である。
■ 集積回路化が容易である。
等の利点が得られる。
第1図はこの発明の基本回路の構成を示す回路図、第2
図はこの発明の一実施例の構成を示す回路図、第3図は
同実施例の等価回路図、第4図はこの発明の他の実施例
の構成を示す回路図、第5図は同実施例の等価回路図、
第6図はこの発明を応用した電子ボリュームの一例を示
す回路図、第7図はこの発明を応用した可変形のローパ
スフィルタの一例を示す回路図、第8図はこの発明を応
用したアナログスイッチ回路の一例を示す回路図である
。 2・・・・・第1の端子、3a・・・・・・第1のトラ
ンジスタ、3b・・・・・第3のトランジスタ、4・・
・・・・第2の端子、5a・・・・・第2のトランジス
タ、5 b、、、、、、第、4のトランジスタ、6a・
・・・・・第1のトランジスタペア、6b・・・・・・
第2のトランジスタペア、7a・・・・・・第1の負荷
回路(カレントミラー回路)、7b38100.第2の
負荷回路(カレントミラー回路)、8a・・・・・第1
の定゛銃流回路、8b・・・・・第2の定電流回路、入
・・・電気抵抗制御回路。 第4図 q 第5図
図はこの発明の一実施例の構成を示す回路図、第3図は
同実施例の等価回路図、第4図はこの発明の他の実施例
の構成を示す回路図、第5図は同実施例の等価回路図、
第6図はこの発明を応用した電子ボリュームの一例を示
す回路図、第7図はこの発明を応用した可変形のローパ
スフィルタの一例を示す回路図、第8図はこの発明を応
用したアナログスイッチ回路の一例を示す回路図である
。 2・・・・・第1の端子、3a・・・・・・第1のトラ
ンジスタ、3b・・・・・第3のトランジスタ、4・・
・・・・第2の端子、5a・・・・・第2のトランジス
タ、5 b、、、、、、第、4のトランジスタ、6a・
・・・・・第1のトランジスタペア、6b・・・・・・
第2のトランジスタペア、7a・・・・・・第1の負荷
回路(カレントミラー回路)、7b38100.第2の
負荷回路(カレントミラー回路)、8a・・・・・第1
の定゛銃流回路、8b・・・・・第2の定電流回路、入
・・・電気抵抗制御回路。 第4図 q 第5図
Claims (1)
- 【特許請求の範囲】 ■ ベースとコレクタとが第1の端子番こ接続された第
1のトランジスタと、ベースが第2の端子に接続された
第2のトランジスタとからなり、かつ互いのエミッタが
共通接続された第1のトランジスタペアと、 @ ベースとコレクタとが前記第2の端子に接続された
第3のトランジスタと、ベースが前記第1の端子に接続
された第4のトランジスタとからなり、かつ互いのエミ
ッタが共通接続された第2のトランジスタペアと、 θ 前記第1.第2のトランジスタの各コレクタに等し
い電流を供給する第1の負荷回路と、O前記第3.第4
のトランジスタの各コレクタ(こ等しい電流を供給する
第2の負荷回路と、■ 前記第1.第2のトランジスタ
の共通エミッタ(こ一定電流を流す@1の定電流回路と
、θ 前記第3.第4のトランジスタの共通エミッタに
一定電流を流す第2の定電流回路と、からなり、前記第
1.第2の定電流回路の電流値によって前記第1.第2
の端子間の抵抗値を変化させることを特徴とする電気抵
抗制御回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57228909A JPS59117815A (ja) | 1982-12-25 | 1982-12-25 | 電気抵抗制御回路 |
US06/549,976 US4568840A (en) | 1982-12-25 | 1983-11-08 | Variable resistance circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57228909A JPS59117815A (ja) | 1982-12-25 | 1982-12-25 | 電気抵抗制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59117815A true JPS59117815A (ja) | 1984-07-07 |
JPH0344455B2 JPH0344455B2 (ja) | 1991-07-08 |
Family
ID=16883748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57228909A Granted JPS59117815A (ja) | 1982-12-25 | 1982-12-25 | 電気抵抗制御回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4568840A (ja) |
JP (1) | JPS59117815A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001308663A (ja) * | 2000-04-27 | 2001-11-02 | New Japan Radio Co Ltd | 可変利得増幅回路 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2195505B (en) * | 1986-09-17 | 1990-08-15 | Motorola Inc | Gain control cell |
US4994774A (en) * | 1988-02-19 | 1991-02-19 | U.S. Philips Corporation | Integrated low-pass filter arrangement |
US5065112A (en) * | 1989-10-31 | 1991-11-12 | Sanyo Electric Co., Ltd. | Amplification circuit with improved linearity |
DE69110065T2 (de) * | 1990-02-14 | 1996-01-18 | Philips Electronics Nv | Stromausgleichschaltung. |
US5132559A (en) * | 1991-05-03 | 1992-07-21 | Motorola, Inc. | Circuit for trimming input offset voltage utilizing variable resistors |
SE502766C2 (sv) * | 1994-03-23 | 1996-01-08 | Ellemtel Utvecklings Ab | Kopplingsarrangemang |
US5973563A (en) * | 1997-12-10 | 1999-10-26 | National Semiconductor Corporation | High power output stage with temperature stable precisely controlled quiescent current and inherent short circuit protection |
US9177742B2 (en) | 2011-10-18 | 2015-11-03 | G & W Electric Company | Modular solid dielectric switchgear |
KR102274908B1 (ko) * | 2015-04-30 | 2021-07-08 | 엘지디스플레이 주식회사 | 햅틱 구동 장치 및 햅틱 기능을 갖는 전자 기기 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5564420A (en) * | 1978-11-09 | 1980-05-15 | Toshiba Corp | Variable impedance circuit |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT303203B (de) * | 1970-11-12 | 1972-11-10 | Akg Akustische Kino Geraete | Schaltungsanordnung zur stufenlosen Pegeleinstellung elektrischer Signale |
US3891937A (en) * | 1972-12-21 | 1975-06-24 | Philips Corp | Circuit arrangement for electronic gain/control, in particular electronic volume control circuit |
JPS5947495B2 (ja) * | 1975-04-04 | 1984-11-19 | 株式会社日立製作所 | 可変インピ−ダンス回路 |
GB1568056A (en) * | 1975-10-31 | 1980-05-21 | Dolby Laboratories Inc | Electrically variable impedance ciruits |
NL7614515A (nl) * | 1976-12-29 | 1978-07-03 | Philips Nv | In versterking geregelde signaalversterker. |
US4288707A (en) * | 1978-03-14 | 1981-09-08 | Tokyo Shibaura Denki Kabushiki Kaisha | Electrically variable impedance circuit |
US4242650A (en) * | 1978-11-13 | 1980-12-30 | Bell Telephone Laboratories, Incorporated | Active variable equalizer |
JPS5857814A (ja) * | 1981-10-01 | 1983-04-06 | Pioneer Electronic Corp | 電子インピ−ダンス装置 |
JPS59119909A (ja) * | 1982-12-25 | 1984-07-11 | Fujitsu Ltd | 能動負荷回路 |
-
1982
- 1982-12-25 JP JP57228909A patent/JPS59117815A/ja active Granted
-
1983
- 1983-11-08 US US06/549,976 patent/US4568840A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5564420A (en) * | 1978-11-09 | 1980-05-15 | Toshiba Corp | Variable impedance circuit |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001308663A (ja) * | 2000-04-27 | 2001-11-02 | New Japan Radio Co Ltd | 可変利得増幅回路 |
JP4516177B2 (ja) * | 2000-04-27 | 2010-08-04 | 新日本無線株式会社 | 可変利得増幅回路 |
Also Published As
Publication number | Publication date |
---|---|
US4568840A (en) | 1986-02-04 |
JPH0344455B2 (ja) | 1991-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0227806A (ja) | 相互コンダクタンス回路 | |
US5828265A (en) | Degenerated differential pair with controllable transconductance | |
JPS59117815A (ja) | 電気抵抗制御回路 | |
US4695806A (en) | Precision remotely-switched attenuator | |
JPS6144409B2 (ja) | ||
JPS60236509A (ja) | 差動可変増幅回路 | |
JPH03214808A (ja) | 電圧比較回路 | |
JPH0464205B2 (ja) | ||
US4260955A (en) | Current amplifier with regenerative latch switch | |
JP2870323B2 (ja) | ウインドウコンパレータ | |
JP3039174B2 (ja) | スイッチ回路 | |
JPH0347775B2 (ja) | ||
JPH11177353A (ja) | 電圧電流変換回路 | |
JP3317922B2 (ja) | 半導体装置内蔵用のスイッチ回路 | |
JPS6258710A (ja) | 利得制御回路 | |
JPS61274421A (ja) | アナログスイツチ | |
JPH0523081B2 (ja) | ||
JPH0226802B2 (ja) | ||
JPS6143018A (ja) | 信号切換回路 | |
JPH0353804B2 (ja) | ||
JPH0583103A (ja) | アナログスイツチ回路 | |
JPS5894225A (ja) | 比較器回路 | |
JPS6110306A (ja) | 電子回路 | |
JPH0377687B2 (ja) | ||
JPH05235709A (ja) | シュミット回路 |