JPH0227806A - 相互コンダクタンス回路 - Google Patents
相互コンダクタンス回路Info
- Publication number
- JPH0227806A JPH0227806A JP1136247A JP13624789A JPH0227806A JP H0227806 A JPH0227806 A JP H0227806A JP 1136247 A JP1136247 A JP 1136247A JP 13624789 A JP13624789 A JP 13624789A JP H0227806 A JPH0227806 A JP H0227806A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- circuit
- current
- transistor
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
- H03F3/45089—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
- Logic Circuits (AREA)
- Measuring Temperature Or Quantity Of Heat (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、第１、第１．第２及び第３トランジスタを具
える相互コンダクタンス回路であって、第１及び第２ト
ランジスタのベースは人力信号を受ける入力端子に結合
され、第１及び第２トランジスタのエミッタは第１抵抗
により共通点に接続され、この共通点は電流源により第
１電源端子に結合され、第３トランジスタのコレククエ
ミッタ通路は第２電源端子と前記の共通点との間に接続
されており、第３トランジスタのベースは第１及び第２
トランジスタのベース間に配置された２つのほぼ同一の
第２抵抗を有する分圧器のタップに結合されている当該
相互コンダクタンス回路に関するものである。
える相互コンダクタンス回路であって、第１及び第２ト
ランジスタのベースは人力信号を受ける入力端子に結合
され、第１及び第２トランジスタのエミッタは第１抵抗
により共通点に接続され、この共通点は電流源により第
１電源端子に結合され、第３トランジスタのコレククエ
ミッタ通路は第２電源端子と前記の共通点との間に接続
されており、第３トランジスタのベースは第１及び第２
トランジスタのベース間に配置された２つのほぼ同一の
第２抵抗を有する分圧器のタップに結合されている当該
相互コンダクタンス回路に関するものである。
このような回路は一般に集積回路に用いるのに適してお
り、特に比較的大きな入力端子範囲を必要とする集積回
路に用いるのに適している。
り、特に比較的大きな入力端子範囲を必要とする集積回
路に用いるのに適している。
（従来の技術）
このような回路は欧州特許出願第０．１５７．４４７号
明細書に記載されており既知である。入力電圧がない場
合、電流源からの電流の大部分が第３トランジスタを流
れ、第１抵抗並びに第１及び第２抵抗にはほんのわずか
の電流が流れる。入力電圧が増大すると、第３トランジ
スタを流れる電流が減少し、第１或いは第２トランジス
タを流れる電流は電流源からの全電流がこのトランジス
タを流れるようになるまで増大する。第１抵抗並びに第
１及び第２トランジスタにはわずかな零入力端子が流れ
る結果として、この相互コンダクタンス回路には極めて
低い人力オフセット電圧がある。更に、第１及び第２ト
ランジスタを流れる電流は入力端子が増大するにつれて
増大する為、この相互コンダクタンス回路は可成り大き
なスルーレートを有する。
明細書に記載されており既知である。入力電圧がない場
合、電流源からの電流の大部分が第３トランジスタを流
れ、第１抵抗並びに第１及び第２抵抗にはほんのわずか
の電流が流れる。入力電圧が増大すると、第３トランジ
スタを流れる電流が減少し、第１或いは第２トランジス
タを流れる電流は電流源からの全電流がこのトランジス
タを流れるようになるまで増大する。第１抵抗並びに第
１及び第２トランジスタにはわずかな零入力端子が流れ
る結果として、この相互コンダクタンス回路には極めて
低い人力オフセット電圧がある。更に、第１及び第２ト
ランジスタを流れる電流は入力端子が増大するにつれて
増大する為、この相互コンダクタンス回路は可成り大き
なスルーレートを有する。
（発明が解決しようとする課題）
しかし、上述した相互コンダクタンス回路には、低入力
端子に対するこの回路の相互コンダクタンスが高入力電
圧に対する相互コンダクタンスのほぼ２倍であるという
事実によって生ぜしめられる比較的大きな非直線性を呈
するという欠点がある。
端子に対するこの回路の相互コンダクタンスが高入力電
圧に対する相互コンダクタンスのほぼ２倍であるという
事実によって生ぜしめられる比較的大きな非直線性を呈
するという欠点がある。
実際には、低入力電圧に対して第１及び第２トランジス
タの双方が信号出力電流に寄与し、高入力電圧に対して
はこれらトランジスタのうちの一方しかこの信号出力電
流に寄与しない。
タの双方が信号出力電流に寄与し、高入力電圧に対して
はこれらトランジスタのうちの一方しかこの信号出力電
流に寄与しない。
本発明の目的は、既知の相互コンダクタンス回路の直線
性を改善することにある。
性を改善することにある。
（課題を解決するための手段）
本発明は、第１、第１．第２及び第３トランジスタを具
える相互コンダクタンス回路であって、第１及び第２ト
ランジスタのベースは人力信号を受ける入力端子に結合
され、第１及び第２トランジスタのエミッタは第１抵抗
により共通点に接続され、この共通点は電流源により第
１電源端子に結合され、第３トランジスタのコレフタル
エミッタ通路は第２電源端子と前記の共通点との間に接
続されており、第３トランジスタのベースは第１及び第
２トランジスタのベース間に配置された２つのほぼ同一
の第２抵抗を有する分圧器のタップに結合されている当
該相互コンダクタンス回路において、この相互コンダク
タンス回路が更に第１、第４及び第５トランジスタと、
これら第４及び第５トランジスタのエミッタ間に配置し
た第３抵抗とを具え、第４及び第５トランジスタのコレ
クターエミッタ通路は第１及び第２トランジスタのコレ
クターエミッタ通路とそれぞれ直列に配置され、第４及
び第５トランジスタのベースは基準電圧端子に結合され
、第４及び第５トランジスタのコレクタは出力信号を生
じる出力端子に結合されていることを特徴とする。
える相互コンダクタンス回路であって、第１及び第２ト
ランジスタのベースは人力信号を受ける入力端子に結合
され、第１及び第２トランジスタのエミッタは第１抵抗
により共通点に接続され、この共通点は電流源により第
１電源端子に結合され、第３トランジスタのコレフタル
エミッタ通路は第２電源端子と前記の共通点との間に接
続されており、第３トランジスタのベースは第１及び第
２トランジスタのベース間に配置された２つのほぼ同一
の第２抵抗を有する分圧器のタップに結合されている当
該相互コンダクタンス回路において、この相互コンダク
タンス回路が更に第１、第４及び第５トランジスタと、
これら第４及び第５トランジスタのエミッタ間に配置し
た第３抵抗とを具え、第４及び第５トランジスタのコレ
クターエミッタ通路は第１及び第２トランジスタのコレ
クターエミッタ通路とそれぞれ直列に配置され、第４及
び第５トランジスタのベースは基準電圧端子に結合され
、第４及び第５トランジスタのコレクタは出力信号を生
じる出力端子に結合されていることを特徴とする。
低入力端子に対しては第１及び第２トランジスタを流れ
る電流、従って第４及び第５トランジスタを流れる電流
は比較的小さい。この場合第４及び第５トランジスタの
ベース−エミッタ抵抗値は比較的大きい。従って、第１
及び第２トランジスタを流れる信号電流の一部分は第３
抵抗を流れ、これにより出力信号電流、従って相互コン
ダクタンス回路の相互コンダクタンスを減少せしめる。
る電流、従って第４及び第５トランジスタを流れる電流
は比較的小さい。この場合第４及び第５トランジスタの
ベース−エミッタ抵抗値は比較的大きい。従って、第１
及び第２トランジスタを流れる信号電流の一部分は第３
抵抗を流れ、これにより出力信号電流、従って相互コン
ダクタンス回路の相互コンダクタンスを減少せしめる。
高入力電圧、従って比較的大きなコレクタ電流に対して
は、第４及び第５トランジスタのベース−エミッタ抵抗
値は比較的低くなり、従って殆どすべての信号電流が第
４及び第５トランジスタのコレクタに流れるようになる
。その結果、比較的大きな入力端子は回路の相互コンダ
クタンスに殆ど影響を及ぼさない。従って、本発明によ
れば、低入力端子に対する相互コンダクタンスが高入力
電圧に対する相互コンダクタンスに良好に近似するよう
になり、これにより回路の直線性を改善する。
は、第４及び第５トランジスタのベース−エミッタ抵抗
値は比較的低くなり、従って殆どすべての信号電流が第
４及び第５トランジスタのコレクタに流れるようになる
。その結果、比較的大きな入力端子は回路の相互コンダ
クタンスに殆ど影響を及ぼさない。従って、本発明によ
れば、低入力端子に対する相互コンダクタンスが高入力
電圧に対する相互コンダクタンスに良好に近似するよう
になり、これにより回路の直線性を改善する。
本発明による相互コンダクタンス回路の実施例では、こ
の相互コンダクタンス回路が更に第２、第６及び第７ト
ランジスタを具え、これら第６及び第７トランジスタの
コレクタエミッタ通路は第１及び第２トランジスタのエ
ミッタと第１電源端子との間にそれぞれ配置され、これ
ら第６及び第７トランジスタのベースは第１及び第２ト
ランジスタのベースにそれぞれ結合する。既知の回路で
は、入力端子範囲は特に、回路の最大出力電流を表わす
電流源の値に依存する。この電流源の電流は任意に大き
く選択することができない。
の相互コンダクタンス回路が更に第２、第６及び第７ト
ランジスタを具え、これら第６及び第７トランジスタの
コレクタエミッタ通路は第１及び第２トランジスタのエ
ミッタと第１電源端子との間にそれぞれ配置され、これ
ら第６及び第７トランジスタのベースは第１及び第２ト
ランジスタのベースにそれぞれ結合する。既知の回路で
は、入力端子範囲は特に、回路の最大出力電流を表わす
電流源の値に依存する。この電流源の電流は任意に大き
く選択することができない。
その理由は、この電流をあまり大きく選択すると、第１
抵抗並びに第１及び第２トランジスタを流れる零入力端
子、従って人力オフセット電圧が増大する為である。本
発明による回路の実施例では、第６及び第７トランジス
タを高入力電圧時にタン・オンさせ、電流源からの電流
を補うようにすることにより、入力電圧範囲を広くする
。更に、第６及び第７トランジスタは第１及び第２トラ
ンジスタを高い負のベース−エミッタ電圧によるベース
−エミッタ破壊に対して保護する。
抵抗並びに第１及び第２トランジスタを流れる零入力端
子、従って人力オフセット電圧が増大する為である。本
発明による回路の実施例では、第６及び第７トランジス
タを高入力電圧時にタン・オンさせ、電流源からの電流
を補うようにすることにより、入力電圧範囲を広くする
。更に、第６及び第７トランジスタは第１及び第２トラ
ンジスタを高い負のベース−エミッタ電圧によるベース
−エミッタ破壊に対して保護する。
（実施例）
以下図面につき説明するに、第１図は本発明による相互
コンダクタンス回路の基本的回路図を示す。この回路は
２つのＮＰＮ）ランジスタＴ１及びＴ２を有し、これら
トランジスタのエミッタは２つの互いにほぼ同一の抵抗
Ｒ１を経て共通点２に接続され、この共通点は電流源ｌ
により負電源端子３、本例の場合大地に接続されている
。トランジスタＴ、及びＴ２のベースは入力端子Ｖｔを
受ける入力端子４及び５に接続されている。トランジス
タＴ１及びＴ２のベース間には更に２つの互いにほぼ同
一の抵抗Ｒ２を有する分圧器が配置されており、これら
抵抗間の相互接続点はＮＰＮ）ランジスタＴ３のベース
に接続されている。このトランジスタＴ、のコレクター
エミッタ通路は正の電源端子６と共通点２との間に配置
されている。
コンダクタンス回路の基本的回路図を示す。この回路は
２つのＮＰＮ）ランジスタＴ１及びＴ２を有し、これら
トランジスタのエミッタは２つの互いにほぼ同一の抵抗
Ｒ１を経て共通点２に接続され、この共通点は電流源ｌ
により負電源端子３、本例の場合大地に接続されている
。トランジスタＴ、及びＴ２のベースは入力端子Ｖｔを
受ける入力端子４及び５に接続されている。トランジス
タＴ１及びＴ２のベース間には更に２つの互いにほぼ同
一の抵抗Ｒ２を有する分圧器が配置されており、これら
抵抗間の相互接続点はＮＰＮ）ランジスタＴ３のベース
に接続されている。このトランジスタＴ、のコレクター
エミッタ通路は正の電源端子６と共通点２との間に配置
されている。
またトランジスタＴ、及びＴ２のコレクターエミッタ通
路には２つのＮＰＮ）ランジスタＴ４及びＴ、のコレク
ターエミッタ通路がそれぞれ配置されている。トランジ
スタＴ４及びＴ５のベースは基準電位に対する端子７に
接続されている。またこれらトランジスタＴ４及びＴ、
のエミッタ間には抵抗Ｒ３が配置されている。これらト
ランジスタＴ４及びＴ５のコレクタはこの回路の出力電
流を取出しうる出力端子８及び９に接続されている。こ
れらの出力端子８及び９は例えば電流ミラーのような差
動−シン２ルエンドコンバータにより相互接続しうる。
路には２つのＮＰＮ）ランジスタＴ４及びＴ、のコレク
ターエミッタ通路がそれぞれ配置されている。トランジ
スタＴ４及びＴ５のベースは基準電位に対する端子７に
接続されている。またこれらトランジスタＴ４及びＴ、
のエミッタ間には抵抗Ｒ３が配置されている。これらト
ランジスタＴ４及びＴ５のコレクタはこの回路の出力電
流を取出しうる出力端子８及び９に接続されている。こ
れらの出力端子８及び９は例えば電流ミラーのような差
動−シン２ルエンドコンバータにより相互接続しうる。
しかし、これらの出力端子８及び９は他のいかなる能動
或いは受動負荷に接続することもできる。
或いは受動負荷に接続することもできる。
トランジスタＴ、及びＴ５と抵抗Ｒ５とを無視すると、
第１図の回路は以下のように動作する。零入力状態では
、トランジスタＴ１及びＴ２を流れるバイアス電流が帰
還抵抗Ｒ１の為にトランジスタＴ、を流れる電流よりも
著しく小さくなり、従って電流源１からの電流■。の大
部分がトランジスタＴ３を流れる。
第１図の回路は以下のように動作する。零入力状態では
、トランジスタＴ１及びＴ２を流れるバイアス電流が帰
還抵抗Ｒ１の為にトランジスタＴ、を流れる電流よりも
著しく小さくなり、従って電流源１からの電流■。の大
部分がトランジスタＴ３を流れる。
バイアス電流が小さい結果として、この回路の人力オフ
セット電圧は極めて低くなる。入力電圧が増大するにつ
れて、トランジスタＴ、を流れる電流が徐々に零まで減
少し、例えばトランジスタＴ、を流れる電流は全電流１
゜がこのトランジスタを流れるまで徐々に増大する。
セット電圧は極めて低くなる。入力電圧が増大するにつ
れて、トランジスタＴ、を流れる電流が徐々に零まで減
少し、例えばトランジスタＴ、を流れる電流は全電流１
゜がこのトランジスタを流れるまで徐々に増大する。
第１図の回路により取出しうる最大信号電流はトランジ
スタＴ１及びＴ２のコレクタ電流間の差に等しい。高入
力端子の場合トランジスタＴ＋及びＴ２のうちの１つが
完全に或いは殆ど遮断する為、これらトランジスタの１
つのみが出力信号電流に寄与する。この電流は２つの抵
抗Ｒ１の抵抗値の和に反比例する。低入力電圧に対して
は、トランジスタＴ１及びＴ２のベース−エミッタ抵抗
値を無視した場合、抵抗Ｒ１の抵抗値の和に反比例する
大きさで互いに逆相の等しい信号電流がこれら双方のト
ランジスタに流れる。従って、最大出力電流は抵抗Ｒ１
の抵抗値にほぼ反比例する。従って、低入力端子に対す
る回路の相互コンダクタンスは高入力端子に対する回路
の相互コンダクタンスのほぼ２倍である。相互コンダク
タンスが減少すると増大するこの入力電圧は出力信号を
非直線性とする。
スタＴ１及びＴ２のコレクタ電流間の差に等しい。高入
力端子の場合トランジスタＴ＋及びＴ２のうちの１つが
完全に或いは殆ど遮断する為、これらトランジスタの１
つのみが出力信号電流に寄与する。この電流は２つの抵
抗Ｒ１の抵抗値の和に反比例する。低入力電圧に対して
は、トランジスタＴ１及びＴ２のベース−エミッタ抵抗
値を無視した場合、抵抗Ｒ１の抵抗値の和に反比例する
大きさで互いに逆相の等しい信号電流がこれら双方のト
ランジスタに流れる。従って、最大出力電流は抵抗Ｒ１
の抵抗値にほぼ反比例する。従って、低入力端子に対す
る回路の相互コンダクタンスは高入力端子に対する回路
の相互コンダクタンスのほぼ２倍である。相互コンダク
タンスが減少すると増大するこの入力電圧は出力信号を
非直線性とする。
低入力電圧に対する回路の相互コンダクタンスはトラン
ジスタＴ３及びＴ、と抵抗Ｒ１とにより減少される為、
この相互コンダクタンスは高入力端子に対する相互コン
ダクタンスに一層近似する。この場合トランジスタＴ１
及びＴ２のベース−エミッタ抵抗は低入力電圧に対し比
較的高い。その理由は、この場合バイアス電流が小さい
為である。トランジスタＴ４及びＴ５を流れるバイアス
電流は互いに等しい為、これらトランジスタも比較的高
いベースエミッタ抵抗値を有する。これらのベース−エ
ミッタ抵抗値に比べて抵抗Ｒ３の値が小さい場合には、
トランジスタＴ１及びＴ２のコレクタを流れる信号電流
の一部が抵抗Ｒ３を流れる。従って、トランジスタＴ、
及びＴ、のコレクタにおける信号電流はトランジスタＴ
、及びＴ２のコレクタにおける信号電流よりも小さい。
ジスタＴ３及びＴ、と抵抗Ｒ１とにより減少される為、
この相互コンダクタンスは高入力端子に対する相互コン
ダクタンスに一層近似する。この場合トランジスタＴ１
及びＴ２のベース−エミッタ抵抗は低入力電圧に対し比
較的高い。その理由は、この場合バイアス電流が小さい
為である。トランジスタＴ４及びＴ５を流れるバイアス
電流は互いに等しい為、これらトランジスタも比較的高
いベースエミッタ抵抗値を有する。これらのベース−エ
ミッタ抵抗値に比べて抵抗Ｒ３の値が小さい場合には、
トランジスタＴ１及びＴ２のコレクタを流れる信号電流
の一部が抵抗Ｒ３を流れる。従って、トランジスタＴ、
及びＴ、のコレクタにおける信号電流はトランジスタＴ
、及びＴ２のコレクタにおける信号電流よりも小さい。
その結果、この回路における低入力電圧に対する相互コ
ンダクタンスは既知の回路よりも小さくなる。この回路
は高入力電圧に対してはトランジスタＴ４及びＴ、と抵
抗Ｒ１とによって殆ど影響を受けない。高入力電圧に対
しては、トランジスタＴ４及びＴ、のベース−エミッタ
抵抗値は抵抗Ｒ３の抵抗値に比べて低い。その理由は、
この場合これらトランジスタを流れるバイアス電流が大
きい為である。従ってトランジスタＴ、及びＴ５のコレ
クタを流れる信号電流はトランジスタＴ１及びＴ２のコ
レクタを流れる信号電流にほぼ等しくなる。
ンダクタンスは既知の回路よりも小さくなる。この回路
は高入力電圧に対してはトランジスタＴ４及びＴ、と抵
抗Ｒ１とによって殆ど影響を受けない。高入力電圧に対
しては、トランジスタＴ４及びＴ、のベース−エミッタ
抵抗値は抵抗Ｒ３の抵抗値に比べて低い。その理由は、
この場合これらトランジスタを流れるバイアス電流が大
きい為である。従ってトランジスタＴ、及びＴ５のコレ
クタを流れる信号電流はトランジスタＴ１及びＴ２のコ
レクタを流れる信号電流にほぼ等しくなる。
電流源１の特定電流Ｉ。に対して回路の直線性を最適に
するための抵抗Ｒ３の抵抗値は以下のように計算できる
。正の高入力電圧Ｖｉｎに対してはトランジスタＴ、の
コレクタ信号電流は次式（１〕を満足する。
するための抵抗Ｒ３の抵抗値は以下のように計算できる
。正の高入力電圧Ｖｉｎに対してはトランジスタＴ、の
コレクタ信号電流は次式（１〕を満足する。
Ｉ−Ｔ４ ： Ｉｅｙ２＝ Ｖｉ、、／２Ｌ ”
・（１）この場合トランジスタＴ２が殆ど遮断される為
、ｌＣＴ５ ； ｌＣＴ２ ＝ ０
・・・（２）となる。この状態は負の高入力
電圧に対しては逆となること明らかである。従って、２
つのコレクタ電流間の差は ｌＣＴ４ Ｌｒｓ ： Ｖｉ−／２Ｌとなる。低入
力端子に対しては双方のトランジスタＴ、及びＴ２が信
号電流を流す。トランジスタＴ、のコレクタにおける信
号電流は を満足し、トランジスタＴ２のコレクタにおける信号電
流は ここにＳは相互コンダクタンスであり、ｌｌ’ｂａは関
連のトランジスタのベース−エミッタ電圧である。
・（１）この場合トランジスタＴ２が殆ど遮断される為
、ｌＣＴ５ ； ｌＣＴ２ ＝ ０
・・・（２）となる。この状態は負の高入力
電圧に対しては逆となること明らかである。従って、２
つのコレクタ電流間の差は ｌＣＴ４ Ｌｒｓ ： Ｖｉ−／２Ｌとなる。低入
力端子に対しては双方のトランジスタＴ、及びＴ２が信
号電流を流す。トランジスタＴ、のコレクタにおける信
号電流は を満足し、トランジスタＴ２のコレクタにおける信号電
流は ここにＳは相互コンダクタンスであり、ｌｌ’ｂａは関
連のトランジスタのベース−エミッタ電圧である。
低入力電圧に対する回路の相互コンダクタンスを高入力
端子に対する回路の相互コンダクタンスに等しくする必
要があるということは、 ＩｃＴ４＝ ５−ＶｂｅＴ４ ＝ Ｖｉ、、／４Ｌ
−・ｒ５〕及び １ｅｔｓ ＝ ５−Ｖｂ＊ｔｓ＝ Ｖｔ、、／４Ｌ
・・−ｃａ）であることを意味する。トラ
ンジスタＴ１のコレクタ電流はトランジスタＴ４のコレ
クタ電流と抵抗Ｒ３を流れる電流との和に等しい為、こ
のことは或いは であることを意味する。抵抗Ｒ３の値を最適にする為に
は、次式（９）を満足する必要がある。
端子に対する回路の相互コンダクタンスに等しくする必
要があるということは、 ＩｃＴ４＝ ５−ＶｂｅＴ４ ＝ Ｖｉ、、／４Ｌ
−・ｒ５〕及び １ｅｔｓ ＝ ５−Ｖｂ＊ｔｓ＝ Ｖｔ、、／４Ｌ
・・−ｃａ）であることを意味する。トラ
ンジスタＴ１のコレクタ電流はトランジスタＴ４のコレ
クタ電流と抵抗Ｒ３を流れる電流との和に等しい為、こ
のことは或いは であることを意味する。抵抗Ｒ３の値を最適にする為に
は、次式（９）を満足する必要がある。
相互コンダクタンスは
５＝ｑＩ＋／に’ｒ
である。ここにＩ、はトランジスタＴ１及びＴ２を流れ
る零入力端子であり、ｋはボルツマン定数であり、ｑは
電気素量であり、Ｔは全体温度である。電流１１の大き
さはトランジスタＴ、及びＴ３のベース−エミッタ接合
と抵抗Ｒ１及びＲ２とを有するループに対する電圧式と
トランジスタＴ、、 Ｔ、及びＴ、を流れる電流の和（
この和は電流源１の電流Ｉ０に等しい）に対する式とか
ら簡単に取出すことができる。
る零入力端子であり、ｋはボルツマン定数であり、ｑは
電気素量であり、Ｔは全体温度である。電流１１の大き
さはトランジスタＴ、及びＴ３のベース−エミッタ接合
と抵抗Ｒ１及びＲ２とを有するループに対する電圧式と
トランジスタＴ、、 Ｔ、及びＴ、を流れる電流の和（
この和は電流源１の電流Ｉ０に等しい）に対する式とか
ら簡単に取出すことができる。
相互コンダクタンスＳは絶対温度に反比例する為、電流
■３、従って電流源■の電流Ｉ０は、広い温度範囲に亘
る抵抗の最適値を得るために絶対温度に正比例する関数
として増大させるのが好ましい。
■３、従って電流源■の電流Ｉ０は、広い温度範囲に亘
る抵抗の最適値を得るために絶対温度に正比例する関数
として増大させるのが好ましい。
このようなＰ Ｔ Ａ Ｔ （Ｐｒｏｐｏｒｔｉｏｎａ
ｌ Ｔｏ Ａｂｓｏｌｕｔｅ’ｒｅｍｐｅｒａｔｕｒｅ
；絶対温度に比例する）電流源は一般に知られており、
その詳細な説明は省略する。このような電流源は例えば
１９８４年に発行された本“アナリシス・アンド・デザ
イン・オブ・アナログ・インテグレーテッド・サーキニ
イッッ（Ａｎａ−１ｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ
ｏｆ Ａｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ Ｃ１ｒｃ
ｕｉｔｓ）’の第２８３頁、第４２５図に開示されてい
る。
ｌ Ｔｏ Ａｂｓｏｌｕｔｅ’ｒｅｍｐｅｒａｔｕｒｅ
；絶対温度に比例する）電流源は一般に知られており、
その詳細な説明は省略する。このような電流源は例えば
１９８４年に発行された本“アナリシス・アンド・デザ
イン・オブ・アナログ・インテグレーテッド・サーキニ
イッッ（Ａｎａ−１ｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ
ｏｆ Ａｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ Ｃ１ｒｃ
ｕｉｔｓ）’の第２８３頁、第４２５図に開示されてい
る。
本発明による回路の一実施例を示す第２図において、第
１図と対応する部分には同一符号を付して、ある。この
回路では、トランジスタＴＩ及びＴ２のエミッタはＰＮ
Ｐ ）ランジスタＴ６及びＴ、のコレクターエミッタ通
路により負電源端子３に接続されている。
１図と対応する部分には同一符号を付して、ある。この
回路では、トランジスタＴＩ及びＴ２のエミッタはＰＮ
Ｐ ）ランジスタＴ６及びＴ、のコレクターエミッタ通
路により負電源端子３に接続されている。
本発明による回路の一実施例を示す第２図において、第
１図と対応する部分には同一符号を付しである。この回
路では、トランジスタＴ１及びＴ２のエミッタはＰＮＰ
）ランジスタＴ６及びＴ、のコレクターエミッタ通路
により負電源端子３に接続されている。トランジスタＴ
６のベースはトランジスタＴ１のベースに接続され、ト
ランジスタＴ、のベースはトランジスタＴ２のベースに
接続されている。第１図に示す回路では、有効な入力電
圧範囲が電流源１からの電流！。により表される。その
理由は、電流！。が回路の最大出力電流である為である
。この電流Ｉ。はあまり大きく選択することができない
。
１図と対応する部分には同一符号を付しである。この回
路では、トランジスタＴ１及びＴ２のエミッタはＰＮＰ
）ランジスタＴ６及びＴ、のコレクターエミッタ通路
により負電源端子３に接続されている。トランジスタＴ
６のベースはトランジスタＴ１のベースに接続され、ト
ランジスタＴ、のベースはトランジスタＴ２のベースに
接続されている。第１図に示す回路では、有効な入力電
圧範囲が電流源１からの電流！。により表される。その
理由は、電流！。が回路の最大出力電流である為である
。この電流Ｉ。はあまり大きく選択することができない
。
その理由は、電流Ｉ０をあまりにも大きく選択すると、
人力オフセット電圧が過度に増大する為である。第２図
に示す回路では、入力電圧範囲が広くなる。その理由は
、高入力電圧に対しトランジスタＴ６及びＴ、がターン
・オンし、回路のバイアス電流を増大させる為である。
人力オフセット電圧が過度に増大する為である。第２図
に示す回路では、入力電圧範囲が広くなる。その理由は
、高入力電圧に対しトランジスタＴ６及びＴ、がターン
・オンし、回路のバイアス電流を増大させる為である。
更にトランジスタＴ６及びＴ、は、トランジスタＴ１及
びＴ２のエミッターベース接合にまたがって高電圧が加
わった場合にこれらトランジスタＴ１及びＴ２をこれら
のエミッターベース破壊に対して保護する。
びＴ２のエミッターベース接合にまたがって高電圧が加
わった場合にこれらトランジスタＴ１及びＴ２をこれら
のエミッターベース破壊に対して保護する。
本発明は図示の実施例に限定されるもではない。
例えば、図示の回路に逆の、トランジスタを設けるよう
にすることができる。更に、トランジスタは互いに等し
い或いは等しくないエミッタ領域を有するようにするこ
とができる。
にすることができる。更に、トランジスタは互いに等し
い或いは等しくないエミッタ領域を有するようにするこ
とができる。
更に、単に回路の入力電圧範囲を高めるだけで、直線性
補正が重要でない場合にこの直線性補正を行わないよう
にすることもできる。
補正が重要でない場合にこの直線性補正を行わないよう
にすることもできる。
第１図は、本発明による相互コンダクタンス回路の基本
回路を示す線図、 第２図は、本発明による相互コンダクタンス回路の一実
施例を示す線図である。 １・・・電流源 ２・・・共通点３・・・負
電源端子 ４，５・・・入力端子６・・・正電源
端子 ７・・・基準電位端子８．９・・・出力端
子 特許出願人 エヌ・ベー・フィリップス・フルーイラン
ペンファブリケン
回路を示す線図、 第２図は、本発明による相互コンダクタンス回路の一実
施例を示す線図である。 １・・・電流源 ２・・・共通点３・・・負
電源端子 ４，５・・・入力端子６・・・正電源
端子 ７・・・基準電位端子８．９・・・出力端
子 特許出願人 エヌ・ベー・フィリップス・フルーイラン
ペンファブリケン
Claims (1)
- 【特許請求の範囲】 １、第１導電型の第１、第２及び第３トランジスタを具
える相互コンダクタンス回路であって、第１及び第２ト
ランジスタのベースは入力信号を受ける入力端子に結合
され、第１及び第２トランジスタのエミッタは第１抵抗
により共通点に接続され、この共通点は電流源により第
１電源端子に結合され、第３トランジスタのコレクター
エミッタ通路は第２電源端子と前記の共通点との間に接
続されており、第３トランジスタのベースは第１及び第
２トランジスタのベース間に配置された２つのほぼ同一
の第２抵抗を有する分圧器のタップに結合されている当
該相互コンダクタンス回路において、この相互コンダク
タンス回路が更に第１導電型の第４及び第５トランジス
タと、これら第４及び第５トランジスタのエッッタ間に
配置した第３抵抗とを具え、第４及び第５トランジスタ
のコレクターエミッタ通路は第１及び第２トランジスタ
のコレクターエミッタ通路とそれぞれ直列に配置され、
第４及び第５トランジスタのベースは基準電圧端子に結
合され、第４及び第５トランジスタのコレクタは出力信
号を生じる出力端子に結合されていることを特徴とする
相互コンダクタンス回路。 ２、請求項１に記載の相互コンダクタンス回路において
、この相互コンダクタンス回路が更に第２導電型の第６
及び第７トランジスタを具え、これら第６及び第７トラ
ンジスタのコレクタエミッタ通路は第１及び第２トラン
ジスタのエミッタと第１電源端子との間にそれぞれ配置
され、これら第６及び第７トランジスタのベースは第１
及び第２トランジスタのベースにそれぞれ結合されてい
ることを特徴とする相互コンダクタンス回路。 ３、請求項１又は２に記載の相互コンダクタンス回路に
おいて、前記の電流源は正の温度係数を有する電流を生
じるようになっていることを特徴とする相互コンダクタ
ンス回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8801427 | 1988-06-03 | ||
| NL8801427 | 1988-06-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0227806A true JPH0227806A (ja) | 1990-01-30 |
Family
ID=19852400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1136247A Pending JPH0227806A (ja) | 1988-06-03 | 1989-05-31 | 相互コンダクタンス回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4951003A (ja) |
| EP (1) | EP0344855B1 (ja) |
| JP (1) | JPH0227806A (ja) |
| KR (1) | KR970008792B1 (ja) |
| DE (1) | DE68908609T2 (ja) |
| HK (1) | HK141994A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6209212B1 (en) | 1997-04-30 | 2001-04-03 | Fanuc Ltd. | Centering structure between machine-side spindle and motor shaft and method of using same |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5021744A (en) * | 1989-02-14 | 1991-06-04 | U.S. Philips Corporation | Differential amplifier with differential or single-ended output |
| DE58909170D1 (de) * | 1989-12-01 | 1995-05-11 | Itt Ind Gmbh Deutsche | Transkonduktanzverstärker. |
| US5182477A (en) * | 1990-03-22 | 1993-01-26 | Silicon Systems, Inc. | Bipolar tunable transconductance element |
| ATE136702T1 (de) * | 1991-09-25 | 1996-04-15 | Bell Telephone Mfg | Differenzverstärkeranordnung |
| US5227670A (en) * | 1991-10-31 | 1993-07-13 | Analog Devices, Inc. | Electronic switch with very low dynamic "on" resistance utilizing an OP-AMP |
| GB9226550D0 (en) * | 1992-12-21 | 1993-02-17 | Philips Electronics Uk Ltd | Transconductance amplifier |
| AU691554B2 (en) * | 1994-03-09 | 1998-05-21 | Nec Corporation | Analog multiplier using multitail cell |
| US5815039A (en) * | 1995-07-21 | 1998-09-29 | Nec Corporation | Low-voltage bipolar OTA having a linearity in transconductance over a wide input voltage range |
| GB2303507B (en) * | 1995-07-21 | 2000-03-08 | Nec Corp | Low-voltage bipolar OTA having a linearity in transconductance over a wide input voltage range |
| JPH09148857A (ja) * | 1995-09-19 | 1997-06-06 | Nec Corp | バイポーラｏｔａ |
| GB2305564A (en) * | 1995-09-19 | 1997-04-09 | Nec Corp | Bipolar operational transconductance amplifier |
| JP2874616B2 (ja) * | 1995-10-13 | 1999-03-24 | 日本電気株式会社 | Ｏｔａ及びマルチプライヤ |
| JPH09219630A (ja) * | 1995-12-08 | 1997-08-19 | Nec Corp | 差動回路 |
| FR2761548B1 (fr) * | 1997-03-28 | 1999-06-04 | Sgs Thomson Microelectronics | Etage differentiel a faible bruit et grande dynamique d'entree |
| US6107858A (en) * | 1997-09-26 | 2000-08-22 | Nec Corporation | OTA squarer and hyperbolic sine/cosine circuits using floating transistors |
| AU4883197A (en) * | 1997-10-23 | 1999-05-17 | Telefonaktiebolaget Lm Ericsson (Publ) | Differential voltage-to-current converter |
| KR20010034029A (ko) * | 1998-11-12 | 2001-04-25 | 롤페스 요하네스 게라투스 알베르투스 | 값이 절대 온도에 비례하는 기준 전류를 전달하는 전류발생기 |
| JP3387859B2 (ja) * | 1998-12-15 | 2003-03-17 | 日本電気株式会社 | ３値スイッチ回路 |
| DE60021454T2 (de) | 1999-02-09 | 2006-05-24 | Magnus Granhed | Eingekapselte Antenne in passivem Transponder |
| US6606489B2 (en) * | 2001-02-14 | 2003-08-12 | Rf Micro Devices, Inc. | Differential to single-ended converter with large output swing |
| WO2006056955A1 (en) * | 2004-11-26 | 2006-06-01 | Koninklijke Philips Electronics N.V. | Low voltage mixer circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US32479A (en) * | 1861-06-04 | Improvement in cultivators | ||
| US3489963A (en) * | 1967-06-16 | 1970-01-13 | Ibm | Integrated differential transistor |
| NL6908784A (ja) * | 1969-06-10 | 1970-12-14 | ||
| DE2039399B2 (de) * | 1970-08-07 | 1973-01-04 | Siemens Ag, 1000 Berlin U. 8000 Muenchen | Integrierbarer Differenzverstärker |
| JPS49104549A (ja) * | 1973-02-07 | 1974-10-03 | ||
| US4491803A (en) * | 1982-11-26 | 1985-01-01 | Tektronix, Inc. | Current-limiting mechanism for a precision differential amplifier |
| NL8400790A (nl) * | 1984-03-13 | 1985-10-01 | Philips Nv | Verschilversterker. |
-
1989
- 1989-05-16 US US07/352,421 patent/US4951003A/en not_active Expired - Fee Related
- 1989-05-29 DE DE89201363T patent/DE68908609T2/de not_active Expired - Fee Related
- 1989-05-29 EP EP89201363A patent/EP0344855B1/en not_active Expired - Lifetime
- 1989-05-31 JP JP1136247A patent/JPH0227806A/ja active Pending
- 1989-05-31 KR KR89007383A patent/KR970008792B1/ko active IP Right Grant
-
1994
- 1994-12-15 HK HK141994A patent/HK141994A/xx unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6209212B1 (en) | 1997-04-30 | 2001-04-03 | Fanuc Ltd. | Centering structure between machine-side spindle and motor shaft and method of using same |
Also Published As
| Publication number | Publication date |
|---|---|
| US4951003A (en) | 1990-08-21 |
| DE68908609D1 (de) | 1993-09-30 |
| HK141994A (en) | 1994-12-23 |
| KR970008792B1 (en) | 1997-05-29 |
| KR900001120A (ko) | 1990-01-31 |
| EP0344855A1 (en) | 1989-12-06 |
| EP0344855B1 (en) | 1993-08-25 |
| DE68908609T2 (de) | 1994-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0227806A (ja) | 相互コンダクタンス回路 | |
| JPH05121973A (ja) | 増幅器 | |
| JP2869664B2 (ja) | 電流増幅器 | |
| EP0475507B1 (en) | Amplifier arrangement | |
| US4369410A (en) | Monolithically integrable transistor amplifier having gain control means | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US5124586A (en) | Impedance multiplier | |
| JPS63214009A (ja) | 複合トランジスタ | |
| EP0611105B1 (en) | Current source | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JPS6154286B2 (ja) | ||
| US4573019A (en) | Current mirror circuit | |
| JPS6315766B2 (ja) | ||
| JPH03112214A (ja) | 電圧比較回路 | |
| JPH05235661A (ja) | 定電流源回路 | |
| JP4209072B2 (ja) | 全波整流回路 | |
| JP2679402B2 (ja) | オフセット補償回路およびそれを用いた増幅器 | |
| JPH05324108A (ja) | 定電流出力回路 | |
| JP3507530B2 (ja) | 対数変換回路 | |
| JPH0630425B2 (ja) | 広帯域可変利得増幅回路 | |
| JPH0513051Y2 (ja) | ||
| JPS6146506A (ja) | 定電圧電源回路 | |
| JP2693501B2 (ja) | 差動増幅回路 | |
| JP3851019B2 (ja) | 電圧バッファ回路 | |
| JP2797322B2 (ja) | 増幅器 |