JPS5857814A - 電子インピ−ダンス装置 - Google Patents
電子インピ−ダンス装置Info
- Publication number
- JPS5857814A JPS5857814A JP56156396A JP15639681A JPS5857814A JP S5857814 A JPS5857814 A JP S5857814A JP 56156396 A JP56156396 A JP 56156396A JP 15639681 A JP15639681 A JP 15639681A JP S5857814 A JPS5857814 A JP S5857814A
- Authority
- JP
- Japan
- Prior art keywords
- current
- pair
- circuit
- input
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G9/00—Combinations of two or more types of control, e.g. gain control and tone control
- H03G9/02—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers
- H03G9/12—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers having semiconductor devices
- H03G9/18—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers having semiconductor devices for tone control and volume expansion or compression
Landscapes
- Networks Using Active Elements (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電子インピーダンス装置に関し、特に可変イン
ピーダンス型の電子インピーダンス装置に関するもので
ある。
ピーダンス型の電子インピーダンス装置に関するもので
ある。
テープレコーダ装置におけるテープノイズを抑圧するた
めにいわゆるドルビーノイズリタリションシステムが一
般に広く採用されている。このノイズリダ・クシｇ７シ
ステムでは、記録すべき入力信号レベルに応じてそのレ
ベル伸長圧縮特性を変化する必要があシ、そのために特
性の良好な電子可変インビーダンタ装置が用いられる。
めにいわゆるドルビーノイズリタリションシステムが一
般に広く採用されている。このノイズリダ・クシｇ７シ
ステムでは、記録すべき入力信号レベルに応じてそのレ
ベル伸長圧縮特性を変化する必要があシ、そのために特
性の良好な電子可変インビーダンタ装置が用いられる。
第１図はか＼る電子インピーダンス装置の回路例であシ
、ｌは廃人カイ、・ンピーダンス型式のＶ−Ｚ（電圧電
流）変換回路であシ、基本的には差動ト２ンジスタＱ１
ｒ Ｑ２よりなる差動アンプである。入力端子ＩＮはＰ
ＮＰ型のエミッタフォロワトランジスタＱ３のベース入
力となっておシ、このエミッタ出力がＰＮＰ ）ランジ
スタＱ１のベース入力となる。１方のＰＮＰ ）ランー
ジスタＱ２のベースにはＰＮＰ型のエミッタフォロワト
ランジスタＱ２の出力が印加されており、このトランジ
スタＱ２のベースには基準電圧Ｅ１が印加されて９いる
。この差動アンプの電流源として、 ＰＮＰ ）ラン
ジスタＱ５、そのベースバイアスＥ２及び抵抗Ｒ３が設
けられておシ、この電流源出力がトランジスタＱｌ及び
Ｑ２へそれぞれエミッタ出力Ｒ１及びＲ２を介して供給
されている。
、ｌは廃人カイ、・ンピーダンス型式のＶ−Ｚ（電圧電
流）変換回路であシ、基本的には差動ト２ンジスタＱ１
ｒ Ｑ２よりなる差動アンプである。入力端子ＩＮはＰ
ＮＰ型のエミッタフォロワトランジスタＱ３のベース入
力となっておシ、このエミッタ出力がＰＮＰ ）ランジ
スタＱ１のベース入力となる。１方のＰＮＰ ）ランー
ジスタＱ２のベースにはＰＮＰ型のエミッタフォロワト
ランジスタＱ２の出力が印加されており、このトランジ
スタＱ２のベースには基準電圧Ｅ１が印加されて９いる
。この差動アンプの電流源として、 ＰＮＰ ）ラン
ジスタＱ５、そのベースバイアスＥ２及び抵抗Ｒ３が設
けられておシ、この電流源出力がトランジスタＱｌ及び
Ｑ２へそれぞれエミッタ出力Ｒ１及びＲ２を介して供給
されている。
これら差動トランジスタＱｌ ｒ Ｑ２のコレクタ電流
の変化は、順方向にバイアスされ夫々整合されたダイオ
ードＤ１．Ｄ２によシ検出される。両ダイオードＤ１．
Ｄ２は、その電流電圧特性が指数的に変化する範囲で作
動するようになされる。これらダイオードの共通カソー
ドはダイオードＤ３による順方向電圧によシバイアスさ
れている。
の変化は、順方向にバイアスされ夫々整合されたダイオ
ードＤ１．Ｄ２によシ検出される。両ダイオードＤ１．
Ｄ２は、その電流電圧特性が指数的に変化する範囲で作
動するようになされる。これらダイオードの共通カソー
ドはダイオードＤ３による順方向電圧によシバイアスさ
れている。
２は、Ｖ−Ｉ変換回路１の出力電流を増幅する電流増幅
回路であってＮＰＮ型の差動トランジスタＱ６及びＱｌ
よりなる。すなわち、ダイオードＤ１ ｒ Ｄ２に流れ
る電流の変化に対応した電圧が差動トランジスタＱ６．
Ｑ７のベースへ夫々入力されている。この差動トランジ
スタＱ６ ｒ Ｑｌへの電流供給源が、ＮＰＮトランジ
スタＱ８、ダイオードＤ４よシなっており、ダイオード
Ｄ４への動作電流が制御電流源工Ｃよシ供給されている
。この差動アンプ２の負荷は、・ＰＮＰトランジスタＱ
、〜Ｑｌｌより成るカレントミラー回路が用いられてお
シ、トランジスタＱ７のコレクタ出力が、■−■変換回
路１のトランジスタＱ３のベース入力すなわち回路装置
の入力端子ＩＮへ帰還されてなるものである。
回路であってＮＰＮ型の差動トランジスタＱ６及びＱｌ
よりなる。すなわち、ダイオードＤ１ ｒ Ｄ２に流れ
る電流の変化に対応した電圧が差動トランジスタＱ６．
Ｑ７のベースへ夫々入力されている。この差動トランジ
スタＱ６ ｒ Ｑｌへの電流供給源が、ＮＰＮトランジ
スタＱ８、ダイオードＤ４よシなっており、ダイオード
Ｄ４への動作電流が制御電流源工Ｃよシ供給されている
。この差動アンプ２の負荷は、・ＰＮＰトランジスタＱ
、〜Ｑｌｌより成るカレントミラー回路が用いられてお
シ、トランジスタＱ７のコレクタ出力が、■−■変換回
路１のトランジスタＱ３のベース入力すなわち回路装置
の入力端子ＩＮへ帰還されてなるものである。
かかる構成において、ｖ−ｒ変換回路１の入力インピー
ダンスは極めて高く、よって電流増幅回路２の出力電流
工２と回路入力電流ＩＩＮとの関係は■２＝ＩＩＮ
・・・・・・・・・（１１とみなすことができる。
ダンスは極めて高く、よって電流増幅回路２の出力電流
工２と回路入力電流ＩＩＮとの関係は■２＝ＩＩＮ
・・・・・・・・・（１１とみなすことができる。
また、電流増幅回路２のゲインは、
２／ｘ、−Ｋ・ＩＣ・・・・・・・・・（２）で表わさ
れる。こ＼に、工ｌは電流増幅回路２の入力電流であり
、Ｋは定数、１ｃは電流源Ｉｃの電ｊ流値である。そし
て、Ｖ−Ｉ変換回路１の伝達コンダクタンスをｇｍとす
れば、 工１ゴｇｍ−ＶＩＮ ・” −−（３１となる。こ＼
に、ＶＩＮは回路入力電圧である。これらの各式よシ、
回路の入力インピーダンスｚｒＮは、 ｚＩＮ＝ ”Ｎ／ Ｉ２ ＝ １／Ｋ −ｇｍ−Ｉｃ
−・”（４）と表わされる。
れる。こ＼に、工ｌは電流増幅回路２の入力電流であり
、Ｋは定数、１ｃは電流源Ｉｃの電ｊ流値である。そし
て、Ｖ−Ｉ変換回路１の伝達コンダクタンスをｇｍとす
れば、 工１ゴｇｍ−ＶＩＮ ・” −−（３１となる。こ＼
に、ＶＩＮは回路入力電圧である。これらの各式よシ、
回路の入力インピーダンスｚｒＮは、 ｚＩＮ＝ ”Ｎ／ Ｉ２ ＝ １／Ｋ −ｇｍ−Ｉｃ
−・”（４）と表わされる。
このように、第１図の回路においては、電流源電流Ｉｃ
を変化させることによって入力インピーダンスが大きく
変化して、可変インピーダンス装置となシ得ることが判
る。
を変化させることによって入力インピーダンスが大きく
変化して、可変インピーダンス装置となシ得ることが判
る。
しかしながら、この回路構成ではＰＮ接合の順方向電圧
ＶＤの５倍の電圧すなわち５・ＶＤ中３・５ｖよシ大な
る動作電圧源が必要となる。例えば、トランジスタＱシ
（ダイオードＤ４） ｌ ｌ’ランジスタＱ？ ｙＱ３
ｒ Ｑｌ及びＱ５の各ベース・エミッタ間ＰＮ接合に
よる電圧降下分以上の回路電源が必要となるものである
。一方、回路の集積化をなす場合には、低電圧にて作動
する回路方式が望まれるが、第１図の回路では十分でな
い場合があシ、更に低電圧゛にて動作する電子インピー
ダンス回路の要求が有する０ 本発明の目的はよシ低電圧にて′動作可能な電子可変イ
ンピーダンス装置を提供することである。
ＶＤの５倍の電圧すなわち５・ＶＤ中３・５ｖよシ大な
る動作電圧源が必要となる。例えば、トランジスタＱシ
（ダイオードＤ４） ｌ ｌ’ランジスタＱ？ ｙＱ３
ｒ Ｑｌ及びＱ５の各ベース・エミッタ間ＰＮ接合に
よる電圧降下分以上の回路電源が必要となるものである
。一方、回路の集積化をなす場合には、低電圧にて作動
する回路方式が望まれるが、第１図の回路では十分でな
い場合があシ、更に低電圧゛にて動作する電子インピー
ダンス回路の要求が有する０ 本発明の目的はよシ低電圧にて′動作可能な電子可変イ
ンピーダンス装置を提供することである。
本発明による電子インピーダンス装置は、高入力インピ
ーダンスを有し入力端子に印加された入力信号電圧を電
流に変換する差動型式のＶ−Ｉ変換回路と、このＶ−Ｉ
変換回路による１対の差動出力電流を次段へ夫々転送す
る１対の転送回路と、この１対の電流転送回路の転送電
流が夫々供給された１対のＰＮＮ会合素子、この１対の
ＰＮ接合素子の各両端に生ずる電圧を差動入力とする差
動アンプとを有し、この差動アンプの出力を入力端子へ
帰還するようにしたことを特徴としている。
ーダンスを有し入力端子に印加された入力信号電圧を電
流に変換する差動型式のＶ−Ｉ変換回路と、このＶ−Ｉ
変換回路による１対の差動出力電流を次段へ夫々転送す
る１対の転送回路と、この１対の電流転送回路の転送電
流が夫々供給された１対のＰＮＮ会合素子、この１対の
ＰＮ接合素子の各両端に生ずる電圧を差動入力とする差
動アンプとを有し、この差動アンプの出力を入力端子へ
帰還するようにしたことを特徴としている。
本発明による他の電子インピーダンス装置は、上記構成
の他に更に、当該１対のＰＮ接合素子の各々に電流を夫
々供給する１対の電流源を有することを特徴としている
。
の他に更に、当該１対のＰＮ接合素子の各々に電流を夫
々供給する１対の電流源を有することを特徴としている
。
以下に図面によυ本発明を説明する。
第２図は本発明の実施例の回路図で為る。１は回路入力
ＩＮの電圧を電流変換する高入力インピーダンスのＹ−
Ｉ変換回路であって、基本的にはＰＮＰ型の差動トラン
ジスタＱ１．Ｑ２よシなシ、その電流源がトランジスタ
Ｑ５ ＋ベースバイアスＥ３及ヒ抵抗Ｒ３よりなってお
り、その電流出力がエミッタ抵抗Ｒ１ｒ Ｒ２を夫々介
してトランジスタＱｌ ＋ Ｑ２へ供給されていること
は第１図の回路と同様である。
ＩＮの電圧を電流変換する高入力インピーダンスのＹ−
Ｉ変換回路であって、基本的にはＰＮＰ型の差動トラン
ジスタＱ１．Ｑ２よシなシ、その電流源がトランジスタ
Ｑ５ ＋ベースバイアスＥ３及ヒ抵抗Ｒ３よりなってお
り、その電流出力がエミッタ抵抗Ｒ１ｒ Ｒ２を夫々介
してトランジスタＱｌ ＋ Ｑ２へ供給されていること
は第１図の回路と同様である。
そして、この回路１の入力インピーダンスをより高める
べく、ＮＰＮ型のエミッタフォロワトランジスタＱ３
＋ Ｑ４が夫々設けられており、各エミッタ出力がトラ
ンジスタＱ！、Ｑ２の各ペース入力となっている。トラ
ンジスタＱ３のペースが回路入力端子ＩＮとなっておシ
、トランジスタＱ４のペースにはバイアス電圧Ｅ１が印
加されている０これらトランジスタＱＢ ｐ Ｑ４の動
作電流を供給すべく各工゛ミッタとアース間には電流源
”３＋■４が夫々設けられている。尚、エミッタフォロ
ワトランジスタＱ３ ｐ Ｑ４がなくでも十分に高入力
インピーダンスが得られれば、これらトランジスタＱ３
＋ Ｑ４は省略可能であシ、これは第１図の従来回路
においても同様である。
べく、ＮＰＮ型のエミッタフォロワトランジスタＱ３
＋ Ｑ４が夫々設けられており、各エミッタ出力がトラ
ンジスタＱ！、Ｑ２の各ペース入力となっている。トラ
ンジスタＱ３のペースが回路入力端子ＩＮとなっておシ
、トランジスタＱ４のペースにはバイアス電圧Ｅ１が印
加されている０これらトランジスタＱＢ ｐ Ｑ４の動
作電流を供給すべく各工゛ミッタとアース間には電流源
”３＋■４が夫々設けられている。尚、エミッタフォロ
ワトランジスタＱ３ ｐ Ｑ４がなくでも十分に高入力
インピーダンスが得られれば、これらトランジスタＱ３
＋ Ｑ４は省略可能であシ、これは第１図の従来回路
においても同様である。
これら差動トランジスタＱ１及びＱ２のコレクタ電流出
力は、ダイオードＤ５． ＮＰＮ トランジスタＱ１２
及びダイオードＤ６． ＮＰＮ ）ランジスタＱ１３
よシなるカレントミラー回路３及び４によって夫々ダイ
オードＤｌ及びＤ２へ電流転送されて反転される。これ
らダイオードの共通アノードはダイオードＤ３による順
方向電圧によってバイアスされている。
力は、ダイオードＤ５． ＮＰＮ トランジスタＱ１２
及びダイオードＤ６． ＮＰＮ ）ランジスタＱ１３
よシなるカレントミラー回路３及び４によって夫々ダイ
オードＤｌ及びＤ２へ電流転送されて反転される。これ
らダイオードの共通アノードはダイオードＤ３による順
方向電圧によってバイアスされている。
２は、Ｖ−Ｉ変換回路１の電流を増幅する電流増幅回路
であってＰＮＰ型の差動トランジスタＱ６ ｒＱ７よシ
なる。すなわち、ダイオードＤｔ、ｌ）ｓ＋に流れる電
流の変化に対応した電圧が差動トランジスタＱ６．Ｑ、
の各ペースへ夫々入力されている。この差動トランジス
タＱ６ｓＱ７への電流供給が ＰＮＰ トランジスタＱ
８ ＋ダイオードＤ４よシなされており、ダイオードＤ
４への動作電流が制御電流源によシ供給されている。こ
の、差動アンプ２の負荷は、ＮＰＮ ）ランジスタＱ！
４．ダイオードＤ７よシなるカレントミラー回路が用い
られており、トランジスタＱ７のコレクタ出力が、Ｖ−
Ｉ変換回路１のトランジスタＱ３のペース入力すなわち
回路装置の入力端子ＩＮへ帰還されている。
であってＰＮＰ型の差動トランジスタＱ６ ｒＱ７よシ
なる。すなわち、ダイオードＤｔ、ｌ）ｓ＋に流れる電
流の変化に対応した電圧が差動トランジスタＱ６．Ｑ、
の各ペースへ夫々入力されている。この差動トランジス
タＱ６ｓＱ７への電流供給が ＰＮＰ トランジスタＱ
８ ＋ダイオードＤ４よシなされており、ダイオードＤ
４への動作電流が制御電流源によシ供給されている。こ
の、差動アンプ２の負荷は、ＮＰＮ ）ランジスタＱ！
４．ダイオードＤ７よシなるカレントミラー回路が用い
られており、トランジスタＱ７のコレクタ出力が、Ｖ−
Ｉ変換回路１のトランジスタＱ３のペース入力すなわち
回路装置の入力端子ＩＮへ帰還されている。
か＼る構成において、Ｖ−Ｉ変換回路１の相互コンタリ
タンスｇｍ、は、差動アンプの出力がダブルエンド型式
となっているから、 ｇｍ ＝ ”／ （ＲＥ ＋””／ （”／２） ）−
−−ｆ５）１ ｑ と表わされる。ＲＥは抵抗Ｒ１＋−の値、ｋはボルツマ
ン定数、Ｔは絶対温度、ｑは電子電荷、工ｏはトランジ
スタＱ５による定電流値である。ダイオードＤ１．Ｄ２
に流れる電流は、カレントミラー回路３゜４のミラー比
を共にαとすると、α・（’／２）となるから、ダイオ
ードＤｌ、Ｄ２の小信号抵抗をγとすれば、 γ＝−／α・（１０／２） ・・・・・・・・・（６
）となる。入力端子ＩＮにおける信号電圧をｖＩＮとす
ると、ダイオードＤＩ ｒ Ｄ２の両端に生ずる信号電
圧ｖｒは、 γ ＩＮ ’″ｇｍｌ・γ ・・・・・・（７） となる。
タンスｇｍ、は、差動アンプの出力がダブルエンド型式
となっているから、 ｇｍ ＝ ”／ （ＲＥ ＋””／ （”／２） ）−
−−ｆ５）１ ｑ と表わされる。ＲＥは抵抗Ｒ１＋−の値、ｋはボルツマ
ン定数、Ｔは絶対温度、ｑは電子電荷、工ｏはトランジ
スタＱ５による定電流値である。ダイオードＤ１．Ｄ２
に流れる電流は、カレントミラー回路３゜４のミラー比
を共にαとすると、α・（’／２）となるから、ダイオ
ードＤｌ、Ｄ２の小信号抵抗をγとすれば、 γ＝−／α・（１０／２） ・・・・・・・・・（６
）となる。入力端子ＩＮにおける信号電圧をｖＩＮとす
ると、ダイオードＤＩ ｒ Ｄ２の両端に生ずる信号電
圧ｖｒは、 γ ＩＮ ’″ｇｍｌ・γ ・・・・・・（７） となる。
一方、電流増幅回路２の差動アンプの伝達コンタリタン
スｇｍ２は、負荷がカレントミ２−であるから、 と表わされる。よって、差動アンプ２による出力電流工
２は、＋７） 、 （８１式によシ、Ｉ、 ＝＝ 、ｒ
ｎ２． Ｖ。
スｇｍ２は、負荷がカレントミ２−であるから、 と表わされる。よって、差動アンプ２による出力電流工
２は、＋７） 、 （８１式によシ、Ｉ、 ＝＝ 、ｒ
ｎ２． Ｖ。
・・・・・・・・・（９）
となる。従って、インピーダンス回路の等価インピーダ
ンスｚｌＮは、 ＺＩＮ ＝ ＶＩＮ ／１２ ＝α、Ｉ。（ＲＥ十″−／（−！Ｌ月／ Ｉｃ −−−
０１２ となシ、制御電流にの変化によ’） ｚＩＮを可変とす
ることができる。
ンスｚｌＮは、 ＺＩＮ ＝ ＶＩＮ ／１２ ＝α、Ｉ。（ＲＥ十″−／（−！Ｌ月／ Ｉｃ −−−
０１２ となシ、制御電流にの変化によ’） ｚＩＮを可変とす
ることができる。
第２図の回路では、回路電源十Ｂとアースとの間のいか
なる枝路を考慮しても、ＰＮ接合の順方向電圧の３倍以
上の電圧があれば十分に動作することになり、低電圧動
作が可能である。また、０１式よシ判るように、Ｉｃの
制御のみならず、カレントミラー回路３，４のミラー比
αや差動アンプ１の電流源電流ＩＯを制御してもＺＩＮ
が制御可能となって自由度が向上する。
なる枝路を考慮しても、ＰＮ接合の順方向電圧の３倍以
上の電圧があれば十分に動作することになり、低電圧動
作が可能である。また、０１式よシ判るように、Ｉｃの
制御のみならず、カレントミラー回路３，４のミラー比
αや差動アンプ１の電流源電流ＩＯを制御してもＺＩＮ
が制御可能となって自由度が向上する。
第３図は本発明の他の例を示す回路図であシ、第２図と
同等部分は同一符号によシ示されている。
同等部分は同一符号によシ示されている。
図において、第２図と異なる部分についてのみ述べれば
、ダイオードＤ１及びＤ２へ所定電流を夫々供給する電
流源■５及び工６が夫々付加的に設けられており、その
他の構成は第２図のそれと同等である。
、ダイオードＤ１及びＤ２へ所定電流を夫々供給する電
流源■５及び工６が夫々付加的に設けられており、その
他の構成は第２図のそれと同等である。
か＼る構成において、Ｉ５＝ Ｉ６＝ Ｉｃとすればダ
イオードＤｌ及びＤ２に流れる電流は、α・（工。／２
）＋Ｉαとなるから、■α＝ｄ・■ｏとすると、α・（
■０／２）＋Ｉα＝ち・（α／２＋α′）・・・・・・
・・・０υとなって、（９）式中のα・（１，／２）の
代シに００式を代入して整理することによシ次式を得る
。
イオードＤｌ及びＤ２に流れる電流は、α・（工。／２
）＋Ｉαとなるから、■α＝ｄ・■ｏとすると、α・（
■０／２）＋Ｉα＝ち・（α／２＋α′）・・・・・・
・・・０υとなって、（９）式中のα・（１，／２）の
代シに００式を代入して整理することによシ次式を得る
。
ｚＩＮ＝工０・（α＋２α’）・（Ｒｇ＋’工／（」Ｌ
月／Ｉｃ２ ・・・・・・・・・ａの θり式よシ明白な如く、別に設けた電流源”６＋工６の
電流値工αすなわちα′を変化させることによっても、
インピーダンスの制御が可能となる。
月／Ｉｃ２ ・・・・・・・・・ａの θり式よシ明白な如く、別に設けた電流源”６＋工６の
電流値工αすなわちα′を変化させることによっても、
インピーダンスの制御が可能となる。
第４図は本発明の他の実施例の１部回路図であシ、カレ
ントミラー回路３の別の例が示されている。すなわち、
トランジスタＱ１□とダイオードＤ５に対し夫々並列に
トランジスタＱ１□′とダイオニドＤ、／ を設けて
おき、トランジスタＱ１２’のオンオフを、ベースとア
ース間のスイッチＳＷによ多制御してカレントミラー回
路３の出力転送電流を制御せんとするもので、これと全
く同様な回路がカレントミラー回路４にも付加されて、
同時に制御される。こうすることによシ、ＯＩ又は０２
式中のαの値が制御されることになって、ＺＩＮをステ
、ノブ状に変化せしめることができる。
ントミラー回路３の別の例が示されている。すなわち、
トランジスタＱ１□とダイオードＤ５に対し夫々並列に
トランジスタＱ１□′とダイオニドＤ、／ を設けて
おき、トランジスタＱ１２’のオンオフを、ベースとア
ース間のスイッチＳＷによ多制御してカレントミラー回
路３の出力転送電流を制御せんとするもので、これと全
く同様な回路がカレントミラー回路４にも付加されて、
同時に制御される。こうすることによシ、ＯＩ又は０２
式中のαの値が制御されることになって、ＺＩＮをステ
、ノブ状に変化せしめることができる。
斜上のように、本発明によれば極めて低電圧にて電子イ
ンピーダンス装置が可能であるから、集積化に極めて有
効である。
ンピーダンス装置が可能であるから、集積化に極めて有
効である。
第１図は従来の電子インピーダンス装置の回路図、第２
図及び゛第３図は本発明の実施例回路図、第４図は本発
明の他の実施例の１部回路図である。 主要部分の符号の説明 １・・・・・・・・・・・・Ｖ−Ｉ変換回路２・・・・
・・・・・・・・電流増幅回路３．４・・・・・・カレ
ントミラー回路Ｄ！、Ｄ２・・・・・・ＰＮ接合ダイオ
ード出願人 パイオニア株式会社 代理人 弁理士 藤村元彦 幕！図 第２０ 親３図 朱ｊ４凹 〆 ５Ｗ
図及び゛第３図は本発明の実施例回路図、第４図は本発
明の他の実施例の１部回路図である。 主要部分の符号の説明 １・・・・・・・・・・・・Ｖ−Ｉ変換回路２・・・・
・・・・・・・・電流増幅回路３．４・・・・・・カレ
ントミラー回路Ｄ！、Ｄ２・・・・・・ＰＮ接合ダイオ
ード出願人 パイオニア株式会社 代理人 弁理士 藤村元彦 幕！図 第２０ 親３図 朱ｊ４凹 〆 ５Ｗ
Claims (2)
- （１）高入力インピーダンスを有し入力端子に印加され
た入力信号電圧を電流に変換する差動型式の電圧電流変
換手段と、この変換手段による１対の差動出力電流を夫
々次段へ転送する１対の転送手段と、この１対の転送手
段の転送電流が夫々供給された１対のＰＮ接合素子と、
この１対のＰＮ接合素子の各両端に生ずる電圧を差動入
力とする差動アンプとを有し、との差動アンプ出力を、
前記入力端子へ帰還するようにしたことを特徴とする電
子インピーダンス装置。 - （２）高入力インピーダンスを有し入力端子に印加され
た入力信号電圧を電流に変換する差動型式の電圧電流変
換手段と、この変換手段による１対の差動出力電流を夫
々次段へ転送する１対の転送手段と、この１対の転送手
段の転送電流が夫々供給された１対のＰＮ接合素子と、
この１対のＰＮ接合素子の各々に電流を夫々供給する１
対の電流源と、前記１対のＰＮ接合素子の各両端に生ず
る電圧を差動入力とする差動アンプとを有し、との差動
アンプの出力を前記入力端子へ帰還するようにしたこと
を特徴とする電子インピーダンス装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56156396A JPS5857814A (ja) | 1981-10-01 | 1981-10-01 | 電子インピ−ダンス装置 |
| US06/429,316 US4513242A (en) | 1981-10-01 | 1982-09-30 | Electronic impedance device for providing a variable impedance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56156396A JPS5857814A (ja) | 1981-10-01 | 1981-10-01 | 電子インピ−ダンス装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5857814A true JPS5857814A (ja) | 1983-04-06 |
| JPH0257372B2 JPH0257372B2 (ja) | 1990-12-04 |
Family
ID=15626815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56156396A Granted JPS5857814A (ja) | 1981-10-01 | 1981-10-01 | 電子インピ−ダンス装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4513242A (ja) |
| JP (1) | JPS5857814A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59117815A (ja) * | 1982-12-25 | 1984-07-07 | Nippon Gakki Seizo Kk | 電気抵抗制御回路 |
| JPH0720040B2 (ja) * | 1986-11-21 | 1995-03-06 | ソニー株式会社 | 電圧−電流変換回路 |
| US4937516A (en) * | 1987-11-13 | 1990-06-26 | U.S. Philips Corporation | Balanced voltage-current converter and double-balanced mixer circuit comprising such a converter |
| EP0327846A1 (de) * | 1988-02-10 | 1989-08-16 | Siemens Aktiengesellschaft | Schaltungsanordnung zum verzerrungsarmen Schalten von Signalen |
| DE69428823T2 (de) * | 1993-04-19 | 2002-08-22 | Sanyo Electric Co | Schaltung mit hoher Impedanz |
| US6717559B2 (en) * | 2001-01-16 | 2004-04-06 | Visteon Global Technologies, Inc. | Temperature compensated parallel LED drive circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1568056A (en) * | 1975-10-31 | 1980-05-21 | Dolby Laboratories Inc | Electrically variable impedance ciruits |
| GB1573616A (en) * | 1976-03-04 | 1980-08-28 | Nat Semiconductor Uk Ltd | Electronic impedance devices |
| US4288707A (en) * | 1978-03-14 | 1981-09-08 | Tokyo Shibaura Denki Kabushiki Kaisha | Electrically variable impedance circuit |
| US4339677A (en) * | 1979-12-21 | 1982-07-13 | Signetics Corporation | Electrically variable impedance circuit with feedback compensation |
-
1981
- 1981-10-01 JP JP56156396A patent/JPS5857814A/ja active Granted
-
1982
- 1982-09-30 US US06/429,316 patent/US4513242A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0257372B2 (ja) | 1990-12-04 |
| US4513242A (en) | 1985-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6119170B2 (ja) | ||
| US7395308B1 (en) | Grounded emitter logarithmic circuit | |
| US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
| JPH0322723B2 (ja) | ||
| JPS6412405B2 (ja) | ||
| US3868581A (en) | Current amplifier | |
| JP3532782B2 (ja) | 信号入力回路及びこれを用いた可変利得増幅器 | |
| US4605892A (en) | Current-source arrangement | |
| JPS5857814A (ja) | 電子インピ−ダンス装置 | |
| JPH1022748A (ja) | 電圧電流変換回路 | |
| US4187472A (en) | Amplifier employing matched transistors to provide linear current feedback | |
| JP4000003B2 (ja) | 可変利得増幅器 | |
| US4420725A (en) | Wide-bandwidth low-distortion amplifier | |
| US4112387A (en) | Bias circuit | |
| US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
| US4812734A (en) | Current-mirror arrangement | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| US20060028260A1 (en) | Logarithmic amplifier with base and emitter in feedback path | |
| US4859966A (en) | Current amplifier circuit and a current amplifying type differential current converter circuit | |
| JPH0760981B2 (ja) | 電圧−電流変換回路 | |
| JP2000201033A (ja) | 乗除算回路 | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| JP2722535B2 (ja) | トランジスタ増幅器 | |
| JP3398907B2 (ja) | バイアス電流制御装置 |