JPS589338A - 残留物の除去方法 - Google Patents
残留物の除去方法Info
- Publication number
- JPS589338A JPS589338A JP57108589A JP10858982A JPS589338A JP S589338 A JPS589338 A JP S589338A JP 57108589 A JP57108589 A JP 57108589A JP 10858982 A JP10858982 A JP 10858982A JP S589338 A JPS589338 A JP S589338A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- region
- mesa
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 52
- 239000000758 substrate Substances 0.000 claims description 19
- 238000001020 plasma etching Methods 0.000 claims description 13
- 239000010410 layer Substances 0.000 description 81
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 43
- 238000002955 isolation Methods 0.000 description 24
- 235000012239 silicon dioxide Nutrition 0.000 description 20
- 239000000377 silicon dioxide Substances 0.000 description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 239000003989 dielectric material Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000003486 chemical etching Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- YCIMNLLNPGFGHC-UHFFFAOYSA-N pyrocatechyl group Chemical group C=1(O)C(O)=CC=CC1 YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明の分野
本発明は、半導体装置の個々の素子を分離するだめの誘
電体材料の埋設領域を設けられた半導体装置の製造方法
に係シ、更に具体的に言えば、エミッタが分離領域に端
部を接している大きな漏洩を生じないトランジスタの形
成及び短路を生じない抵抗回路の形成を可能にする、深
い誘電体分離領域の形成方法に係る。
電体材料の埋設領域を設けられた半導体装置の製造方法
に係シ、更に具体的に言えば、エミッタが分離領域に端
部を接している大きな漏洩を生じないトランジスタの形
成及び短路を生じない抵抗回路の形成を可能にする、深
い誘電体分離領域の形成方法に係る。
先行技術
モノリシック集積回路技術に於ては、集積回路構造体に
於ける種々の能動及び受動素子を相互に分離させること
が通常必要とされる。それらの装置は、従来に於ては、
逆バイアス、ＰＮ接合、部分的誘電体分離、及び完全な
誘電体分離によって分離されている。従来の誘電体分離
技術に於て用いられている誘電体材料は、二酸化シリコ
ン、ガラス等である。これらの能動素子及び回路のだめ
の好ましい分離は成る形の誘電体分離である。集積回路
装置に於ける誘電体分離は、回路素子が分離領域に端部
を接することを可能にし、従って集積回路装置上に能動
及び受動素子をより高い密度で実装させ得るので、ＰＮ
接合分離に優る大きな利点を有している。
於ける種々の能動及び受動素子を相互に分離させること
が通常必要とされる。それらの装置は、従来に於ては、
逆バイアス、ＰＮ接合、部分的誘電体分離、及び完全な
誘電体分離によって分離されている。従来の誘電体分離
技術に於て用いられている誘電体材料は、二酸化シリコ
ン、ガラス等である。これらの能動素子及び回路のだめ
の好ましい分離は成る形の誘電体分離である。集積回路
装置に於ける誘電体分離は、回路素子が分離領域に端部
を接することを可能にし、従って集積回路装置上に能動
及び受動素子をより高い密度で実装させ得るので、ＰＮ
接合分離に優る大きな利点を有している。
成る形の誘電体分離は、分離領域の形成されるべき領域
のシリコン中に溝又は凹所を形成することを含む。その
溝が形成される間、他のシリコン表面は、溝を形成する
ために用いられるシリコン食刻液及び酸化雰囲気により
実質的に影響されない保護膜によって保護されている。
のシリコン中に溝又は凹所を形成することを含む。その
溝が形成される間、他のシリコン表面は、溝を形成する
ために用いられるシリコン食刻液及び酸化雰囲気により
実質的に影響されない保護膜によって保護されている。
通常用いられる保護層は、窒化シリコン及び二酸化シリ
コンのサンドイッチ層である。通常の化学的食刻によシ
溝が形成された後、シリコン基体に通常の酸化工程が施
され、その結果溝の領域に於けるシリコンが酸化されて
、溝が二酸化シリコンにより充填され且つシリコンが更
に深く酸化されて分離領域が形成される。この方法に関
連する主要な問題の１つは、鳥のくちばし″として知ら
れている現象である。
コンのサンドイッチ層である。通常の化学的食刻によシ
溝が形成された後、シリコン基体に通常の酸化工程が施
され、その結果溝の領域に於けるシリコンが酸化されて
、溝が二酸化シリコンにより充填され且つシリコンが更
に深く酸化されて分離領域が形成される。この方法に関
連する主要な問題の１つは、鳥のくちばし″として知ら
れている現象である。
鳥のくちばし”は、溝の上部周返に平坦でない二酸化シ
リコンが形成される現象であり、その現象は窒化シリコ
ン層の下側に於ける横方向の酸化によって生じる。成る
特定の厚さのシリコンの酸化は膨張するために略同等量
の自由空間を要し、そしてＳｉ３Ｎ４ は抑制されない
膨張を制限するので、窒化シリコンが溝の端部に於て押
し上げられる結果となる。最終的には、溝の周返領域に
一般的応力が生じるとともに、後に二酸化シリコンの垂
直部分に端部を接する良好な拡散領域を達成することが
困難になる。その様に端部を接し得ない場合には、その
二酸化シリコン領域の始めの目的の主要な利点は無効と
なる。エミッタが分離領域に端部を接している漏洩を生
じないトランジスタ及び短絡を生じない抵抗を得ること
が主要な問題である。この方法については、米国特許第
％９７０４８６号、第３５５４２５４号、第３６４８１
２５号、及び日本国特許８４２０３１号の明細書によシ
詳細に記載されている。
リコンが形成される現象であり、その現象は窒化シリコ
ン層の下側に於ける横方向の酸化によって生じる。成る
特定の厚さのシリコンの酸化は膨張するために略同等量
の自由空間を要し、そしてＳｉ３Ｎ４ は抑制されない
膨張を制限するので、窒化シリコンが溝の端部に於て押
し上げられる結果となる。最終的には、溝の周返領域に
一般的応力が生じるとともに、後に二酸化シリコンの垂
直部分に端部を接する良好な拡散領域を達成することが
困難になる。その様に端部を接し得ない場合には、その
二酸化シリコン領域の始めの目的の主要な利点は無効と
なる。エミッタが分離領域に端部を接している漏洩を生
じないトランジスタ及び短絡を生じない抵抗を得ること
が主要な問題である。この方法については、米国特許第
％９７０４８６号、第３５５４２５４号、第３６４８１
２５号、及び日本国特許８４２０３１号の明細書によシ
詳細に記載されている。
誘電体分離を形成するだめの他の技術が、米国特許第３
３８６８６５号の明細書及び Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｔｅｃｈｎｏｌｏｇ
ｙ、第５巻、第５−６号、１９６７年５月−６月、第３
０８頁乃至第３１０頁に於けるＲ、Ｅ、Ｊｏｎｅｓ及び
Ｖ、Ｙ＋Ｄｏｏ 等による” Ａ Ｃｏｍｐｏｓｉｔ
ｅＩｎｓｕｌａｔｏｒ−Ｊｕｎｃｔｉｏｎ ｌ５ｏｌ
ａｔｉｏｎ”と題する論文に記載されている。この技術
は、誘電体分離が必要とされる領域に於て基板上に二酸
化シリコン層又は同種の層全形成することを含む。
３８６８６５号の明細書及び Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｔｅｃｈｎｏｌｏｇ
ｙ、第５巻、第５−６号、１９６７年５月−６月、第３
０８頁乃至第３１０頁に於けるＲ、Ｅ、Ｊｏｎｅｓ及び
Ｖ、Ｙ＋Ｄｏｏ 等による” Ａ Ｃｏｍｐｏｓｉｔ
ｅＩｎｓｕｌａｔｏｒ−Ｊｕｎｃｔｉｏｎ ｌ５ｏｌ
ａｔｉｏｎ”と題する論文に記載されている。この技術
は、誘電体分離が必要とされる領域に於て基板上に二酸
化シリコン層又は同種の層全形成することを含む。
上記二酸什シリコンが配置された領域を除くすべての領
域に於て基板上にエピタキシャル層が形成されて、上記
二酸化シリコン層上に開孔が残される。上記エピタキシ
ャル層の表面及び上記開孔の側面が部分的に熱酸化され
る。上記開孔が部分的に熱酸化される。それから、上記
開孔が多結晶シリコン、二酸化シリコン又は同様な材料
の気相付着によって充填される。この技術は幾つかの欠
点を有している。この技術によシ必要とされる選択的エ
ピタキシャル技術は、二酸化シリコン領域とシリコン領
域との間の領域関係によって極めて影響全党は易い。例
えば、２つの異なる寸法のシリコン領域は異なる速度で
充填されがちであシ、従って処理の終りに於てそれらの
領域は異なる程度に充填されている。又、メサ形の付着
に於ては、結晶面（ｃｒｙｓｔａｌｌｏｇｒａｐｈｉｃ
ｆａｃｅｔｉｎｇ）が生じがちである。これは、ピ
ラミッド状の成長を生じて、始めのりソブラフイ能力以
上に分離領域を拡大させがちである。傾斜したシリコン
と二酸化シリコンとの界面は、又、二酸化シリコン領域
に端部を接している信頼性を有する拡散領域の達成に困
難を生じる。エミッタが分離領域に端部を接している漏
洩を生じないトランジスタ及び短絡を生じない抵抗を得
ることが主要な問題である。
域に於て基板上にエピタキシャル層が形成されて、上記
二酸化シリコン層上に開孔が残される。上記エピタキシ
ャル層の表面及び上記開孔の側面が部分的に熱酸化され
る。上記開孔が部分的に熱酸化される。それから、上記
開孔が多結晶シリコン、二酸化シリコン又は同様な材料
の気相付着によって充填される。この技術は幾つかの欠
点を有している。この技術によシ必要とされる選択的エ
ピタキシャル技術は、二酸化シリコン領域とシリコン領
域との間の領域関係によって極めて影響全党は易い。例
えば、２つの異なる寸法のシリコン領域は異なる速度で
充填されがちであシ、従って処理の終りに於てそれらの
領域は異なる程度に充填されている。又、メサ形の付着
に於ては、結晶面（ｃｒｙｓｔａｌｌｏｇｒａｐｈｉｃ
ｆａｃｅｔｉｎｇ）が生じがちである。これは、ピ
ラミッド状の成長を生じて、始めのりソブラフイ能力以
上に分離領域を拡大させがちである。傾斜したシリコン
と二酸化シリコンとの界面は、又、二酸化シリコン領域
に端部を接している信頼性を有する拡散領域の達成に困
難を生じる。エミッタが分離領域に端部を接している漏
洩を生じないトランジスタ及び短絡を生じない抵抗を得
ることが主要な問題である。
溝の形成及び充填については、米国特許第３８９２６０
８号及び第３９６９１６８号の明細書の如き他の文献に
記載されている。それらの文献に於ては、Ｖ型の溝、円
形の底部を有する溝、又は矩形の排気された空間を形成
するために化学的食刻が用いられている。それらの溝が
どの様にして形成されるかについては詳細に述べられて
いないが、それらの溝が化学的食刻工程の性質により制
限されることは明らかである。その方法は必ずしも平坦
な表面を生じず、溝が形成された後にフォトリングラフ
ィを必要とする。米国特許第３９へ６０６３号の明細書
は、多結晶シリコンによる充填を伴う同様な化学的食刻
について記載している。
８号及び第３９６９１６８号の明細書の如き他の文献に
記載されている。それらの文献に於ては、Ｖ型の溝、円
形の底部を有する溝、又は矩形の排気された空間を形成
するために化学的食刻が用いられている。それらの溝が
どの様にして形成されるかについては詳細に述べられて
いないが、それらの溝が化学的食刻工程の性質により制
限されることは明らかである。その方法は必ずしも平坦
な表面を生じず、溝が形成された後にフォトリングラフ
ィを必要とする。米国特許第３９へ６０６３号の明細書
は、多結晶シリコンによる充填を伴う同様な化学的食刻
について記載している。
この場合にも、溝は化学的食刻技術によって制限され、
多結晶シリコンの過度の成長がどの様にして除かれるか
についても明らかでない。米国特許第、！、７２５１６
０号及び第５９７９２３７号の明細書も溝の充填ｆ：示
している。これらの特許明細書に於ては、化学的食刻の
効果がより明確に示されており、シリコン表面が整合さ
れる特定の面の結晶に応じて正確な角度で傾斜する左右
対称の側壁を有している溝を設けるために単結晶シリコ
ンが選択的に化学的に食刻されることが示されている。
多結晶シリコンの過度の成長がどの様にして除かれるか
についても明らかでない。米国特許第、！、７２５１６
０号及び第５９７９２３７号の明細書も溝の充填ｆ：示
している。これらの特許明細書に於ては、化学的食刻の
効果がより明確に示されており、シリコン表面が整合さ
れる特定の面の結晶に応じて正確な角度で傾斜する左右
対称の側壁を有している溝を設けるために単結晶シリコ
ンが選択的に化学的に食刻されることが示されている。
米国特許第４１０４０８６号及び第４０１６０７７号の
両明細書は、シリコン基板中に深い埋設酸化物分離領域
を形成するだめの方法について開示しており、これらの
場合には、溝がシリコノ基板中に反応性イオン食刻を用
いて形成され、それらの溝を充填するために表面上に５
ｉ０２層が形成され、それから溝の中に配置されたＳ
ｉ ０２材料を除いて５ｉ０２層が表面上からすべて除
去される。
両明細書は、シリコン基板中に深い埋設酸化物分離領域
を形成するだめの方法について開示しており、これらの
場合には、溝がシリコノ基板中に反応性イオン食刻を用
いて形成され、それらの溝を充填するために表面上に５
ｉ０２層が形成され、それから溝の中に配置されたＳ
ｉ ０２材料を除いて５ｉ０２層が表面上からすべて除
去される。
極めて高密度の極めて小さい集積回路装置を形成するだ
めの他の方法が、米国特許第４２５６５１４号、第４２
０９３５０号、及び第４２３４３６２号の明細書に記載
されている。それらの特許明細書に記載されている、１
μｍ技術、深い溝及び浅い溝を用いた技術、及びポリベ
ース技術は、ヨリ低いコレクター分離領域間のキャパシ
タンス、よシ低いコレクターベース間のキャパシタンス
、より低いベース抵抗、及び低い拡散領域のキャパシタ
ンスを与える。しかしながら、この技術により形成され
たエミッタが溝又はメサ形領域と端部を接している装置
、及び溝又はメサ形領域と端部を接している抵抗は、“
側壁レール（５ｉｄｅ ｒａｉｌ）”効果として知ら
れている現象の故に、更にマスクを用いずには形成され
得ない。側壁レールとは、多結晶シリコンを除去するた
めに用いられた反応性イオン食刻工程に於て除去されな
かった、メサ形領域の垂直な側壁上のドープされた多結
晶シリコンの薄い領域を言う。これらの一部の特許明細
書は、実質的に垂直であシそして垂直線から５℃よりも
大きくない角度を有する、メサ形領域の側壁について記
載してい−る。
めの他の方法が、米国特許第４２５６５１４号、第４２
０９３５０号、及び第４２３４３６２号の明細書に記載
されている。それらの特許明細書に記載されている、１
μｍ技術、深い溝及び浅い溝を用いた技術、及びポリベ
ース技術は、ヨリ低いコレクター分離領域間のキャパシ
タンス、よシ低いコレクターベース間のキャパシタンス
、より低いベース抵抗、及び低い拡散領域のキャパシタ
ンスを与える。しかしながら、この技術により形成され
たエミッタが溝又はメサ形領域と端部を接している装置
、及び溝又はメサ形領域と端部を接している抵抗は、“
側壁レール（５ｉｄｅ ｒａｉｌ）”効果として知ら
れている現象の故に、更にマスクを用いずには形成され
得ない。側壁レールとは、多結晶シリコンを除去するた
めに用いられた反応性イオン食刻工程に於て除去されな
かった、メサ形領域の垂直な側壁上のドープされた多結
晶シリコンの薄い領域を言う。これらの一部の特許明細
書は、実質的に垂直であシそして垂直線から５℃よりも
大きくない角度を有する、メサ形領域の側壁について記
載してい−る。
本発明の要旨
本発明の目的は、反応性イオン食刻後に半導体装置中の
二酸化シリコンの垂直な側壁上に残された残留物を除く
だめの方法を提供することである。
二酸化シリコンの垂直な側壁上に残された残留物を除く
だめの方法を提供することである。
本発明の他の目的は、深い誘電体分離領域の側壁レール
効果を除くための方法を提供することである。
効果を除くための方法を提供することである。
本発明の他の目的は、エミッタが分離領域に端部を接し
ている漏洩が減少されたトランジスタの形成方法を提供
することである。
ている漏洩が減少されたトランジスタの形成方法を提供
することである。
本発明の他の目的は、短絡を生じない抵抗を設けるだめ
の方法を提供することである。
の方法を提供することである。
本発明の更に他の目的は、反応性イオン食刻後に二酸化
シリコン層の開孔の側壁上に残された残留物を除くだめ
の方法を提供することである。
シリコン層の開孔の側壁上に残された残留物を除くだめ
の方法を提供することである。
本発明の上記及び他の目的は、側壁の垂直方向に関して
少くとも＋３００の傾斜を有する様に、側壁を再成形す
ることを含む方法によって達成される。その傾斜した側
壁は、反応性イオン食刻された二酸化シリコンの垂直な
側壁上に付着された多結晶のシリコンの残留物を除く。
少くとも＋３００の傾斜を有する様に、側壁を再成形す
ることを含む方法によって達成される。その傾斜した側
壁は、反応性イオン食刻された二酸化シリコンの垂直な
側壁上に付着された多結晶のシリコンの残留物を除く。
この方法の１実施例に於ては、深い誘電体分離を用いた
装置に於ける二酸化シリコンのメサ形領域の側壁の上部
がその側壁の露出部分が垂直方向から例えば ３０乃至
４５°の角度になる様に、イオン・ミリングされる。
装置に於ける二酸化シリコンのメサ形領域の側壁の上部
がその側壁の露出部分が垂直方向から例えば ３０乃至
４５°の角度になる様に、イオン・ミリングされる。
本発明の好実施例
第１Ａ図乃至第１Ｅ図は、本発明の方法に従って半導体
装置中に埋設酸化物領域を形成するだめの製造工程を示
している。第１Ａ図に示されている構造体は、説明のた
めにＰ導電型として示されている単結晶シリコン基板１
０、基板１０上のＮ＋層１２、及び層１２上のＮ導電型
の層１４を有している。本発明の目的のためには、基板
１ｏ並びに層１２及び１４のすべて又は幾つかが、示さ
れている導電型と反対の導電型を有し得る。しがし７な
がら、層１２は、最終的にバイポーラ・トランジスタの
コレクタになる、高導電率の領域であることが好ましい
。この構造体は種々の技術によって形成され得る。しか
しながら、その好ましい技術に於ては、Ｐ導電型の単結
晶シリコン基板が設けられ、そしてＩ Ｘ １０１９乃
至ｌＸ１０２１原子／ｃｃの表面濃度を有するＮ十領域
を形成するために砒素、アンチモン又は燐の如きＮ型不
純物の従来の拡散又はイオン注入を用いることによシ基
板中に全体的にＮ十型拡散が施される。次に、層１４が
基板１０上の層１２上にエピタキシャル成長される。こ
れは、５ｉＣｔ４／Ｈ＋ 又は５ｉＨ４／Ｉ（＋の混合
物を用いる如き従来技術によシ、約１［１００乃至１２
００℃の成長温度に於て行われ得る。
装置中に埋設酸化物領域を形成するだめの製造工程を示
している。第１Ａ図に示されている構造体は、説明のた
めにＰ導電型として示されている単結晶シリコン基板１
０、基板１０上のＮ＋層１２、及び層１２上のＮ導電型
の層１４を有している。本発明の目的のためには、基板
１ｏ並びに層１２及び１４のすべて又は幾つかが、示さ
れている導電型と反対の導電型を有し得る。しがし７な
がら、層１２は、最終的にバイポーラ・トランジスタの
コレクタになる、高導電率の領域であることが好ましい
。この構造体は種々の技術によって形成され得る。しか
しながら、その好ましい技術に於ては、Ｐ導電型の単結
晶シリコン基板が設けられ、そしてＩ Ｘ １０１９乃
至ｌＸ１０２１原子／ｃｃの表面濃度を有するＮ十領域
を形成するために砒素、アンチモン又は燐の如きＮ型不
純物の従来の拡散又はイオン注入を用いることによシ基
板中に全体的にＮ十型拡散が施される。次に、層１４が
基板１０上の層１２上にエピタキシャル成長される。こ
れは、５ｉＣｔ４／Ｈ＋ 又は５ｉＨ４／Ｉ（＋の混合
物を用いる如き従来技術によシ、約１［１００乃至１２
００℃の成長温度に於て行われ得る。
Ｎ＋層１２は１乃至５μｍの典型的な厚さを有し、エピ
タキシャル層１４は０．５乃至１０．ｐｍの厚さを有し
得るが、その厳密な厚さは形成されるべき装置に依存す
る。
タキシャル層１４は０．５乃至１０．ｐｍの厚さを有し
得るが、その厳密な厚さは形成されるべき装置に依存す
る。
又は、上記構造体は、後にバイポーラ装置の形成が望ま
れる場合には埋込サブコレクタ領域の形成を含む、熱拡
散、イオン注入及び／若しくはエピタキシャル成長の種
々の組合せによっても形成され得る。
れる場合には埋込サブコレクタ領域の形成を含む、熱拡
散、イオン注入及び／若しくはエピタキシャル成長の種
々の組合せによっても形成され得る。
次に：二酸化シリコン（Ｓｉ０２）層１６が、湿った又
は乾燥した酸素の雰囲気中での熱成長又は化学的気相付
着の従来技術によって形成される。
は乾燥した酸素の雰囲気中での熱成長又は化学的気相付
着の従来技術によって形成される。
層１６の厚さは、典型的には２５０乃至１００００Ａ％
より好ましくは１０００乃至ｓ ａ ｏ ＯＸ。
より好ましくは１０００乃至ｓ ａ ｏ ＯＸ。
の任意の適当な厚さであり得る。次に、多結晶シリコン
層１Ｂが従来技術を用いてＳｉ０２層１６上に付着され
る。多結晶シリコン層１８は、先に述べたエピタキシャ
ル層１４の形成に用いられた同一の装置を用いて又は任
意の従来の付着技術によって付着され得る。一般的に、
層１８の厚さは、典型的な装置の場合には、０．２乃至
１．５μｍの範囲である。
層１Ｂが従来技術を用いてＳｉ０２層１６上に付着され
る。多結晶シリコン層１８は、先に述べたエピタキシャ
ル層１４の形成に用いられた同一の装置を用いて又は任
意の従来の付着技術によって付着され得る。一般的に、
層１８の厚さは、典型的な装置の場合には、０．２乃至
１．５μｍの範囲である。
装置中に埋設酸化物領域を形成するためには、溝２０が
Ｎ＋層１２を経て基板１０に達する様に充分な深さに形
成されねばならない。それらの溝２０は任意の適当な技
術によって形成され得るが、好ましくは反応性イオン食
刻によって形成される。
Ｎ＋層１２を経て基板１０に達する様に充分な深さに形
成されねばならない。それらの溝２０は任意の適当な技
術によって形成され得るが、好ましくは反応性イオン食
刻によって形成される。
溝を半導体中に反応性イオン食刻技術によシ形成するだ
めの技術は、米国特許第５９６６５７７号、第３９９７
５７８’号、及びＩＢＭ ＴＤＢ、第２０巻、第１号
、第１４４頁、１９７７年６月に於けるＳ、Ａ、Ａｂｂ
ａｓによる’Ｒｅｃｅｓｓｅｄ ０ｘｉｄｅＩｓｏｌａ
ｔｉｏｎ Ｐｒｏｃｅｓｓ” と題する論文に記載
されている。シリコンを食刻するために特に有利な方法
は、特願昭５１−７９９９５号の明細書に記載されてい
る。溝２０を形成するためには、多結晶シリコン層１８
の上面に適当なマスクが形成され、基板が反応性イオン
食刻される。マスクを形成するための典型的な技術は、
多結晶シリコン層１８の表面を酸化しそして溝の形成さ
れるべき領域上の部分を従来のフォトリソグラフィ技術
により除去する方法である。マスク層は当技術分野に於
て周知であるので、特に示されていない。
めの技術は、米国特許第５９６６５７７号、第３９９７
５７８’号、及びＩＢＭ ＴＤＢ、第２０巻、第１号
、第１４４頁、１９７７年６月に於けるＳ、Ａ、Ａｂｂ
ａｓによる’Ｒｅｃｅｓｓｅｄ ０ｘｉｄｅＩｓｏｌａ
ｔｉｏｎ Ｐｒｏｃｅｓｓ” と題する論文に記載
されている。シリコンを食刻するために特に有利な方法
は、特願昭５１−７９９９５号の明細書に記載されてい
る。溝２０を形成するためには、多結晶シリコン層１８
の上面に適当なマスクが形成され、基板が反応性イオン
食刻される。マスクを形成するための典型的な技術は、
多結晶シリコン層１８の表面を酸化しそして溝の形成さ
れるべき領域上の部分を従来のフォトリソグラフィ技術
により除去する方法である。マスク層は当技術分野に於
て周知であるので、特に示されていない。
それから、第１Ａ図に示される如く、溝２０が形成され
る。それらの溝の深さは、第１Ａ図に於ける拡散された
Ｎ十層１２の下方迄延びる様に充分深くなければならな
い。
る。それらの溝の深さは、第１Ａ図に於ける拡散された
Ｎ十層１２の下方迄延びる様に充分深くなければならな
い。
第１Ｂ図に示されている如く、次の工程は、溝２０を適
当な誘電体材料で充填することである。溝２０を完全に
充填するためには、全体的な誘電体材料の層２２が少く
とも溝２０の幅の半分又は溝２Ｄの深さと同一である厚
さのいずれかの適当な厚さを有していなければならない
。溝２０を充填するだめの好ましい誘電体材料は、ＣＯ
２／ Ｓ ｉＨ４／Ｎ２又はＮ ２ Ｑ／ ８ ｉ Ｈ
４／ Ｎ ２の気体混合物を用′いて８００乃至１００
０℃で化学的に気相付着する技術によって付着されたＳ
ｉ ０２である。その典型的な付着速度は毎分５０乃
至２００Ｘのオーダーであシ、付着された全体の厚さは
少くとも溝２０の幅の半分である。溝２００幅は典型的
には０゜１乃至５０μｍの範囲内で異なり、その深さは
典型的には０，２乃至１０μｍの範囲内で異なる。
当な誘電体材料で充填することである。溝２０を完全に
充填するためには、全体的な誘電体材料の層２２が少く
とも溝２０の幅の半分又は溝２Ｄの深さと同一である厚
さのいずれかの適当な厚さを有していなければならない
。溝２０を充填するだめの好ましい誘電体材料は、ＣＯ
２／ Ｓ ｉＨ４／Ｎ２又はＮ ２ Ｑ／ ８ ｉ Ｈ
４／ Ｎ ２の気体混合物を用′いて８００乃至１００
０℃で化学的に気相付着する技術によって付着されたＳ
ｉ ０２である。その典型的な付着速度は毎分５０乃
至２００Ｘのオーダーであシ、付着された全体の厚さは
少くとも溝２０の幅の半分である。溝２００幅は典型的
には０゜１乃至５０μｍの範囲内で異なり、その深さは
典型的には０，２乃至１０μｍの範囲内で異なる。
溝２０の深さ及び幅に応じて、充填された溝２０の上方
に於て表面上に凹所２４が形成される。
に於て表面上に凹所２４が形成される。
層２２の表面から均一な厚さが除去された場合には凹所
２４は下方に伝えられて、装置の表面中に現われる。そ
の様な凹所は、最終的装置上に必要な導体を形成する際
に問題を生じる。凹所２４を除くためには、第１Ｃ図に
示されている如く、凹所２４を充填して比較的平坦な表
面２８を得るだめに層２６材料が表面上に流される。層
２６は、ポリイミド樹脂の如き有機材料又は適当なレジ
スト材料の層であることが好ましい。その厚さは任意の
適当な厚さでよいが、好ましくは１乃至５．０Ｆｍであ
る。
２４は下方に伝えられて、装置の表面中に現われる。そ
の様な凹所は、最終的装置上に必要な導体を形成する際
に問題を生じる。凹所２４を除くためには、第１Ｃ図に
示されている如く、凹所２４を充填して比較的平坦な表
面２８を得るだめに層２６材料が表面上に流される。層
２６は、ポリイミド樹脂の如き有機材料又は適当なレジ
スト材料の層であることが好ましい。その厚さは任意の
適当な厚さでよいが、好ましくは１乃至５．０Ｆｍであ
る。
第１Ｄ図に示されている如く、層２６、層２２、及び層
１８の一部が除去されて、誘電体材料で充填された溝２
０が残され、その誘電体材料で充填された溝は同一基板
上の関連する素子間に電気的分離を設けるために単結晶
シリコン装置を包囲すする分離領域として働く。この除
去の工程は、層２６、層２２、及び層１８の一部を反応
性イオン食刻することによって達成される。この方法の
ために用いられる装置は、基板がシリコン陰極のカバー
・プレート上に配置される、低圧スパッタ食刻装置であ
ることが好ましい。有機材料／ Ｓ ｉ０２／Ｓｔの食
刻速度比が略１：１：１になる様に、ＣＦ４の如き弗素
化された炭化水素が食刻剤として用いられる。気体の圧
力は、毎分２乃至５０ｃｃの気体流量で、１ｏ乃至７ｏ
μｍｆ生じ得る。
１８の一部が除去されて、誘電体材料で充填された溝２
０が残され、その誘電体材料で充填された溝は同一基板
上の関連する素子間に電気的分離を設けるために単結晶
シリコン装置を包囲すする分離領域として働く。この除
去の工程は、層２６、層２２、及び層１８の一部を反応
性イオン食刻することによって達成される。この方法の
ために用いられる装置は、基板がシリコン陰極のカバー
・プレート上に配置される、低圧スパッタ食刻装置であ
ることが好ましい。有機材料／ Ｓ ｉ０２／Ｓｔの食
刻速度比が略１：１：１になる様に、ＣＦ４の如き弗素
化された炭化水素が食刻剤として用いられる。気体の圧
力は、毎分２乃至５０ｃｃの気体流量で、１ｏ乃至７ｏ
μｍｆ生じ得る。
高周波電力レベルは、０．２乃至０．５ワツト／ｃｒｎ
２であることが好捷しい。この様にして、反応性イオン
食刻処理は、Ｓｉ、５ｉ０２及びポリイミドの食刻速度
が略同−であるので、それらの層が漸次食刻される間、
始めの比較的平坦な表面２８を維持する。反応性イオン
食刻後の新しい表面３２が第１Ｄ図に示されている。
２であることが好捷しい。この様にして、反応性イオン
食刻処理は、Ｓｉ、５ｉ０２及びポリイミドの食刻速度
が略同−であるので、それらの層が漸次食刻される間、
始めの比較的平坦な表面２８を維持する。反応性イオン
食刻後の新しい表面３２が第１Ｄ図に示されている。
第１Ｅ図に示されている如く、埋設領域の形成に於ける
次の工程は、残されている多結晶シリコン層１８の除去
である。その多結晶シリコン層１８を除去するためには
、多結晶シリコンだけを選択的に食刻してＳ ｉ ０２
材料を食刻゛しない食刻剤に基板がさらされる。その様
な食刻剤はピロカテコールである。ピロカテコール食刻
剤は第１Ｅ図に示されている５ｉ０２層１６上の多結晶
シリコンをすべて除去する。又は、上記の残されている
多結晶シリコン層１８は、シリコンを選択的に除去する
雰囲気中で反応性イオン食刻することによっても除去さ
れ得る。例えば、多結晶シリコン及び酸化物の食刻比が
１５：１であるＳＦ６、又は上記食刻比が４５：１であ
るＳＦ６／Ｃ１２、又は上記食刻比が６：１であるＣ１
２／アルゴン等が用いられる。第１Ｅ図に示されている
如く、層１６の表面上に僅かに突出する埋設酸化物領域
即ちメサ形領域３４Ａ及び３４Ｂが形成される。しかし
ながら、メサ形領域５４Ａ及び３４Ｂの上面は、付着さ
れた層２２に存在していた凹所２４を有さす、平坦であ
る。
次の工程は、残されている多結晶シリコン層１８の除去
である。その多結晶シリコン層１８を除去するためには
、多結晶シリコンだけを選択的に食刻してＳ ｉ ０２
材料を食刻゛しない食刻剤に基板がさらされる。その様
な食刻剤はピロカテコールである。ピロカテコール食刻
剤は第１Ｅ図に示されている５ｉ０２層１６上の多結晶
シリコンをすべて除去する。又は、上記の残されている
多結晶シリコン層１８は、シリコンを選択的に除去する
雰囲気中で反応性イオン食刻することによっても除去さ
れ得る。例えば、多結晶シリコン及び酸化物の食刻比が
１５：１であるＳＦ６、又は上記食刻比が４５：１であ
るＳＦ６／Ｃ１２、又は上記食刻比が６：１であるＣ１
２／アルゴン等が用いられる。第１Ｅ図に示されている
如く、層１６の表面上に僅かに突出する埋設酸化物領域
即ちメサ形領域３４Ａ及び３４Ｂが形成される。しかし
ながら、メサ形領域５４Ａ及び３４Ｂの上面は、付着さ
れた層２２に存在していた凹所２４を有さす、平坦であ
る。
第１Ｅ図に於て、２つの酸化物領域即ちメサ形領域３４
Ａ及び３４Ｂは、メサ形領域の側壁３８に端部を接する
領域５６に於ける抵抗がメサ形領域の側壁部分４０上の
残留物（図示せず）によってしばしば短絡を生じること
を指摘するために示されている。その残留物は、典型的
には、付着されそして装置の他の部分から反応性イオン
食刻により除去されるドープされた多結晶シリコンが残
されたものである。同様に、側壁３８に端部を接するエ
ミッタを有しているトランジスタは上述の側壁部分４０
上の残留物によりしばしば漏洩を生じる。第１Ｅ図に示
されている装置の領域４２が第１Ｆ図に於て拡大して示
されている。
Ａ及び３４Ｂは、メサ形領域の側壁３８に端部を接する
領域５６に於ける抵抗がメサ形領域の側壁部分４０上の
残留物（図示せず）によってしばしば短絡を生じること
を指摘するために示されている。その残留物は、典型的
には、付着されそして装置の他の部分から反応性イオン
食刻により除去されるドープされた多結晶シリコンが残
されたものである。同様に、側壁３８に端部を接するエ
ミッタを有しているトランジスタは上述の側壁部分４０
上の残留物によりしばしば漏洩を生じる。第１Ｅ図に示
されている装置の領域４２が第１Ｆ図に於て拡大して示
されている。
第１Ｆ図に示されている如く、メサ形領域の側壁部分４
０は、垂直線との間に角度θｌを成し、角度θ１は５°
以下である。この場合、それを−５°以下の値と定める
。
０は、垂直線との間に角度θｌを成し、角度θ１は５°
以下である。この場合、それを−５°以下の値と定める
。
本発明の方法に従って、メサ形領域の側壁部分４０が、
新しい側壁部分４０４を形成する様に再成形される。メ
サ形領域の新しい側壁部分４ＤＡは、θ２が＋３００以
上である様に、上面４４がら外方へ傾斜している。角度
θ２は、側壁部分４０Ａ上のすべての残留物が後の反応
性イオン食刻工程に於て完全に除去され得る様に、３０
０以上でなければならない。側壁部分４０Ａから残留物
をすべて除去することにょシ、エミッタが分離領域に端
部を接しているトランジスタは漏洩を生じず、又領域３
６に於ける抵抗は短絡を生じない。
新しい側壁部分４０４を形成する様に再成形される。メ
サ形領域の新しい側壁部分４ＤＡは、θ２が＋３００以
上である様に、上面４４がら外方へ傾斜している。角度
θ２は、側壁部分４０Ａ上のすべての残留物が後の反応
性イオン食刻工程に於て完全に除去され得る様に、３０
０以上でなければならない。側壁部分４０Ａから残留物
をすべて除去することにょシ、エミッタが分離領域に端
部を接しているトランジスタは漏洩を生じず、又領域３
６に於ける抵抗は短絡を生じない。
角度θ２は５０’以上且っ９ｏ０以下の任意の角度であ
り得るが、上限の値は装置の形状によって制限される。
り得るが、上限の値は装置の形状によって制限される。
実際的な制限として、通常は、約７０°のオーダーの角
度が上限である。
度が上限である。
第１Ｇ図に於て、側壁部分４０Ａはイオン・ミリングに
より形成された。イオン・ミリングは角度θ２の上限を
約４５°に制限し、従って＋３０乃至４５°の範囲のθ
２を生じる。一般的には、傾斜が緩くなる様に、角度θ
２を出来る限り大きくすることが好ましい。典型的には
、角度θ２は出来る限り大きくされ、その上限は装置の
形状により又は傾斜した側壁の形成方法により決定され
る。
より形成された。イオン・ミリングは角度θ２の上限を
約４５°に制限し、従って＋３０乃至４５°の範囲のθ
２を生じる。一般的には、傾斜が緩くなる様に、角度θ
２を出来る限り大きくすることが好ましい。典型的には
、角度θ２は出来る限り大きくされ、その上限は装置の
形状により又は傾斜した側壁の形成方法により決定され
る。
メサ形領域の傾斜した側壁部分４０Ａ’ｉ形成する他の
方法が第２Ａ図及び第２Ｂ図に示されている。第２Ａ図
に示されている如く、化学的に気相付着された二酸化シ
リコン層（ＣＶＤ−８ｉＣ）ｚ層）４６がメサ形領域３
４Ａ及び５ｉ０２層１６上に形成される。次に、層４６
が、傾斜した側壁部分４０Ａ’５有する領域４８を除く
すべての領域に於て反応性イオン食刻される。こあ方法
を用いた場合には、角度θ３の上限は５０°のオーダー
である。
方法が第２Ａ図及び第２Ｂ図に示されている。第２Ａ図
に示されている如く、化学的に気相付着された二酸化シ
リコン層（ＣＶＤ−８ｉＣ）ｚ層）４６がメサ形領域３
４Ａ及び５ｉ０２層１６上に形成される。次に、層４６
が、傾斜した側壁部分４０Ａ’５有する領域４８を除く
すべての領域に於て反応性イオン食刻される。こあ方法
を用いた場合には、角度θ３の上限は５０°のオーダー
である。
更にもう１つの方法が第５Ａ図乃至第３Ｃ図に示されて
おシ、この場合には、ＤＶＤ−８ｉＯ２層４６が第２Ａ
図に示されている如く付着されてから、層４６上に平坦
化のための層５０が付着される。この層５０は、前述の
層２６と同様に、ポリイミド樹脂の如き有機材料又は適
当なレジスト材料の層から成ることが好ましい。それか
ら、層４６Ａ及び５０Ａが平坦な表面５２を形成する迄
、装置が反応性イオン食刻される。この点に於て、反応
性イオン食刻の条件は、メサ形領域５４Ａの上面から層
４６Ａ以外の部分が除去される様に、変更される。その
結果形成されたメサ形領域は傾斜した側壁部分４０Ｂｉ
有し、その角度θ４は３０°から７０°以上迄である。
おシ、この場合には、ＤＶＤ−８ｉＯ２層４６が第２Ａ
図に示されている如く付着されてから、層４６上に平坦
化のための層５０が付着される。この層５０は、前述の
層２６と同様に、ポリイミド樹脂の如き有機材料又は適
当なレジスト材料の層から成ることが好ましい。それか
ら、層４６Ａ及び５０Ａが平坦な表面５２を形成する迄
、装置が反応性イオン食刻される。この点に於て、反応
性イオン食刻の条件は、メサ形領域５４Ａの上面から層
４６Ａ以外の部分が除去される様に、変更される。その
結果形成されたメサ形領域は傾斜した側壁部分４０Ｂｉ
有し、その角度θ４は３０°から７０°以上迄である。
この場合の上限は装置の形状によって決定される。この
方法を用いいた場合には、角度θ４は、先に述べた２つ
の方法を用いた場合よりも大きくされ得る。
方法を用いいた場合には、角度θ４は、先に述べた２つ
の方法を用いた場合よりも大きくされ得る。
本発明の方法は又、第４Ａ図乃至第４Ｄ図に示されてい
る如く、半導体装置上の金属接点への貫通孔に於ける残
留物を除去するためにも有用である。貫通孔６２を有す
る５ｉ０２層６０が、金属接点６６を有する半導体装置
６４上に付着される。
る如く、半導体装置上の金属接点への貫通孔に於ける残
留物を除去するためにも有用である。貫通孔６２を有す
る５ｉ０２層６０が、金属接点６６を有する半導体装置
６４上に付着される。
第４Ａ図に於ける領域６８が第４Ｂ図に於て拡大して示
されている。第４Ｃ図に示されている如く、ＣＶＤ−８
ｒ０２層９９が５ｉ０２層６０及び金属接点６６上に付
着される。それから、５０°以上の角度θ５を有する傾
斜した端部７０が層６０に設けられる様に、層９９が反
応性イオン食刻される。
されている。第４Ｃ図に示されている如く、ＣＶＤ−８
ｒ０２層９９が５ｉ０２層６０及び金属接点６６上に付
着される。それから、５０°以上の角度θ５を有する傾
斜した端部７０が層６０に設けられる様に、層９９が反
応性イオン食刻される。
本発明の方法は又、第５Ａ図乃至第５Ｄ図に示されてい
る如く、半導体装置に接点開孔を設けるためにも有用で
ある。第５Ａ図に於て、層８０．８２及び８４を有する
半導体装置上に、５ｉ０２層８６及び８８が付着され、
層８０へ接点開孔８７が設けられる。第５Ａ図に於ける
領域８９が第５Ｂ図に於て拡大して示されている。露出
された層８０及びＳ ｉ ０２層８８上にＣＶＤ−８ｉ
Ｏ２層９０が付着される。それから、第５Ｄ図に示され
ている如く、層８８の側壁９１が新しい傾斜した側壁９
２に再成形された構造体が形成される様に、層９０が反
応性イオン食刻される。再成形された側壁９２は３０°
以上の角度θ６を形成する。
る如く、半導体装置に接点開孔を設けるためにも有用で
ある。第５Ａ図に於て、層８０．８２及び８４を有する
半導体装置上に、５ｉ０２層８６及び８８が付着され、
層８０へ接点開孔８７が設けられる。第５Ａ図に於ける
領域８９が第５Ｂ図に於て拡大して示されている。露出
された層８０及びＳ ｉ ０２層８８上にＣＶＤ−８ｉ
Ｏ２層９０が付着される。それから、第５Ｄ図に示され
ている如く、層８８の側壁９１が新しい傾斜した側壁９
２に再成形された構造体が形成される様に、層９０が反
応性イオン食刻される。再成形された側壁９２は３０°
以上の角度θ６を形成する。
第１Ａ図乃至第１Ｇ図は本発明の方法の第１実施例に従
って形成されている装置を示す縦断面図、第２Ａ図及び
第２Ｂ図は本発明による方法の第２実施例を示す縦断面
図、第５Ａ図乃至第３Ｃ図は本発明による方法の第５実
施例を示す縦断面図、第４Ａ図乃至第４Ｄ図は貫通孔を
設けるために用いられている本発明の方法を示す縦断面
図、第５Ａ図乃至第５Ｄ図は接点開孔を設けるために用
いられている本発明の方法を示す縦断面図である。 １０・・・・単結晶シリコン基板（Ｐ導電型）、１２・
・・・Ｎ十層、１４・・・Ｎ導電型のエピタキシャル層
、１６．６０．８６．８８・・・・５ｉ０２層、１８・
・・・多結晶シリコン層、２０・・・・溝、２２・・・
・誘電体材料の層、２４・・・・凹所、２６．５０．５
０Ａ・・・・平坦化のための層、２Ｂ、５２・・・・平
坦々表面、′５２・・・・ＲＩＥ後の新しい表面、３４
Ａ、３４Ｂ・・・・メサ形領域（埋設酸化物領域）、３
８・・・・メサ形領域の側壁、４０・・・・側壁部分、
４０Ａ１４０Ｂ・・・・再成形された傾斜した側壁部分
、４４・・・・上面、４６．４６Ａ、９０．９９°。 ・・ＣＶ Ｄ−８ｉ０２層、６２・・・・貫通孔、６４
・・・・半導体装置、６６・・・・金属接点、７０・：
・・傾斜した端部、８０．８２．８４・・・・層、８７
・・・・接点開孔、９１・・・・側壁、９２・・・・再
成形された傾斜した側壁。 出願人 インターカシ町りレービジネス・マシーンズ
・コーポレーションＬ Ｌ 第１頁の続き ０発 明 者 ジョン・レスター・マウア・フォース アメリカ合衆国コネチカット州 サウス・ケント・ギア・マウン テン・ロード（番地なし） ０発 明 者 ホミ・ガスタジ・サー力すアメリカ合衆
国ニューヨーク州 ホープウェル・ジャンクション ・バーブランク・アベニュー２９ 番地
って形成されている装置を示す縦断面図、第２Ａ図及び
第２Ｂ図は本発明による方法の第２実施例を示す縦断面
図、第５Ａ図乃至第３Ｃ図は本発明による方法の第５実
施例を示す縦断面図、第４Ａ図乃至第４Ｄ図は貫通孔を
設けるために用いられている本発明の方法を示す縦断面
図、第５Ａ図乃至第５Ｄ図は接点開孔を設けるために用
いられている本発明の方法を示す縦断面図である。 １０・・・・単結晶シリコン基板（Ｐ導電型）、１２・
・・・Ｎ十層、１４・・・Ｎ導電型のエピタキシャル層
、１６．６０．８６．８８・・・・５ｉ０２層、１８・
・・・多結晶シリコン層、２０・・・・溝、２２・・・
・誘電体材料の層、２４・・・・凹所、２６．５０．５
０Ａ・・・・平坦化のための層、２Ｂ、５２・・・・平
坦々表面、′５２・・・・ＲＩＥ後の新しい表面、３４
Ａ、３４Ｂ・・・・メサ形領域（埋設酸化物領域）、３
８・・・・メサ形領域の側壁、４０・・・・側壁部分、
４０Ａ１４０Ｂ・・・・再成形された傾斜した側壁部分
、４４・・・・上面、４６．４６Ａ、９０．９９°。 ・・ＣＶ Ｄ−８ｉ０２層、６２・・・・貫通孔、６４
・・・・半導体装置、６６・・・・金属接点、７０・：
・・傾斜した端部、８０．８２．８４・・・・層、８７
・・・・接点開孔、９１・・・・側壁、９２・・・・再
成形された傾斜した側壁。 出願人 インターカシ町りレービジネス・マシーンズ
・コーポレーションＬ Ｌ 第１頁の続き ０発 明 者 ジョン・レスター・マウア・フォース アメリカ合衆国コネチカット州 サウス・ケント・ギア・マウン テン・ロード（番地なし） ０発 明 者 ホミ・ガスタジ・サー力すアメリカ合衆
国ニューヨーク州 ホープウェル・ジャンクション ・バーブランク・アベニュー２９ 番地
Claims (1)
- 【特許請求の範囲】 側壁部を有するメサ形領域上に付着されそして反応性イ
オン食刻により除去されるべき層の残留物を上記側壁部
から除去するための方法であって、表面上に上記メサ形
領域を有する基板を設け、上記基板の上記表面に垂直な
線に関して傾斜する様に上記メサ形領域の側壁部の一部
を再成形することを含む、 側壁部を有するメサ形領域上の残留物の除去方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/279,129 US4389294A (en) | 1981-06-30 | 1981-06-30 | Method for avoiding residue on a vertical walled mesa |
| US279129 | 1981-06-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS589338A true JPS589338A (ja) | 1983-01-19 |
| JPH0371781B2 JPH0371781B2 (ja) | 1991-11-14 |
Family
ID=23067742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57108589A Granted JPS589338A (ja) | 1981-06-30 | 1982-06-25 | 残留物の除去方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4389294A (ja) |
| EP (1) | EP0068275B1 (ja) |
| JP (1) | JPS589338A (ja) |
| DE (1) | DE3279917D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001319969A (ja) * | 2000-03-24 | 2001-11-16 | Koninkl Philips Electronics Nv | 絶縁領域の形成方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5480832A (en) * | 1991-10-14 | 1996-01-02 | Nippondenso Co., Ltd. | Method for fabrication of semiconductor device |
| US5521422A (en) * | 1994-12-02 | 1996-05-28 | International Business Machines Corporation | Corner protected shallow trench isolation device |
| KR100216267B1 (ko) * | 1996-12-26 | 1999-08-16 | 구본준 | 트렌치 격리구조를 갖는 반도체 장치 제조방법 |
| US5804490A (en) * | 1997-04-14 | 1998-09-08 | International Business Machines Corporation | Method of filling shallow trenches |
| JP3252780B2 (ja) * | 1998-01-16 | 2002-02-04 | 日本電気株式会社 | シリコン層のエッチング方法 |
| US6221733B1 (en) * | 1998-11-13 | 2001-04-24 | Lattice Semiconductor Corporation | Reduction of mechanical stress in shallow trench isolation process |
| US6159821A (en) * | 1999-02-12 | 2000-12-12 | Vanguard International Semiconductor Corporation | Methods for shallow trench isolation |
| US6232203B1 (en) * | 1999-07-23 | 2001-05-15 | Taiwan Semiconductor Manufacturing Company | Process for making improved shallow trench isolation by employing nitride spacers in the formation of the trenches |
| US6198140B1 (en) | 1999-09-08 | 2001-03-06 | Denso Corporation | Semiconductor device including several transistors and method of manufacturing the same |
| US6096623A (en) * | 1999-09-09 | 2000-08-01 | United Semiconductor Corp. | Method for forming shallow trench isolation structure |
| WO2001063663A1 (en) * | 2000-02-24 | 2001-08-30 | Advanced Micro Devices, Inc. | Enhanced planarity isolation structure and method |
| JP4068286B2 (ja) | 2000-06-30 | 2008-03-26 | 株式会社東芝 | 半導体装置の製造方法 |
| US10879108B2 (en) * | 2016-11-15 | 2020-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Topographic planarization method for lithography process |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5249772A (en) * | 1975-10-18 | 1977-04-21 | Hitachi Ltd | Process for production of semiconductor device |
| JPS5328530A (en) * | 1976-08-30 | 1978-03-16 | Hitachi Ltd | Method of etching surfaces of solids |
| JPS5444474A (en) * | 1977-09-14 | 1979-04-07 | Matsushita Electric Ind Co Ltd | Contact forming method of semiconductor device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3880684A (en) * | 1973-08-03 | 1975-04-29 | Mitsubishi Electric Corp | Process for preparing semiconductor |
| US3918149A (en) * | 1974-06-28 | 1975-11-11 | Intel Corp | Al/Si metallization process |
| GB1485015A (en) * | 1974-10-29 | 1977-09-08 | Mullard Ltd | Semi-conductor device manufacture |
| US4117301A (en) * | 1975-07-21 | 1978-09-26 | Rca Corporation | Method of making a submicrometer aperture in a substrate |
| JPS5226182A (en) * | 1975-08-25 | 1977-02-26 | Hitachi Ltd | Manufacturing method of semi-conductor unit |
| US4035276A (en) * | 1976-04-29 | 1977-07-12 | Ibm Corporation | Making coplanar layers of thin films |
| US4076680A (en) * | 1976-08-05 | 1978-02-28 | Allied Chemical Corporation | Poly(hydroxymethylene) solutions |
| US4181564A (en) * | 1978-04-24 | 1980-01-01 | Bell Telephone Laboratories, Incorporated | Fabrication of patterned silicon nitride insulating layers having gently sloping sidewalls |
| US4135998A (en) * | 1978-04-26 | 1979-01-23 | International Business Machines Corp. | Method for forming pt-si schottky barrier contact |
| US4307180A (en) * | 1980-08-22 | 1981-12-22 | International Business Machines Corp. | Process of forming recessed dielectric regions in a monocrystalline silicon substrate |
| US4326936A (en) * | 1980-10-14 | 1982-04-27 | Rockwell International Corporation | Repeatable method for sloping walls of thin film material |
-
1981
- 1981-06-30 US US06/279,129 patent/US4389294A/en not_active Expired - Lifetime
-
1982
- 1982-06-15 EP EP82105210A patent/EP0068275B1/en not_active Expired
- 1982-06-15 DE DE8282105210T patent/DE3279917D1/de not_active Expired
- 1982-06-25 JP JP57108589A patent/JPS589338A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5249772A (en) * | 1975-10-18 | 1977-04-21 | Hitachi Ltd | Process for production of semiconductor device |
| JPS5328530A (en) * | 1976-08-30 | 1978-03-16 | Hitachi Ltd | Method of etching surfaces of solids |
| JPS5444474A (en) * | 1977-09-14 | 1979-04-07 | Matsushita Electric Ind Co Ltd | Contact forming method of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001319969A (ja) * | 2000-03-24 | 2001-11-16 | Koninkl Philips Electronics Nv | 絶縁領域の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3279917D1 (en) | 1989-10-05 |
| EP0068275A3 (en) | 1986-10-01 |
| US4389294A (en) | 1983-06-21 |
| EP0068275A2 (en) | 1983-01-05 |
| JPH0371781B2 (ja) | 1991-11-14 |
| EP0068275B1 (en) | 1989-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4104086A (en) | Method for forming isolated regions of silicon utilizing reactive ion etching | |
| US4274909A (en) | Method for forming ultra fine deep dielectric isolation | |
| US4139442A (en) | Reactive ion etching method for producing deep dielectric isolation in silicon | |
| EP0072966B1 (en) | Integrated circuit structure and method for forming a recessed isolation structure for integrated circuits | |
| US4502913A (en) | Total dielectric isolation for integrated circuits | |
| US4378630A (en) | Process for fabricating a high performance PNP and NPN structure | |
| US4965217A (en) | Method of making a lateral transistor | |
| US6251734B1 (en) | Method for fabricating trench isolation and trench substrate contact | |
| JPS6118147A (ja) | 半導体デバイスの形成方法 | |
| JPS6116546A (ja) | 絶縁溝に対する局部区域酸化物の自動位置決め方法 | |
| JPS589338A (ja) | 残留物の除去方法 | |
| US4037306A (en) | Integrated circuit and method | |
| US4661832A (en) | Total dielectric isolation for integrated circuits | |
| US4876214A (en) | Method for fabricating an isolation region in a semiconductor substrate | |
| JPS631753B2 (ja) | ||
| JPH07169775A (ja) | 縦型バイポーラトランジスタ | |
| US5043786A (en) | Lateral transistor and method of making same | |
| US3998674A (en) | Method for forming recessed regions of thermally oxidized silicon and structures thereof utilizing anisotropic etching | |
| US6077752A (en) | Method in the manufacturing of a semiconductor device | |
| JPS61289642A (ja) | 半導体集積回路装置の製造方法 | |
| JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
| JPH05121537A (ja) | 半導体装置の製造方法 | |
| JPS595644A (ja) | 半導体装置の製造方法 | |
| JPH04390B2 (ja) | ||
| JP3207561B2 (ja) | 半導体集積回路およびその製造方法 |