JPS5892209A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5892209A
JPS5892209A JP56190367A JP19036781A JPS5892209A JP S5892209 A JPS5892209 A JP S5892209A JP 56190367 A JP56190367 A JP 56190367A JP 19036781 A JP19036781 A JP 19036781A JP S5892209 A JPS5892209 A JP S5892209A
Authority
JP
Japan
Prior art keywords
layer
polycrystalline
substrate
insulating layer
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56190367A
Other languages
English (en)
Inventor
Toshihiro Sugii
寿博 杉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56190367A priority Critical patent/JPS5892209A/ja
Publication of JPS5892209A publication Critical patent/JPS5892209A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）　　発明の技術分野 本発明は半導体装置の＃遣方法に関するもので、半導体
単結Ｉｆｌ１２１ｉ板を結晶成長の種に用い、絶縁層上
に単結晶を成長させる方法である。本発明は現在結晶性
に問題がある５ＯＳ（シリコン　オン　サファイア）に
代わる肪電体分廟形果槓回路へ応用することによって大
きな効果が得られるものでめる〇 （２）技術の背景 半導体装置は一般に早結晶牛導体基板を＃Ｊｂで表面に
拡散等の手段により半導体素子を形成している。そして
装置の高密度化のため三次元的素子配置を実現しようと
した場曾、Ｉｅｌ縁物をはさんで単結晶子導体層を槓ノ
ーする必要がある。既存のエピタキシャル成長法では、
これは不可能であるが、最近ではＶ−ザービームアニー
ルｔ＋は電子ビーム・アニール技術がｆ場し、盛んに研
究されてきている０この技術は、更に８０８に代る絶縁
物アイソレージ冒ンを実現するものでるシ、電力消費の
少ない＾速のＩＣが実現できることとなる。
（３）　　従来技術と問題点 従来、絶縁ノー上に単結晶の半導体薄膜を形成する方法
は、単結晶の檀（ｓｅｅｄ）を用いる揚台は、図１．ｓ
に示したｍ４のものがある。図１は（１００）シリコン
基板上ｌに８１０１層８をＩＯ”１ｐａｚ根置の幅のス
ト２イブ状に形成し、その恢全ｌに多結晶シリコン層８
を形成する。多結晶シリコンの単結晶化はレーザ元や電
子−を蝋射し、試料表向を融解り、ｔずシリコン基板上
の多結晶シリコンヲ単結晶化し、次に横方向に多結晶化
しｓ　　５ＩＯＢ上に単結晶層を形成するものである。
図２の方法はＳ！υＢの領域が基板シリコン内に埋め込
まれた構造であるが、単結晶化の過程は図１の揚台と同
一で、基板シリコン上の多結晶８４がまず多結晶比し、
次に横方向へ結晶化が進む０ これらの方法では実際に半導体デバイスに用いるＳ１０
．上の多結晶の領域（活性領域）は、基板の単結晶を直
接種として多結晶化し次ものではなく、単結晶化した多
結晶を種に用いている。従って種となる単結晶化した多
結晶の結晶性によって活性領域の結晶性が大きく圧右さ
れるという欠点がある。
（４）発明の目的 本発明の目的は、上記従来法による欠点を屏消し、牛導
体率結晶４板に形成した凹部に絶縁ノーと多結晶層（ま
たは非晶質嚇ンを埋め込み、熱地ｆＩＡを行ない、絶縁
層上の多結晶ノー（または非晶質）１ｍ）を直１Ｉｊｌ
Ｉｌｉ板の多結晶を檀として横方向に単結化させ、絶縁
ノー土の単結晶層という構造を提供することＫある。
（５）　　発明の＃成 上記の目的は本発明によれば、多結晶を槍として用いて
絶縁ノー上に多結晶半導体ノーを形成する半導体装置の
製造方法において、多結晶基板表向に凹部を形成し、該
凹部内に少くとも絶縁層および単結晶化すべき盾を埋め
込み１次いで熱処理を施すことによって多結晶化すべき
層が接している多結晶基板部分を種として単結晶化する
工程が含まれることを時機とする半導体装置の製造方法
とすることによシ達成される。
（６）　　発ｑｏ”ｓｍｖｕ 以下図面を診照し、本発明の実施例ｔ−詳述しよう。
図８は本発明の基本概念を示すもので、単結晶Ｘ７１）
　：ｒ　ｙ半導体基板ｌに、ケミカルエッチマタハすべ
き多結晶（または非晶′Ｘ）シリコン８を埋め込み、こ
のシリコン層８に対してレーザービーム。
電子ビーム−その他の輻射巌をあて単結晶である基板そ
のものを檀として絶縁層上のシリコンを横力向に単結晶
化させる。
従来性なわれている単結晶基板に接している多結晶層を
まず単結晶化し、次にそれを種として絶縁層上の多結晶
を単結晶化する方法とは異なシ本発明では結晶性の非常
に艮好なＪｆＳ板を種にして直接絶縁層上のシリコンを
単結晶化するため、結晶成長の過程は本質的には単結晶
基板上の多結晶（ｉたは非晶質）シリコンを液相ｉたは
同相で成長させる過程と変わらず、艮好な結晶性を有す
る成長層の形成が可能でろ＃）、シかもＰ３縁ノー上に
成長可能である。
図４−〜（ｆｊは本発明金相補形ＭＯ８・ＩＣの製作に
応用した例を示す０ 図会１ａＪでは、単結晶シリコン基板ｌに凹部４を形成
した後、気相成長法によ５ＳｉＯ，２を０．５μｍの厚
さに成長させる。
図４ζｂ）にてレジス）５ｔ−マスクに用いてＳｉｎ。
をエツチングし、図４　ｔｃｊ　Ｏｍ造を得る０図４１
ｄＪにて化学気相蒸着（ＯＶＤ）法または蒸着法によシ
、全面に多結晶または非晶質シリコン層８を形成する。
その後、レーザ元、電子巌−電気炉からの熱輻射−など
を力ｎ熱源として用いて横方向に単結晶化を行なう。Ｓ
１０．上Ｉｌｃ成長した多結晶シリコン上に窒化膜を残
し、それをマスクにして基板シリコン上に成長し友単結
晶シリコンのエツチング、そして酸化を行ない１図４（
−に示すような完全に絶縁層で囲まれた単結晶６を形成
する。
以後は通常の不純物添刀ロ法にょ夛図番（６に示す通常
の相補形ＭＯＢ＠造を形成する。
図５は本発明の他の実施例を示すもので、半結晶ｆ＆ｌ
Ｋ対してレジスト５をマスクとしてケ建カルエッチまた
はドライエッチを行ない凹Ｗ４に形成し、続いて０＋（
０，”−Ｎ”、Ａｒ＋でも可）をイオン注入する。注入
イオンの直進性のために、凹部内の１＆面にほとんどの
イオンが打ち込まれ、酸素を多く含む非晶質層７が形成
される（図５−）０この基板を１０００℃程度で酸比す
ると、非晶實層中のｒＲ累はイオン注入によるダメージ
が回復する速度を極端に遅くシ、結晶比はほとんど起ら
ない、そして非晶質であることから酸化速度は速く凹部
の底面だけ選択酸化され図５　ｌｂｌ　Ｋ示したように
凹部の底１１Ｃ８１０ｍ　／ｉ１”が形成される。
図６も本発明の他の実施例を示すもので、単結晶基板ｌ
に形成した凹部鴫に８１０．を０．５μｍ程贋埋め込む
方法が異なる。単結晶基板に凹部４を形成後、熱窒化を
行ない、試料表ｒｋＪを窒１ヒ膜８でおおう（図６１ａ
）　）　。
次にイオン（例えばＢ、＋）を照射して凹部の底面の窒
化膜を破壊する（図６１ｂＪ　）　ｏ　ｅｌｌ化を行な
うと、凹部内部の側面は窒化、漢でおおわれているため
Ｉ＆面のみ酸化され、Ｉ＆後に窒化膜を除去すれば図５
（尋のように凹部にａｉｕ、ｚが形成される。
（７）発明の効果 本発明によれば絶縁ノーで囲まれた、艮好な結晶性を有
する単結晶領域が杉或ｃｉＪ陶巳であり、集積回路へ通
用した場曾、動作速度の増大の効果がある。
【図面の簡単な説明】
図１および図２はそれぞれ従来法によシ絶ＩＩＩｋ層土
に単結晶の半導体薄膜を形成する際の半導体基板の部分
断面図、図８は本発明によシ絶縁ノー上に単結晶半導体
薄膜を形成するときの基本的な半導体構造を示す部分断
面図１図４１ａト１ｆ）は本発明の実施例によシ相補形
ＭＯ８構造を製作する際の各段階における半導体基板の
部分断面図、図ｎ／ｌａ＋・ｉｂＪおよび図６　（ａｌ
　ａ　ｌｂ）はそれぞれ半導体ｌｋ板表［１０に形成し
た凹部の底部のみに酸化膜を形成する過程を示す部分断
面図を示す。 図中、ｌは単結晶シリコン基板、２は８ｉυい８は多結
晶（または非晶質）シリコン％４Ｖｉ、凹郁、ｂはレジ
スト、６は半結晶化したシリコン層、７はイオン注入に
より形成した非晶質ノー、８は熱窒化ｇを示す。 図５　（ｃＬ） ２ 図５（ｂ） 図６（ｄ） 図　６（ｂ）

Claims (1)

  1. 【特許請求の範囲】 単結晶を種として用いて絶縁ｎｔｔ上に単結晶千尋体層
    を形成する半導体装置の製造方法において。 単結晶基板表面に凹部を形成し、該凹部内に少なくとも
    絶縁層および単結晶化すべきノＩ＃を埋め込み次いで熱
    処理を施すことによって単結晶化すべき層が接している
    単結晶基板部分を種として単結晶化する工程が含まれる
    ことを特徴とする半導体装置の製造方法０
JP56190367A 1981-11-27 1981-11-27 半導体装置の製造方法 Pending JPS5892209A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56190367A JPS5892209A (ja) 1981-11-27 1981-11-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56190367A JPS5892209A (ja) 1981-11-27 1981-11-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5892209A true JPS5892209A (ja) 1983-06-01

Family

ID=16256996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56190367A Pending JPS5892209A (ja) 1981-11-27 1981-11-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5892209A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6284509A (ja) * 1985-10-08 1987-04-18 Fujitsu Ltd 半導体装置の製造方法
GB2325342B (en) * 1997-05-12 2000-03-01 Lg Electronics Inc Method of crystallizing amorphous silicon layer and method of fabricating a thin film transistor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS575328A (en) * 1980-06-13 1982-01-12 Matsushita Electronics Corp Growing method for semiconductor crystal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS575328A (en) * 1980-06-13 1982-01-12 Matsushita Electronics Corp Growing method for semiconductor crystal

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6284509A (ja) * 1985-10-08 1987-04-18 Fujitsu Ltd 半導体装置の製造方法
GB2325342B (en) * 1997-05-12 2000-03-01 Lg Electronics Inc Method of crystallizing amorphous silicon layer and method of fabricating a thin film transistor

Similar Documents

Publication Publication Date Title
JP3676596B2 (ja) メモリセル装置及びその製造方法
EP0227085B1 (en) A method of manufacturing igfets having minimal junction depth using epitaxial recrystallization
US4448632A (en) Method of fabricating semiconductor devices
US6399429B1 (en) Method of forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device
JPS5893221A (ja) 半導体薄膜構造とその製造方法
JPS62570B2 (ja)
JPH0563439B2 (ja)
JPS5892209A (ja) 半導体装置の製造方法
KR20000028680A (ko) 절연체 상 실리콘 기판 제조 방법
JPH0582441A (ja) 炭化シリコンバイポーラ半導体装置およびその製造方法
US5012311A (en) Semiconductor thin film device with thick insulator at gate edge
JPS5852843A (ja) 半導体集積回路装置の製造法
JP2756320B2 (ja) 結晶の形成方法
JP2687393B2 (ja) 半導体装置の製造方法
JP2505764B2 (ja) 単結晶半導体薄膜の形成方法
JPS6136381B2 (ja)
JPS6325707B2 (ja)
JPH0810669B2 (ja) Ｓｏｉ膜の形成方法
JPS58180019A (ja) 半導体基体およびその製造方法
JPH01187873A (ja) 半導体装置の製造方法
JPH0832037A (ja) 半導体基板の作製方法
JP2981777B2 (ja) 半導体基板の製造方法
JP2793241B2 (ja) Ｓｏｉ形成法
JPS6320011B2 (ja)
JPS5893217A (ja) 半導体結晶膜の製造方法