JP2687393B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2687393B2 JP2687393B2 JP63040098A JP4009888A JP2687393B2 JP 2687393 B2 JP2687393 B2 JP 2687393B2 JP 63040098 A JP63040098 A JP 63040098A JP 4009888 A JP4009888 A JP 4009888A JP 2687393 B2 JP2687393 B2 JP 2687393B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon thin
- island
- crystal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、絶縁基板上に形成される半導体装置の製造
方法に関する。
方法に関する。
絶縁膜上に結晶粒の大きな多結晶シリコン薄膜あるい
は、単結晶シリコン薄膜を形成する方法は、SOI（Silic
on On Insulator）技術として知られている。例えば、
固相成長法，レーザービーム再結晶化法などの方法があ
る。（参考文献応用物理 第54巻 第12号 1274ページ
1985年）また、固相成長法として、シリコン薄膜にシリ
コンイオンをイオン注入し、その後約600℃程度の低温
でアニールすると結晶成長するという方法も報告されて
いる。（参考文献 J.Appl.Phys.59（７）,1April,2422
ページ 1986年） 〔発明が解決しようとする課題〕 前記固相成長法においては、結晶成長の種となる核
が、多数存在する為に数多くの結晶粒が成長し該結晶粒
のひとつひとつは大きく成長しない。また、結晶粒がラ
ンダムに成長する為に、結晶粒界がどこに存在するのか
わからない。従って、このような従来の方法で得られた
多結晶シリコン膜を用いて薄膜トランジスタを作製する
と電気的特性のバラツキが大きく実用化できない。例え
ば、結晶粒径の大きさが２μｍ程度に成長した多結晶シ
リコン薄膜にチャネル長１μｍの薄膜トランジスタを作
製した場合を考える。従来の方法では、これまで述べて
きたように、結晶粒界がランダムに存在する為に、基板
上の場所によって、薄膜トランジスタのチャネル内に結
晶粒界が１個存在する場合と、結晶粒界がまったく存在
しない場合があり、この２つの薄膜トランジスタの電気
的特性はまったく異なる。一方、レーザービーム再結晶
化法においては、レーザービームのくり返し走査が必要
な為に大面積を一括して結晶成長させる事はむずかし
い。さらにレーザービーム内のエネルギー分布をも制御
する必要がある為大がかりで高価な装置が要求される。
は、単結晶シリコン薄膜を形成する方法は、SOI（Silic
on On Insulator）技術として知られている。例えば、
固相成長法，レーザービーム再結晶化法などの方法があ
る。（参考文献応用物理 第54巻 第12号 1274ページ
1985年）また、固相成長法として、シリコン薄膜にシリ
コンイオンをイオン注入し、その後約600℃程度の低温
でアニールすると結晶成長するという方法も報告されて
いる。（参考文献 J.Appl.Phys.59（７）,1April,2422
ページ 1986年） 〔発明が解決しようとする課題〕 前記固相成長法においては、結晶成長の種となる核
が、多数存在する為に数多くの結晶粒が成長し該結晶粒
のひとつひとつは大きく成長しない。また、結晶粒がラ
ンダムに成長する為に、結晶粒界がどこに存在するのか
わからない。従って、このような従来の方法で得られた
多結晶シリコン膜を用いて薄膜トランジスタを作製する
と電気的特性のバラツキが大きく実用化できない。例え
ば、結晶粒径の大きさが２μｍ程度に成長した多結晶シ
リコン薄膜にチャネル長１μｍの薄膜トランジスタを作
製した場合を考える。従来の方法では、これまで述べて
きたように、結晶粒界がランダムに存在する為に、基板
上の場所によって、薄膜トランジスタのチャネル内に結
晶粒界が１個存在する場合と、結晶粒界がまったく存在
しない場合があり、この２つの薄膜トランジスタの電気
的特性はまったく異なる。一方、レーザービーム再結晶
化法においては、レーザービームのくり返し走査が必要
な為に大面積を一括して結晶成長させる事はむずかし
い。さらにレーザービーム内のエネルギー分布をも制御
する必要がある為大がかりで高価な装置が要求される。
本発明は、上記のような従来のSOI法の問題点を解決
し、絶縁基板上の所定の位置に多結晶シリコンの結晶領
域を形成させ、該結晶領域内に薄膜トランジスタなどの
半導体装置を作製し、単結晶シリコンを用いた場合と同
程度の特性の半導体装置を絶縁基板上でバラツキなく実
現する事を目的とする。非常に簡単で安価な方法で上述
のような特性のすぐれたバラツキの少ない半導体装置を
実現する事を目的とする。
し、絶縁基板上の所定の位置に多結晶シリコンの結晶領
域を形成させ、該結晶領域内に薄膜トランジスタなどの
半導体装置を作製し、単結晶シリコンを用いた場合と同
程度の特性の半導体装置を絶縁基板上でバラツキなく実
現する事を目的とする。非常に簡単で安価な方法で上述
のような特性のすぐれたバラツキの少ない半導体装置を
実現する事を目的とする。
本発明の半導体装置の製造方法は、絶縁基板上に、シ
リコン薄膜を堆積させる第１の工程と、該シリコン薄膜
上に島状酸化膜を形成する第２の工程と、該島状酸化膜
に覆われていない該シリコン薄膜領域を酸化させる第３
の工程と、前記島状酸化膜をエッチング除去してシリコ
ン表面を露出させる第４の工程と、非晶質シリコン薄膜
を堆積させる第５の工程と、該第４の工程で露出された
シリコン表面を核とし、該非晶質シリコン薄膜を結晶成
長させて多結晶シリコン薄膜を形成する第６の工程と、
該多結晶シリコン薄膜の結晶粒界部分を除く結晶領域内
に半導体装置を形成する第７の工程を少なくとも有する
ことを特徴とする。
リコン薄膜を堆積させる第１の工程と、該シリコン薄膜
上に島状酸化膜を形成する第２の工程と、該島状酸化膜
に覆われていない該シリコン薄膜領域を酸化させる第３
の工程と、前記島状酸化膜をエッチング除去してシリコ
ン表面を露出させる第４の工程と、非晶質シリコン薄膜
を堆積させる第５の工程と、該第４の工程で露出された
シリコン表面を核とし、該非晶質シリコン薄膜を結晶成
長させて多結晶シリコン薄膜を形成する第６の工程と、
該多結晶シリコン薄膜の結晶粒界部分を除く結晶領域内
に半導体装置を形成する第７の工程を少なくとも有する
ことを特徴とする。
ここでは、アクティブマトリクス基板あるいは密着型
イメージセンサーなどに本発明を用いた場合を例として
本発明の実施例を説明する。従って絶縁基板は可視光を
透過する透明性絶縁基板を用いる。第１図（ａ）におい
て、石英基板などの透明性絶縁基板１−１上に、シリコ
ン薄膜１−２を堆積させる。該シリコン薄膜１−２は結
晶性の良好な膜である事が望ましい。堆積方法として
は、EB蒸着法（Electron Beam蒸着法），スパッタ法,MB
E（Molecular Beam Epitaxy）法，常圧CVD法，プラズマ
CVD法，光励起CVD法などがある。堆積させたままでもよ
いが再結晶化させる為の熱処理工程を入れてもよい。例
えば、EB蒸着法やスパッタ法やMBE法により堆積させら
れたシリコン薄膜は、500℃から700℃の低温アニールに
より結晶粒が１〜２μｍに結晶成長する。また減圧CVD
法などで堆積させられたシリコン薄膜は、シリコンイオ
ン注入を行ないシリコン薄膜を一担非晶質化させ、その
後500℃から700℃の低温アニールすると結晶粒が１〜２
μｍに結晶成長する。またプラズマCVD法などで堆積さ
せられたシリコン薄膜は、膜中に多量の水素を含んでい
るので、300℃から450℃程度のアニールで水素を放出さ
せ、その後500℃から700℃の低温アニール１〜２μｍの
結晶粒に結晶成長させる。
イメージセンサーなどに本発明を用いた場合を例として
本発明の実施例を説明する。従って絶縁基板は可視光を
透過する透明性絶縁基板を用いる。第１図（ａ）におい
て、石英基板などの透明性絶縁基板１−１上に、シリコ
ン薄膜１−２を堆積させる。該シリコン薄膜１−２は結
晶性の良好な膜である事が望ましい。堆積方法として
は、EB蒸着法（Electron Beam蒸着法），スパッタ法,MB
E（Molecular Beam Epitaxy）法，常圧CVD法，プラズマ
CVD法，光励起CVD法などがある。堆積させたままでもよ
いが再結晶化させる為の熱処理工程を入れてもよい。例
えば、EB蒸着法やスパッタ法やMBE法により堆積させら
れたシリコン薄膜は、500℃から700℃の低温アニールに
より結晶粒が１〜２μｍに結晶成長する。また減圧CVD
法などで堆積させられたシリコン薄膜は、シリコンイオ
ン注入を行ないシリコン薄膜を一担非晶質化させ、その
後500℃から700℃の低温アニールすると結晶粒が１〜２
μｍに結晶成長する。またプラズマCVD法などで堆積さ
せられたシリコン薄膜は、膜中に多量の水素を含んでい
るので、300℃から450℃程度のアニールで水素を放出さ
せ、その後500℃から700℃の低温アニール１〜２μｍの
結晶粒に結晶成長させる。
このようにして得られたシリコン薄膜１−２上に島状
酸化膜１−３を形成する。例えば減圧CVD法，常圧CVD
法，プラズマCVD法などの方法で前記シリコン薄膜１−
２上に酸化膜（SiO2）を堆積させホトリソグラフィ法で
該島状酸化膜１−３を形成する。酸化膜ではなく窒化膜
でもよいことはもちろんである。該島状酸化膜１−３ひ
とつひとつの大きさ（以後ｌと呼ぶ）と、該島状酸化膜
間の距離（以後ｘと呼ぶ）とは、本発明の目的とする結
晶性の良好な多結晶シリコン薄膜を作製する上で重要な
ファクターとなるので以降必要に応じて説明する。概略
を述べるとｌは１〜２μｍ、ｘを50μｍ程度となる。
酸化膜１−３を形成する。例えば減圧CVD法，常圧CVD
法，プラズマCVD法などの方法で前記シリコン薄膜１−
２上に酸化膜（SiO2）を堆積させホトリソグラフィ法で
該島状酸化膜１−３を形成する。酸化膜ではなく窒化膜
でもよいことはもちろんである。該島状酸化膜１−３ひ
とつひとつの大きさ（以後ｌと呼ぶ）と、該島状酸化膜
間の距離（以後ｘと呼ぶ）とは、本発明の目的とする結
晶性の良好な多結晶シリコン薄膜を作製する上で重要な
ファクターとなるので以降必要に応じて説明する。概略
を述べるとｌは１〜２μｍ、ｘを50μｍ程度となる。
次に熱酸化を行ない、前記シリコン薄膜１−２におい
て島状酸化膜１−３におおわれていない領域をすべて酸
化膜とする。このように形成された酸化膜をここではフ
ィールド酸化層１−４と呼ぶ。一方、シリコン薄膜１−
２において、島状酸化膜１−３におおわれていた領域
は、島状シリコン薄膜１−５として残る。前記フィール
ド酸化層１−４の形成方法としては乾燥酸素中で700℃
から1400℃に加熱するdry酸化法，酸化速度のより速い
方法としては水蒸気を導入して加熱するWet酸化法など
の方法がある。これらの熱酸化は、フィールド酸化層が
透明性絶縁基板表面に達するまで行なう。従って、この
工程まで終了した基板はほぼ透明となっており、透明性
絶縁基板として扱っても何ら問題はない。また、島状酸
化膜１−３の部分は、くぼんだ形状となっている。一
方、熱酸化工程は上述したように高温熱処理であるの
で、前記島状シリコン薄膜１−５は、前工程での状態と
比べてさらに結晶化が進んでいる。
て島状酸化膜１−３におおわれていない領域をすべて酸
化膜とする。このように形成された酸化膜をここではフ
ィールド酸化層１−４と呼ぶ。一方、シリコン薄膜１−
２において、島状酸化膜１−３におおわれていた領域
は、島状シリコン薄膜１−５として残る。前記フィール
ド酸化層１−４の形成方法としては乾燥酸素中で700℃
から1400℃に加熱するdry酸化法，酸化速度のより速い
方法としては水蒸気を導入して加熱するWet酸化法など
の方法がある。これらの熱酸化は、フィールド酸化層が
透明性絶縁基板表面に達するまで行なう。従って、この
工程まで終了した基板はほぼ透明となっており、透明性
絶縁基板として扱っても何ら問題はない。また、島状酸
化膜１−３の部分は、くぼんだ形状となっている。一
方、熱酸化工程は上述したように高温熱処理であるの
で、前記島状シリコン薄膜１−５は、前工程での状態と
比べてさらに結晶化が進んでいる。
続いて基板表面の酸化膜をエッチングして、島状酸化
膜１−３を除去し、島状シリコン薄膜１−５の表面１−
６を露出させる。この工程まで終了した時の基板の状態
を第１図（ｄ）に示す。島状シリコン薄膜の表面１−６
が清浄に保たれているうちに非晶質シリコン薄膜１−７
を堆積させる。該非晶質シリコン薄膜１−７は、膜質が
均一であることが望ましい。堆積方法としては、前にも
述べたように、EB蒸着法，スパッタ法,MBE法，減圧CVD
法，常圧CVD法，プラズマCVD法，光励起CVD法などの方
法がある。いずれの方法においても堆積温度を高くする
と小さな結晶粒の存在する多結晶となってしまうので高
くても700℃以下としたほうがよい。水素が膜中に含ま
れないという点でEB蒸着法，スパッタ法,MBE法などが有
効である。その他の方法で堆積し膜中に水素が含まれて
いる場合は350℃から400℃の低温アニールで水素をゆっ
くりと放出させる。
膜１−３を除去し、島状シリコン薄膜１−５の表面１−
６を露出させる。この工程まで終了した時の基板の状態
を第１図（ｄ）に示す。島状シリコン薄膜の表面１−６
が清浄に保たれているうちに非晶質シリコン薄膜１−７
を堆積させる。該非晶質シリコン薄膜１−７は、膜質が
均一であることが望ましい。堆積方法としては、前にも
述べたように、EB蒸着法，スパッタ法,MBE法，減圧CVD
法，常圧CVD法，プラズマCVD法，光励起CVD法などの方
法がある。いずれの方法においても堆積温度を高くする
と小さな結晶粒の存在する多結晶となってしまうので高
くても700℃以下としたほうがよい。水素が膜中に含ま
れないという点でEB蒸着法，スパッタ法,MBE法などが有
効である。その他の方法で堆積し膜中に水素が含まれて
いる場合は350℃から400℃の低温アニールで水素をゆっ
くりと放出させる。
続いて、前記島状シリコン薄膜１−５を結晶成長の核
として、該非晶質シリコン薄膜１−７を結晶成長させ
る。前記島状シリコン薄膜１−５は、前に述べたように
大きさｌが１〜２μｍで、結晶粒径が１〜２μｍである
ので、該島状シリコン薄膜１−５には結晶粒界がまった
く含まれないか、あるいは多くても１個含まれるだけで
ある。結晶成長は島状シリコン薄膜１−５に重なってい
る部分を中心として放射状にすすむ。そして島状シリコ
ン薄膜１−５間の中間点で両方向から成長してきた結晶
粒がぶつかり合い、結晶粒界１−８が生じる。結晶粒の
成長は100μｍ程度に達する。従って前記島状シリコン
薄膜１−５の間の距離ｘを100μｍ以下にしておけば、
前記島状シリコン薄膜１−５と結晶粒界１−８との間の
領域は完全な結晶領域１−９となる。結晶粒の成長が10
0μｍ以上に達成される場合にはｘをさらに大きくする
事ができ、より大きな結晶領域を実現できる。結晶成長
の方法は、500℃から700℃の低温アニールで、前記島状
シリコン薄膜１−５を核として結晶成長させる。一種の
固相エピタキシャル成長ということもできる。非晶質シ
リコン薄膜１−７を堆積させた状態で結晶成長させても
よいが、該非晶質シリコン薄膜１−７上に酸化膜などを
キャッピングしてから結晶成長させる事も考えられる。
この場合は結晶領域１−９の表面の平担性を保つ点で効
果がある。もちろん結晶成長後、該酸化膜は除去しても
よいし、あるいはその後作製する半導体装置の一部とし
て利用してもよい。
として、該非晶質シリコン薄膜１−７を結晶成長させ
る。前記島状シリコン薄膜１−５は、前に述べたように
大きさｌが１〜２μｍで、結晶粒径が１〜２μｍである
ので、該島状シリコン薄膜１−５には結晶粒界がまった
く含まれないか、あるいは多くても１個含まれるだけで
ある。結晶成長は島状シリコン薄膜１−５に重なってい
る部分を中心として放射状にすすむ。そして島状シリコ
ン薄膜１−５間の中間点で両方向から成長してきた結晶
粒がぶつかり合い、結晶粒界１−８が生じる。結晶粒の
成長は100μｍ程度に達する。従って前記島状シリコン
薄膜１−５の間の距離ｘを100μｍ以下にしておけば、
前記島状シリコン薄膜１−５と結晶粒界１−８との間の
領域は完全な結晶領域１−９となる。結晶粒の成長が10
0μｍ以上に達成される場合にはｘをさらに大きくする
事ができ、より大きな結晶領域を実現できる。結晶成長
の方法は、500℃から700℃の低温アニールで、前記島状
シリコン薄膜１−５を核として結晶成長させる。一種の
固相エピタキシャル成長ということもできる。非晶質シ
リコン薄膜１−７を堆積させた状態で結晶成長させても
よいが、該非晶質シリコン薄膜１−７上に酸化膜などを
キャッピングしてから結晶成長させる事も考えられる。
この場合は結晶領域１−９の表面の平担性を保つ点で効
果がある。もちろん結晶成長後、該酸化膜は除去しても
よいし、あるいはその後作製する半導体装置の一部とし
て利用してもよい。
このようにして島状シリコン薄膜１−５と結晶粒界１
−８との間に形成された結晶領域１−９の部分を利用し
て半導体装置を作製する。核となる島状シリコン薄膜１
−５には多くても１個の結晶粒界しか含まれないので、
本発明において半導体装置を作製する点において何ら問
題にならない。本実施例においては薄膜トランジスタを
作製する場合を例として説明する。結晶領域１−９の中
にホトリソグラフィ法により単結晶能動領域１−10をパ
ターニングし、続いてゲート酸化膜１−11を形成する。
ゲート酸化膜は熱酸化法で形成する。その後多結晶シリ
コンなどでゲート電極１−12を形成し該ゲート電極１−
12をマスクとして、ソース及びドレイン領域１−13を形
成する。Ｐチャネルの場合はＢ（ポロン）Ｎチャネルの
場合は、Ｐ（リン）,As（ヒ素）を不純物添加する。添
加方法としてはイオン注入法あるいは拡散法などがあ
る。次に層間絶縁膜１−14として酸化膜あるいは窒化膜
を堆積させ、コンタクトホールを形成して金属電極１−
15を形成する。
−８との間に形成された結晶領域１−９の部分を利用し
て半導体装置を作製する。核となる島状シリコン薄膜１
−５には多くても１個の結晶粒界しか含まれないので、
本発明において半導体装置を作製する点において何ら問
題にならない。本実施例においては薄膜トランジスタを
作製する場合を例として説明する。結晶領域１−９の中
にホトリソグラフィ法により単結晶能動領域１−10をパ
ターニングし、続いてゲート酸化膜１−11を形成する。
ゲート酸化膜は熱酸化法で形成する。その後多結晶シリ
コンなどでゲート電極１−12を形成し該ゲート電極１−
12をマスクとして、ソース及びドレイン領域１−13を形
成する。Ｐチャネルの場合はＢ（ポロン）Ｎチャネルの
場合は、Ｐ（リン）,As（ヒ素）を不純物添加する。添
加方法としてはイオン注入法あるいは拡散法などがあ
る。次に層間絶縁膜１−14として酸化膜あるいは窒化膜
を堆積させ、コンタクトホールを形成して金属電極１−
15を形成する。
実施例では薄膜トランジスタの場合を例にとって説明
したが、バイポーラ型トランジスタなどその他の半導体
装置にももちろん応用することができる。
したが、バイポーラ型トランジスタなどその他の半導体
装置にももちろん応用することができる。
種結晶の上に非晶質シリコン薄膜を堆積し、該非晶質
シリコン薄膜を低温で固相成長させることができるので
絶縁基板、特に石英基板のような透明性絶縁基板上にほ
ぼ単結晶に近いシリコン薄膜を作成することができる。
結晶粒界の位置及び結晶領域の位置を基板上所定の場所
に形成することができるので、結晶領域のみを用いて半
導体装置を作製することができ、単結晶シリコン薄膜を
用いた半導体装置と同等の特性が得られる。
シリコン薄膜を低温で固相成長させることができるので
絶縁基板、特に石英基板のような透明性絶縁基板上にほ
ぼ単結晶に近いシリコン薄膜を作成することができる。
結晶粒界の位置及び結晶領域の位置を基板上所定の場所
に形成することができるので、結晶領域のみを用いて半
導体装置を作製することができ、単結晶シリコン薄膜を
用いた半導体装置と同等の特性が得られる。
本発明を薄膜トランジスタに応用すれば、ドライバー
回路を同一基板内に作り込んだアクティブマトリクス基
板の高速化が実現できる。さらに電源電圧の低減、消費
電流の低減、信頼性の向上に関しても大きな効果があ
る。
回路を同一基板内に作り込んだアクティブマトリクス基
板の高速化が実現できる。さらに電源電圧の低減、消費
電流の低減、信頼性の向上に関しても大きな効果があ
る。
本発明を、光電変換素子とその走査回路を同一チップ
内に集積した密着型イメージセンサーに応用した場合に
は、読み取り速度の高速化、高解像度化、及び階調を取
る場合に非常に大きな効果を生み出す。電源電圧の低
減、消費電流の低減、信頼性の向上にも効果は大きい。
高解像度化が達成されるとカラー読み取り用密着型イメ
ージセンサーへの応用も容易となる。
内に集積した密着型イメージセンサーに応用した場合に
は、読み取り速度の高速化、高解像度化、及び階調を取
る場合に非常に大きな効果を生み出す。電源電圧の低
減、消費電流の低減、信頼性の向上にも効果は大きい。
高解像度化が達成されるとカラー読み取り用密着型イメ
ージセンサーへの応用も容易となる。
レーザービーム照射装置などの精巧で高価な装置を必
要としないので、作製が簡単であり、費用の低減化に役
だつ。
要としないので、作製が簡単であり、費用の低減化に役
だつ。
以上述べたように、本発明は、絶縁基板特に透明性絶
縁基板上に単結晶シリコン薄膜を作製する場合に、非常
に有効なものである。
縁基板上に単結晶シリコン薄膜を作製する場合に、非常
に有効なものである。
第１図（ａ）から（ｇ）は、本発明における半導体装置
の製造方法を示す工程図である。 １−３……島状酸化膜 １−４……フィールド酸化層 １−５……島状シリコン薄膜 １−６……島状シリコン薄膜の表面 １−８……結晶粒界 １−９……結晶領域
の製造方法を示す工程図である。 １−３……島状酸化膜 １−４……フィールド酸化層 １−５……島状シリコン薄膜 １−６……島状シリコン薄膜の表面 １−８……結晶粒界 １−９……結晶領域
Claims (1)
- 【請求項１】絶縁基板上に、シリコン薄膜を堆積させる
第１の工程と、該シリコン薄膜上に島状酸化膜を形成す
る第２の工程と、該島状酸化膜に覆われていない該シリ
コン薄膜領域を酸化させる第３の工程と、前記島状酸化
膜をエッチング除去してシリコン表面を露出させる第４
の工程と、非晶質シリコン薄膜を堆積させる第５の工程
と、該第４の工程で露出されたシリコン表面を核とし、
該非晶質シリコン薄膜を結晶成長させて多結晶シリコン
薄膜を形成する第６の工程と、該多結晶シリコン薄膜の
結晶粒界部分を除く結晶領域内に半導体装置を形成する
第７の工程を少なくとも有することを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63040098A JP2687393B2 (ja) | 1988-02-23 | 1988-02-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63040098A JP2687393B2 (ja) | 1988-02-23 | 1988-02-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01214110A JPH01214110A (ja) | 1989-08-28 |
| JP2687393B2 true JP2687393B2 (ja) | 1997-12-08 |
Family
ID=12571392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63040098A Expired - Fee Related JP2687393B2 (ja) | 1988-02-23 | 1988-02-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2687393B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090078940A1 (en) * | 2007-09-26 | 2009-03-26 | Sharp Laboratories Of America, Inc. | Location-controlled crystal seeding |
| US7947523B2 (en) * | 2008-04-25 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing photoelectric conversion device |
| US8338218B2 (en) * | 2008-06-26 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device module and manufacturing method of the photoelectric conversion device module |
-
1988
- 1988-02-23 JP JP63040098A patent/JP2687393B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01214110A (ja) | 1989-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6399429B1 (en) | Method of forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device | |
| US4808546A (en) | SOI process for forming a thin film transistor using solid phase epitaxy | |
| JPH02140915A (ja) | 半導体装置の製造方法 | |
| JP2982792B2 (ja) | 薄膜トランジスタの製造方法 | |
| US4868140A (en) | Semiconductor device and method of manufacturing the same | |
| JPH08102543A (ja) | 結晶化方法及びこれを用いた薄膜トランジスタの製造方法 | |
| JPH02103925A (ja) | 半導体装置の製造方法 | |
| JP2687393B2 (ja) | 半導体装置の製造方法 | |
| JPH0563439B2 (ja) | ||
| JP2638868B2 (ja) | 半導体装置の製造方法 | |
| JP2687394B2 (ja) | 半導体装置の製造方法 | |
| JP2720473B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2707654B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2707632B2 (ja) | 半導体装置の製造方法 | |
| JPH01216519A (ja) | 半導体装置の製造方法 | |
| JP2876598B2 (ja) | 半導体装置の製造方法 | |
| JP2766315B2 (ja) | 半導体の製造法 | |
| JP2867402B2 (ja) | 半導体装置の製造方法 | |
| JP2505764B2 (ja) | 単結晶半導体薄膜の形成方法 | |
| JPS59134819A (ja) | 半導体基板の製造方法 | |
| JPH01220820A (ja) | 半導体装置の製造方法 | |
| JPH0786601A (ja) | 多結晶シリコンｍｏｓトランジスタ及びその製造方法 | |
| KR100379685B1 (ko) | 실리콘층의평탄화방법 | |
| JP2503626B2 (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 | |
| JP3216318B2 (ja) | 半導体結晶の成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |