JP2505764B2 - 単結晶半導体薄膜の形成方法 - Google Patents
単結晶半導体薄膜の形成方法Info
- Publication number
- JP2505764B2 JP2505764B2 JP20365986A JP20365986A JP2505764B2 JP 2505764 B2 JP2505764 B2 JP 2505764B2 JP 20365986 A JP20365986 A JP 20365986A JP 20365986 A JP20365986 A JP 20365986A JP 2505764 B2 JP2505764 B2 JP 2505764B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- forming
- thin film
- region
- concentration impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は単結晶半導体薄膜の形成方法に関し、詳しく
は、半導体装置の高集積化に好適な、固相成長法による
SOI（Semiconductor On Insulator）構造を有する単結
晶半導体薄膜の製造方法に関する。
は、半導体装置の高集積化に好適な、固相成長法による
SOI（Semiconductor On Insulator）構造を有する単結
晶半導体薄膜の製造方法に関する。
絶縁膜上に単結晶半導体薄膜を積層したいわゆるSOI
（Semiconductor On Insulator）構造は、従来の半導体
装置で逆バイアス状態のｐ−ｎ接合で電気的絶縁を実現
していた部分を絶縁物による分離におきかえることがで
きるため、絶縁耐圧の向上や、また寄生容量の低減によ
る素子の高速化、さらには素子の積層による回路の三次
元化等が可能となり、半導体素子における重要な基本構
造である。このSOI構造を実現する方法にはレーザや電
子線などのエネルギビームを用いた溶融・再結晶化によ
る方法や、低温での非晶質Siからの固相エピタキシヤル
成長を利用する方法などが提案されている。後者は、低
温での極めて遅い結晶化現象を用いているため、SOIの
形成速度は１Å/sec程度であるが、溶融状態を通らない
ため、形成される単結晶膜の形状制御性が良く、また不
純物拡散が実質的に起こらないため、高精度のドーパン
ト分布を実現できるなど、微細な素子を形成する上で有
利な点が多い。
（Semiconductor On Insulator）構造は、従来の半導体
装置で逆バイアス状態のｐ−ｎ接合で電気的絶縁を実現
していた部分を絶縁物による分離におきかえることがで
きるため、絶縁耐圧の向上や、また寄生容量の低減によ
る素子の高速化、さらには素子の積層による回路の三次
元化等が可能となり、半導体素子における重要な基本構
造である。このSOI構造を実現する方法にはレーザや電
子線などのエネルギビームを用いた溶融・再結晶化によ
る方法や、低温での非晶質Siからの固相エピタキシヤル
成長を利用する方法などが提案されている。後者は、低
温での極めて遅い結晶化現象を用いているため、SOIの
形成速度は１Å/sec程度であるが、溶融状態を通らない
ため、形成される単結晶膜の形状制御性が良く、また不
純物拡散が実質的に起こらないため、高精度のドーパン
ト分布を実現できるなど、微細な素子を形成する上で有
利な点が多い。
この固相成長によるSOIの形成には、結晶方位を制御
するために、一定方位に揃つた種結晶が必要であり、一
般には第２図に示す如く半導体基板自体を種結晶として
いた。すなわち、第２図（イ）で、単結晶半導体基板21
の上に絶縁膜22が設けられ、その開口部23で基板に接す
るように非晶質半導体層24を形成し、絶縁膜22の開口部
すなわち、単結晶半導体基板21の露出部を種として用い
ていた。この構造をSiであれば600℃前後に加熱する
と、非晶質Si24は単結晶基板21との接触部23より、単結
晶に相転位し、まず第２図（イ）に矢印で示す如く、基
板と垂直方向に単結晶化が進行する。次いで同図（ロ）
に矢印で示す如く、絶縁膜22に沿つて単結晶化が進行し
て、絶縁膜22上に単結晶化領域25を実現することができ
る。
するために、一定方位に揃つた種結晶が必要であり、一
般には第２図に示す如く半導体基板自体を種結晶として
いた。すなわち、第２図（イ）で、単結晶半導体基板21
の上に絶縁膜22が設けられ、その開口部23で基板に接す
るように非晶質半導体層24を形成し、絶縁膜22の開口部
すなわち、単結晶半導体基板21の露出部を種として用い
ていた。この構造をSiであれば600℃前後に加熱する
と、非晶質Si24は単結晶基板21との接触部23より、単結
晶に相転位し、まず第２図（イ）に矢印で示す如く、基
板と垂直方向に単結晶化が進行する。次いで同図（ロ）
に矢印で示す如く、絶縁膜22に沿つて単結晶化が進行し
て、絶縁膜22上に単結晶化領域25を実現することができ
る。
この固相成長によつて得られる単結晶化領域の広さ
は、固相成長の速度と、非晶質半導体層の中での結晶核
発生速度に依存し、ある温度で結晶核が発生するまでの
時間、その温度での固相成長速度で成長し得る大きさが
限界となる。通常600℃程度のSiの固相成長では４〜５
μｍであることが知られている。しかし、この成長距離
は不純物の濃度に依存することが知られ、例えば第３図
に示す如く、りんを３×1020cm-3の濃度になるようにイ
オン打込み等の手段で導入しておくと、核発生速度は変
らずに、成長速度が数倍になるために、単結晶成長距離
も数倍に拡大することができる。この現象についてはす
でに公知である。しかし、このように高濃度の不純物が
導入された層はそのままでは半導体素子を作り込むこと
はできず、従来は例えば結晶の成長方向で不純物の導入
されていない領域を設けるなどして、半導体素子の活性
領域を形成する部分を作るなどの工夫がなされていた。
しかし、この方法では、本質的に不純物をドープしない
場合の成長距離以上の大きさでSOI領域を形成すること
はできない。
は、固相成長の速度と、非晶質半導体層の中での結晶核
発生速度に依存し、ある温度で結晶核が発生するまでの
時間、その温度での固相成長速度で成長し得る大きさが
限界となる。通常600℃程度のSiの固相成長では４〜５
μｍであることが知られている。しかし、この成長距離
は不純物の濃度に依存することが知られ、例えば第３図
に示す如く、りんを３×1020cm-3の濃度になるようにイ
オン打込み等の手段で導入しておくと、核発生速度は変
らずに、成長速度が数倍になるために、単結晶成長距離
も数倍に拡大することができる。この現象についてはす
でに公知である。しかし、このように高濃度の不純物が
導入された層はそのままでは半導体素子を作り込むこと
はできず、従来は例えば結晶の成長方向で不純物の導入
されていない領域を設けるなどして、半導体素子の活性
領域を形成する部分を作るなどの工夫がなされていた。
しかし、この方法では、本質的に不純物をドープしない
場合の成長距離以上の大きさでSOI領域を形成すること
はできない。
本発明は、固相成長による従来のSOI形成方法の有す
る上記問題を解決し、不純物濃度の違いによる成長速度
の違いを利用しつつ、LSIなど各種半導体装置の形成に
さらに好適なSOIを形成することのできる、単結晶半導
体薄膜の形成方法を提供することである。
る上記問題を解決し、不純物濃度の違いによる成長速度
の違いを利用しつつ、LSIなど各種半導体装置の形成に
さらに好適なSOIを形成することのできる、単結晶半導
体薄膜の形成方法を提供することである。
本発明は、結晶成長は不純物によつて加速されること
と、結晶化の種は小さくても良いという事実に基づいて
行なわれたもので、単結晶化すべき非晶質半導体膜の単
結晶化の進行方向に沿って、細い高濃度不純物領域を設
けた後、所定温度に加熱して、固相成長を行なうもので
ある。
と、結晶化の種は小さくても良いという事実に基づいて
行なわれたもので、単結晶化すべき非晶質半導体膜の単
結晶化の進行方向に沿って、細い高濃度不純物領域を設
けた後、所定温度に加熱して、固相成長を行なうもので
ある。
第１図を用いて説明する。まず第１図（イ）のように
開口部23から絶縁膜22上にわたつて、非晶質半導体層24
の中に細い高濃度不純物領域26を設ける。単結晶化は従
来法と同じく、開口部23から開始するが、高濃度不純物
領域26の成長速度が速いため、第１図（ロ）に示すごと
く、この領域での結晶化が先行し、基板と同一の結晶方
位をもつ細長い単結晶領域が形成される。不純物をドー
プしていない領域では、遅い成長速度で単結晶化が進行
するが、単結晶化は半導体基板21が露出された開口部23
および既に単結晶された上記高濃度不純物領域26からの
二方向から進行する。すなわち、細い高濃度領域26から
の２次的成長の分だけ広い単結晶化領域を得ることがで
きる。高濃度領域26は幅を拡くとる必要はなく、単結晶
化を先導できれば細くてもよく、SOI上に有効に半導体
素子を形成する目的のためには細い程良い。このような
細長い高濃度不純物領域は公知のリソグラフイ及びイオ
ン打込みによつても形成できるが、集束イオン線を用い
ればより容易に形成することができる。
開口部23から絶縁膜22上にわたつて、非晶質半導体層24
の中に細い高濃度不純物領域26を設ける。単結晶化は従
来法と同じく、開口部23から開始するが、高濃度不純物
領域26の成長速度が速いため、第１図（ロ）に示すごと
く、この領域での結晶化が先行し、基板と同一の結晶方
位をもつ細長い単結晶領域が形成される。不純物をドー
プしていない領域では、遅い成長速度で単結晶化が進行
するが、単結晶化は半導体基板21が露出された開口部23
および既に単結晶された上記高濃度不純物領域26からの
二方向から進行する。すなわち、細い高濃度領域26から
の２次的成長の分だけ広い単結晶化領域を得ることがで
きる。高濃度領域26は幅を拡くとる必要はなく、単結晶
化を先導できれば細くてもよく、SOI上に有効に半導体
素子を形成する目的のためには細い程良い。このような
細長い高濃度不純物領域は公知のリソグラフイ及びイオ
ン打込みによつても形成できるが、集束イオン線を用い
ればより容易に形成することができる。
以上の説明は高濃度領域が単一の場合についてである
が、複数形成されていても良い。この効果については後
述する。
が、複数形成されていても良い。この効果については後
述する。
以下本発明の実施例を示す。
第１図（イ）に示したように、基板21にはｐ形（10
0）、10ΩcmのSiを用い、1000℃の熱酸化で50nmの厚さ
の酸化膜22を形成し、ホトリソグラフイにより、幅２μ
ｍのストライプ状開口部23を有するパターンを形成し
た。次いで、表面洗浄の後、５×10-7Paの超高真空中で
800℃,30分の加熱処理の後、基板温度を200℃に下げ、
電子ビーム蒸着で厚さ0.3μｍの非晶質Si膜24を形成し
た。真空中で350℃,1時間熱処理をした後、空気中に取
出し、ホトレジストを塗布して、上述のストライプ状開
口部に直交する幅２μｍのスリツトをエツチングにより
形成し、リンをイオン打込みにより60KeVで２×1015cm
-2,130KeVで３×1015cm-2打込んで、高濃度領域26を形
成した。レジストを除去した後これを600℃，窒素雰囲
気で８時間熱処理したところ、高濃度領域に沿つて約20
μｍの結晶成長がみられ、高濃度領域の両側に幅2.5μ
ｍの２次的単結晶成長が認められた。また酸化膜のスト
ライプ状開口部端からも約５μｍの幅で単結晶化が認め
られた。
0）、10ΩcmのSiを用い、1000℃の熱酸化で50nmの厚さ
の酸化膜22を形成し、ホトリソグラフイにより、幅２μ
ｍのストライプ状開口部23を有するパターンを形成し
た。次いで、表面洗浄の後、５×10-7Paの超高真空中で
800℃,30分の加熱処理の後、基板温度を200℃に下げ、
電子ビーム蒸着で厚さ0.3μｍの非晶質Si膜24を形成し
た。真空中で350℃,1時間熱処理をした後、空気中に取
出し、ホトレジストを塗布して、上述のストライプ状開
口部に直交する幅２μｍのスリツトをエツチングにより
形成し、リンをイオン打込みにより60KeVで２×1015cm
-2,130KeVで３×1015cm-2打込んで、高濃度領域26を形
成した。レジストを除去した後これを600℃，窒素雰囲
気で８時間熱処理したところ、高濃度領域に沿つて約20
μｍの結晶成長がみられ、高濃度領域の両側に幅2.5μ
ｍの２次的単結晶成長が認められた。また酸化膜のスト
ライプ状開口部端からも約５μｍの幅で単結晶化が認め
られた。
同様に、厚さ0.3μｍの非晶質Si層を形成した後、直
径約0.2μｍに絞つた集束リンイオン線を酸化膜ストラ
イプと直交する方向に走査し、160KeV,ラインドーズ１
×1011cm-1で、リンイオン打込みを行い、極めて細い線
状の高濃度不純物領域26を形成した。これを窒素雰囲気
で600℃,8時間熱処理したところ、リンイオンを走査し
た線に沿つて幅３〜10μｍの単結晶領域が15μｍの長さ
にわたつて得られた。
径約0.2μｍに絞つた集束リンイオン線を酸化膜ストラ
イプと直交する方向に走査し、160KeV,ラインドーズ１
×1011cm-1で、リンイオン打込みを行い、極めて細い線
状の高濃度不純物領域26を形成した。これを窒素雰囲気
で600℃,8時間熱処理したところ、リンイオンを走査し
た線に沿つて幅３〜10μｍの単結晶領域が15μｍの長さ
にわたつて得られた。
次に、高濃度領域を近接して複数個設けた場合の実施
例について記す。
例について記す。
第４図は、上述と同様に単結晶基板21上にストライプ
状の開口部23を有する酸化膜22を形成し、非晶質Si層24
を形成した構造を示す。上述の例との相違点は、線状に
設けた高濃度不純物領域26,26′が間隔６μｍで設けら
れていることであり、ここにはその一部のみを示してい
る。高濃度領域の幅は狭い方がデバイス形成領域が広く
とれるが、一般のホトリソグラフイでは１μｍ程度が限
界である。集束イオン線を用いれば、より細い高濃度領
域の形成が可能である。第５図は固相成長の様子を示す
平面図であり、（イ）は成長の初期で（ロ）は成長の中
期をそれぞれ示す。非晶質Si24の単結晶化はまず上記酸
化膜22に形成された開口部23で起こり、高濃度領域26,2
6′で（111）フアセツトを形成しながら、単結晶化が独
立に開始する。単結晶化が高濃度領域で進行するにつ
れ、今度は単結晶化した部分を種にして、高濃度領域の
単結晶化進行方向と直角方向にノンドープ領域での単結
晶化が始まり、やがてこれらの領域がぶつかり、結晶粒
界27が形成される。この結晶粒界27は小傾角粒界であ
り、ストライプ状高濃度領域の間の中央近傍に形成され
る。このような状態を保ちつつ結晶化は更に進行し、や
がて多結晶核の発生と共に単結晶領域の拡大は停止す
る。高濃度領域の間にはほぼ中央部に小傾角粒界をもつ
単結晶が６μｍ×10μｍの領域で得られる。
状の開口部23を有する酸化膜22を形成し、非晶質Si層24
を形成した構造を示す。上述の例との相違点は、線状に
設けた高濃度不純物領域26,26′が間隔６μｍで設けら
れていることであり、ここにはその一部のみを示してい
る。高濃度領域の幅は狭い方がデバイス形成領域が広く
とれるが、一般のホトリソグラフイでは１μｍ程度が限
界である。集束イオン線を用いれば、より細い高濃度領
域の形成が可能である。第５図は固相成長の様子を示す
平面図であり、（イ）は成長の初期で（ロ）は成長の中
期をそれぞれ示す。非晶質Si24の単結晶化はまず上記酸
化膜22に形成された開口部23で起こり、高濃度領域26,2
6′で（111）フアセツトを形成しながら、単結晶化が独
立に開始する。単結晶化が高濃度領域で進行するにつ
れ、今度は単結晶化した部分を種にして、高濃度領域の
単結晶化進行方向と直角方向にノンドープ領域での単結
晶化が始まり、やがてこれらの領域がぶつかり、結晶粒
界27が形成される。この結晶粒界27は小傾角粒界であ
り、ストライプ状高濃度領域の間の中央近傍に形成され
る。このような状態を保ちつつ結晶化は更に進行し、や
がて多結晶核の発生と共に単結晶領域の拡大は停止す
る。高濃度領域の間にはほぼ中央部に小傾角粒界をもつ
単結晶が６μｍ×10μｍの領域で得られる。
なお、高濃度領域の間隔が10μｍを超えると中央付近
に単結晶化されない領域が残るので、高濃度領域の間隔
は10μｍ以内であることが望ましい。
に単結晶化されない領域が残るので、高濃度領域の間隔
は10μｍ以内であることが望ましい。
次にこの成長を利用した他の実施例について記す。
第６図は島状に開口部23を有するSiO2を形成したSi基
板21の上に、非晶質Si膜24を形成し、その上に集束イオ
ン線28によつて、りんを線状に打込み、高濃度領域26,2
6′,26″等を形成している様子を示す。島状開口部23の
寸法は１μｍ×18μｍであり、開口部と開口部との間隔
は、短辺間が３μｍで長辺間が18μｍである。集束イオ
ン線のスポツト径は0.2μｍであり、線ドーズ１×1011c
m-1でリンイオンを６μｍ間隔で打込んでいる。
板21の上に、非晶質Si膜24を形成し、その上に集束イオ
ン線28によつて、りんを線状に打込み、高濃度領域26,2
6′,26″等を形成している様子を示す。島状開口部23の
寸法は１μｍ×18μｍであり、開口部と開口部との間隔
は、短辺間が３μｍで長辺間が18μｍである。集束イオ
ン線のスポツト径は0.2μｍであり、線ドーズ１×1011c
m-1でリンイオンを６μｍ間隔で打込んでいる。
第７図はこれを固相成長させた後の結晶亜粒界27の形
状を示している。高濃度領域26,26′,26″等に挾まれた
領域がほぼ単結晶化し、規則的な結晶亜粒界の形状が認
められる。例えばMOSFETチヤネル領域等素子の活性領域
にこれらの結晶亜粒界が含まれると、素子特性のバラツ
キが大きくなる。そこで、この実施例では、亜粒界を避
けて高濃度領域の直近の幅２μm,長さ10μｍの領域29を
動作領域として素子を配置している。更にソース・ドレ
ーン領域等素子の構成上高濃度のドーピングが必要な領
域については、集束イオン線による高濃度領域26等と重
複する様に配置し、結晶化の目的のために無駄な面積を
生じないように配慮した。また、集束イオン線による高
濃度領域26等を介した電気的導通が回路構成上不都合を
生じる場合には、当然のことながら、酸化膜上でこの高
濃度領域をエツチングまたは酸化により切断した。
状を示している。高濃度領域26,26′,26″等に挾まれた
領域がほぼ単結晶化し、規則的な結晶亜粒界の形状が認
められる。例えばMOSFETチヤネル領域等素子の活性領域
にこれらの結晶亜粒界が含まれると、素子特性のバラツ
キが大きくなる。そこで、この実施例では、亜粒界を避
けて高濃度領域の直近の幅２μm,長さ10μｍの領域29を
動作領域として素子を配置している。更にソース・ドレ
ーン領域等素子の構成上高濃度のドーピングが必要な領
域については、集束イオン線による高濃度領域26等と重
複する様に配置し、結晶化の目的のために無駄な面積を
生じないように配慮した。また、集束イオン線による高
濃度領域26等を介した電気的導通が回路構成上不都合を
生じる場合には、当然のことながら、酸化膜上でこの高
濃度領域をエツチングまたは酸化により切断した。
以上のように本発明によれば、結晶成長速度の遅い高
純度非晶質Siをその成長限界を超えて単結晶化し、拡大
されたSOI構造を実現することができ、さらに、集束イ
オン線の如き手法により極細線の高濃度領域を設けるこ
とによつて、結晶化促進のための無駄面積を実質的に無
くすることが可能である。
純度非晶質Siをその成長限界を超えて単結晶化し、拡大
されたSOI構造を実現することができ、さらに、集束イ
オン線の如き手法により極細線の高濃度領域を設けるこ
とによつて、結晶化促進のための無駄面積を実質的に無
くすることが可能である。
第１図は本発明の一実施例を示す鳥瞰断面図、第２図は
従来法の固相成長を示す鳥瞰断面図、第３図はドーピン
グによる固相成長領域拡大を示すデータ、第４図は本発
明の他の実施例を示す鳥瞰断面図、第５図は第４図の構
造における固相成長の様子を示す平面図、第６図は本発
明の他の実施例の鳥瞰説明図、第７図は第６図の構造に
おける固相成長後の様子を示す平面図である。 21…単結晶半導体基板、22…酸化膜、23…酸化膜開口部
（基板露出部）、24…非晶質Si層、25…固相成長領域、
26…高濃度不純物領域、27…結晶亜粒界、28…集束イイ
ン線、29…素子の動作領域の配置位置。
従来法の固相成長を示す鳥瞰断面図、第３図はドーピン
グによる固相成長領域拡大を示すデータ、第４図は本発
明の他の実施例を示す鳥瞰断面図、第５図は第４図の構
造における固相成長の様子を示す平面図、第６図は本発
明の他の実施例の鳥瞰説明図、第７図は第６図の構造に
おける固相成長後の様子を示す平面図である。 21…単結晶半導体基板、22…酸化膜、23…酸化膜開口部
（基板露出部）、24…非晶質Si層、25…固相成長領域、
26…高濃度不純物領域、27…結晶亜粒界、28…集束イイ
ン線、29…素子の動作領域の配置位置。
Claims (6)
- 【請求項１】開口部を有する絶縁膜を単結晶基板の表面
上に形成する工程と、非晶質半導体膜を全面に形成する
工程と、上記開口部から上記絶縁膜上に延伸する線状の
高濃度不純物領域を上記非晶質半導体膜内に形成する工
程と、所定温度に加熱して、上記高濃度不純物領域を単
結晶化し、さらに上記非晶質半導体膜を、上記開口部内
および既に単結晶化された上記高濃度不純物領域から順
次単結晶化する工程を有することを特徴とする単結晶半
導体薄膜の形成方法。 - 【請求項２】上記高濃度不純物領域はイオン打込みによ
って形成されることを特徴とする特許請求の範囲第１項
記載の単結晶半導体薄膜の形成方法。 - 【請求項３】上記高濃度不純物領域は集束イオン線の照
射によって形成されることを特徴とする特許請求の範囲
第１項記載の単結晶半導体薄膜の形成方法。 - 【請求項４】上記高濃度不純物領域の幅は１μｍ以下で
あることを特徴とする特許請求の範囲第１項から第３項
のいずれかに記載の単結晶半導体薄膜の形成方法。 - 【請求項５】複数の上記高濃度不純物領域が平行に形成
されることを特徴とする特許請求の範囲第１項から第４
項のいずれかに記載の単結晶半導体薄膜の形成方法。 - 【請求項６】隣接する上記高濃度不純物領域の間隔は10
μｍ以下であることを特徴とする特許請求の範囲第５項
記載の単結晶半導体薄膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20365986A JP2505764B2 (ja) | 1986-09-01 | 1986-09-01 | 単結晶半導体薄膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20365986A JP2505764B2 (ja) | 1986-09-01 | 1986-09-01 | 単結晶半導体薄膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6360517A JPS6360517A (ja) | 1988-03-16 |
| JP2505764B2 true JP2505764B2 (ja) | 1996-06-12 |
Family
ID=16477721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20365986A Expired - Fee Related JP2505764B2 (ja) | 1986-09-01 | 1986-09-01 | 単結晶半導体薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2505764B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5148131B2 (ja) * | 2007-03-01 | 2013-02-20 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP7495043B2 (ja) * | 2020-01-10 | 2024-06-04 | 株式会社ブイ・テクノロジー | 多結晶膜の形成方法およびレーザ結晶化装置 |
-
1986
- 1986-09-01 JP JP20365986A patent/JP2505764B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6360517A (ja) | 1988-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4609407A (en) | Method of making three dimensional semiconductor devices in selectively laser regrown polysilicon or amorphous silicon layers | |
| US4500388A (en) | Method for forming monocrystalline semiconductor film on insulating film | |
| EP0227085B1 (en) | A method of manufacturing igfets having minimal junction depth using epitaxial recrystallization | |
| US4808546A (en) | SOI process for forming a thin film transistor using solid phase epitaxy | |
| JP2560716B2 (ja) | 半導体素子及びその製造方法 | |
| JPH11145056A (ja) | 半導体材料 | |
| WO2003023866A1 (fr) | Dispositif a semi-conducteur a film mince et son procede de fabrication | |
| JP2826982B2 (ja) | 結晶化方法及びこれを用いた薄膜トランジスタの製造方法 | |
| JP2505764B2 (ja) | 単結晶半導体薄膜の形成方法 | |
| JPS59155121A (ja) | 半導体薄膜の製造方法 | |
| JPH0770481B2 (ja) | シリコン半導体層の形成方法 | |
| JPS61131526A (ja) | 半導体装置の製造方法 | |
| JP2687393B2 (ja) | 半導体装置の製造方法 | |
| JP2720473B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2638868B2 (ja) | 半導体装置の製造方法 | |
| JPH04373171A (ja) | 半導体素子の作製方法 | |
| JPS5892209A (ja) | 半導体装置の製造方法 | |
| JPH0685220A (ja) | 半導体装置の製造方法 | |
| JP2694615B2 (ja) | 単結晶半導体薄膜の形成方法 | |
| JPH04299518A (ja) | 半導体装置およびその製造方法 | |
| KR850000277B1 (ko) | 반도체 제조 방법 | |
| JPS6037719A (ja) | 半導体装置の製造方法 | |
| JPS6320011B2 (ja) | ||
| JP2680114B2 (ja) | 結晶性半導体薄膜の形成方法 | |
| JPS63281418A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |