JPS5866588A - モ−タ制御回路 - Google Patents

モ−タ制御回路

Info

Publication number
JPS5866588A
JPS5866588A JP56162946A JP16294681A JPS5866588A JP S5866588 A JPS5866588 A JP S5866588A JP 56162946 A JP56162946 A JP 56162946A JP 16294681 A JP16294681 A JP 16294681A JP S5866588 A JPS5866588 A JP S5866588A
Authority
JP
Japan
Prior art keywords
signal
inversion interval
output
reproduced
motor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56162946A
Other languages
English (en)
Other versions
JPH0154957B2 (ja
Inventor
Masao Takuma
宅間 正男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP56162946A priority Critical patent/JPS5866588A/ja
Publication of JPS5866588A publication Critical patent/JPS5866588A/ja
Publication of JPH0154957B2 publication Critical patent/JPH0154957B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P5/00Arrangements specially adapted for regulating or controlling the speed or torque of two or more electric motors
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P29/00Arrangements for regulating or controlling electric motors, appropriate for both AC and DC motors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rotational Drive Of Disk (AREA)
  • Control Of Electric Motors In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、例えばPCM(パルスコード変調)信号が記
録されたデジタルオーディオディスクを回転駆動する為
のモータに適用し得るモータ制御回路に関する。
最近に於いて、音声信号(アナログ信号)をPCM信号
(デジタル信号)に変換して、光学的にディスクに記録
し、再生するデジタルオーディオディスクが提案されて
いる。この場合、デジタルデータ會適当なデジタル変調
方式例えば8/14変調(8ビツトのデータを14ビツ
トのデータに変換する。EFM変調と称されている)に
よりディスクに記録することが考えられている。また、
従来のディスクの記録および再生は、回転速度を一定に
保って行なっているため線記録密度の上限は最内周での
線記録密度で制限を受は最外周では数倍の余裕を持つこ
とになシ、無駄が生じていた。
このため、線速度が一定となるよう、外周と内周とで回
転速度を変化させ、線速度を一定に保つようにして記録
時間の延長あるいはディスクの小形化が図られている。
線速度を一定とするには外周から内周もしくは内周から
外周に移動するに従って回転速度を常時連続的に変化さ
せなければならない。
ところで、PCM信号の形式として色々なものが考えら
れるが、一般的にはデータ同期信号とテ゛−タとから構
成するものがある。第1図に示す如く、フレームはデー
タ同期ビットとデータビットで構成される。そしてデー
タ同期信号は、線速度一定のディスクにおいては回転速
度を常時連続的に変化させるためのモータ制御回路の比
較信号及びデータ部分の開始点を規定するための信号と
して利用される。ところで線速度一定のテ゛イヌクにお
いて、デジタル変調方式により記録された信号を再生す
る場合、位相同期ループ(PLL)等を利用してデジタ
ル復調するのであるが、ディスクが所定の回転数になら
なければ信号(データ同期信号、データ)の復調はでき
ない。従って、データ同期信号によシモータの回転速度
を高精度にて制御することが極めて困難である。
そこで、本発明は再生されたデジタル信号の実際の最大
信号反転間隔(最小信号反転間隔でも良い)を測定し、
この測定結果と予め設定された正規の(所定の線速度が
達成されたときの)最大信号反転間隔を比較し、両者が
一致するようにモータを制御する構成とし、以ってディ
スクの線速度一定を達成し、正確なデータ復調を可能と
したものである。
以下、実施例に基いて、本発明の構成について詳述する
。この実施例に於いては1フレームは588チャンネル
ビ、)にて構成されており、そのうち24チヤンネルビ
ツトがデータ同期信号に対して割当てらノ1ている。テ
゛−タ同期信号は11チヤンネルビツトの信号反転間隔
を有するパルスを一周期分だけ含んでいる(第1図参照
)。デジタルデータばM述した如ぐEFM変調されて記
録される。E]li”M変調により、8データビフトの
データは14チヤンネルビツトのデータに変換されるの
であるが、8ビツトで表現できるデータの数よシ14ビ
、)で表現できるデータの数は当然多いことになるから
、14チヤンネルビツトのデータに対してはいくらかの
制約を付与することができる。例えば14チヤンネルビ
ツトのデータをNRZI方式で記録するとしたとき信号
反転間隔が6チヤンネルビツト以上で11チヤンネルビ
ツト以下という制約を付与することができる。
従って、上述した如き方法にてデータ同期信号及びデー
タが記録されたディスクよりピックアップを利用して信
号を再生し、この再生デジタル信号の中から例えば最大
信号反転間隔を測定し、この測定結果が予め設定された
正規の最大信号反転間隔と一致するようにモータを制御
すれば、所定のディスク線速度を達成することができる
以下、本発明に係るモータ制御回路のブロックダイヤグ
ラムを参照して詳述する。ディスク(1)に記録された
信号は、ピックアップ(2)(ディスク上の記録形式に
応じて光学的、電電機械的若しくは静電的に記録信号を
電気信号に変換する装置)にて再生される。再生デジタ
ル信号(a)は最大信号反転間隔測定回路Q)に印加さ
れ、再生信号れ)の実際の最大の信号反転間隔(この実
施例では11チヤンネルビツト)が測定される。この測
定結果はD/A変換器(4〕にてアナログ量に変換され
る。
一方、ディスク(1)が正規の線速度にて回転したとき
の最大信号反転間隔に対応する基準アナログ電圧(これ
は予め知ることが可能である)f基準電圧発生回路(5
)より発生させる。そして、両者を比較器(6)にて比
較し、その製蓋出力をローパスフィyv 6t (7)
 VC印加し、更にこのローパスフィルタ(7)の出力
にてディスク(1)全回転駆動するモータ(8)全駆動
する。
斯かる構成とすれば、同期信号をデジタル復調すること
なく、所定のディスク線速度を得ることができ、モータ
(8)の回転は安定且つ正確に制御されるものである。
斯様にして、モータ(8)の回転が正確に制御されるよ
うになった後には、デジタルデータの正確な復調が可能
となる。即ち、再生信号(a)けIDFM復調回路(9
)に入力されて復調された後、デジタル処理回路(10
)に印加されてデータの同期制御・誤り訂正等の処理が
なされ、更にD −A変換器(11)に入力されて音声
信号に変換される。斯かる構成は、本発明の要旨外であ
るので、詳細な説明は省略する。
尚、ディスクが所定の回転速度となり線速度一定が達成
され、デジタル的にデータ同期信号の検出が可能になっ
た後には、このデジタル的に検出された同期信号にてモ
ータの制御を行った方が好都合である。何故なら、ドロ
ップアウト等によシ再生信号が欠落した場合、本発明に
係る構成では正確なモータ制御は困難となるが、上述し
た構成に依れば、ドロップアウトにより再生データ同期
信号が欠落した場合、これを補償した補償データ同期信
号を発生させることができ、これを利用して安定且つ正
確なモータ制御が可能となるからである。
次に、第6図を参照して、最大信号反転間隔測定回路(
且)の具体例について説明する。再生デジタル信号(a
)は、遅延回路−及び排他的論理和回路−に入力され、
以ってこの回路(21)の出力より再生信号(a)のエ
ツジ(立上り、立下、!1ll)に対応したエツジパル
ス@を得る。このエツジパルス(6)にて力、ウンタに
)をリセットし、次のエツジパルス(b)にてリセット
される壕での間、水晶発振器(ハ)より出力される基準
クロックパルスを計数する。即ち、再生信号れ)の信号
反転間隔が測定される。ラッチ回路(ハ)のT入力にけ
エツジパルス■)が印加されており、エツジパルス■)
が入力されたとき、ラッチ回路(ハ)にはその時点のカ
ウンタ(財)の内容がラッチされる。
エツジパルスO))が若干の遅延時間を有する遅延回路
(ハ)を介してカウンタ(イ)に印加される構成とした
のは、カウンタ(イ)がリセットされる直前のカウンタ
C4の内容が確実にラッチされるようにする為である。
ラッチ回路に)は、一定期間、即ち発振器(至)より出
力されるクロックパルスを1/N分周器(財)で分周し
た分局出力の周期内で、再生信号(a)の最大信号反転
間隔の測定結果をラッチする為のものである。それまで
ラッチ回路(ト)にてラッチされていた働(A)とその
時点でのラッチ回路(ハ)の値の)とを比較器に)で比
較し、値の)の方が大きいとき、その時点のラッチ回路
(財)の値の)を新たな最大値とすべくラッチ回路に)
にラッチする。それ故、1/N分周器弼の出力にてクリ
アーされる直前のラッチ回路に)の内容は、その一定期
間内での最大信号反転間隔の測定値となっている。そこ
で、一定周期毎に、1/N分周器(ロ)の出力をゲート
(2)を介してラッチ回路(7)に印加してラッチ回路
(イ)の内容をラッチ回路(7)に転送すると共に、ラ
ッチ回路(ハ)の内容をクリアーする。そして、次の一
定期間に於ける最大信号反転間隔の測定に移行する。
最大信号反転間隔の測定値を一定期間毎にクリアーする
構成としたのは、線速度一定が達成され入 るまでは、ディスクの走行は不安定であり、最大信号反
転間隔の測定値は一定とけならないからである。
ところで、ドロップアウト等によυ、長期間にわたって
信号が反転しない事態が生じた場合、これを最大信号反
転間隔とすることはでき々い。1/N分周器に)の出力
にて規定される一定期間を適当に長く即ち、1フレーム
の信号が再生されるのに必要な時間(所定の線速度以下
の場合でありでも)以上に設定しておけば、最大信号反
転間隔(11チヤンネルビツト)は最低2回は発生する
データ中にも11チヤンネルビ2)の信号反転間隔は確
率的に何回か発生するので、現実には2回以上と々る。
そこで、本発明に於いては、一定期間内に適当回数(M
回)だけ最大信号反転間隔が発生したときのみ、これを
ドロップアウト等に基くことのない最大信号反転間隔と
判断して、ラッチ回路に)の内容をラッチ回路(7)に
転送する構成としている。
この為に、1/M分周器0◇、フリップフロップ(イ)
、オアゲート(至)、アントゲ−1Gが設けられている
即ち、1/N分周器(財)にて規定される一定期間内に
、最大信号反転間隔がM回発生したとき、1/M分周器
0])の出力により、フリップフロップ(イ)にHレベ
ルのデータ入力が読込まれ、そのQ出力はHレベルとな
る。それ故、一定期間が終了したとき、1/N分周器(
イ)の出力は、Q出力により駆動状態にあるアンドゲー
トに)を介してラッチ回路(7)のT入力に印加され、
以ってラッチ回路(ホ)の自答がラッチ回路−に転送さ
れることになる。
尚、1/N分周器(財)の出力にてフリップフロップ0
邊はリセットされるが、これによりQ出力がLレベルに
なるVCは若干遅れるので、1/N分周器(イ)の出力
は末だ駆動状態にあるアントゲ−)Hを介して、ラッチ
回路に)のT入力に印加され得る。
更に、1/M分周器(ロ)は一定期間が終了する毎にク
リアーされる必要があるのは勿論であるが、比較器に)
により新たな最大信号反転間隔が検出された場合には、
それまでの1/M分周器ODによる計数は無効であり、
これをクリアーする必要がある。それ故、比較器に)よ
り出力される(A<B)の検出出力はオアゲート(至)
を介して1/M分周器0◇に印加され、1/M分周器0
])はクリアーされる構成となっている。
更に比較器僻に於けるA−Bの検出には、若干の許容値
を設け、その範囲内で一致を検出する。
これは、シフター等による再生信号のフラツキを考慮す
る必要があるからである。
以上述べた本発明に依れば、記録媒体より再生される再
生デジタル信号の実際の最大(若しくは最小)信号反転
間隔を測定し、この測定結果と予め設定された正規の最
大(若しくは最小)信号反転間隔とを比較し、両者が一
致するように記@媒体を走行させるモータを制御する構
成としたものであるから、例えば従来の如く同期信号を
デジタル復調することなくモータを安定且つ正確に制御
できるものである。
【図面の簡単な説明】
第1図はフレーム構成を示す図、第2図は本発明に係る
モータ制御回路を示す図、第6図は最大信号反転間隔測
定回路の具体例を示す図である。 (2)はピックアップ(再生手段)、Q)は最大信号反
転間隔測定回路、(4)はD/A変換器、(5)lゴ基
準電圧発生回路、(6)は比較器、(8)はモータ。

Claims (2)

    【特許請求の範囲】
  1. (1)  デジタル信号が記録された記録媒陣よりデジ
    タル信号を再生する再生手段と、この再生手段より出力
    される再生デジタル信号の実際の最大若しくは最小信号
    反転間隔を測定する信号反転間隔測定手段と、この信号
    反転間隔測定手段によシ測定された実際の最大若しくは
    最小信号反転間隔と予め設定された正規の信号反転間隔
    とを比較する比較手段とを有し、この比較手段の出力に
    基いて前記記録媒体全走行させるモータを制御すること
    を特徴とするモータ制御回路。
  2. (2)比較手段が、信号反転間隔測定手段のデジタル出
    力をアナログ電圧に変換するデジタル・アナログ変換器
    と、正規の信号反転間隔に対応する基準電圧を発生する
    基準電圧発生手段と、前記デジタル・アナログ変換器の
    出力電圧と前記基準電。 圧を比較する比較器より構成されていることを特徴とす
    る特許請求の範囲第1項記載のモータ制御回路。
JP56162946A 1981-10-12 1981-10-12 モ−タ制御回路 Granted JPS5866588A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56162946A JPS5866588A (ja) 1981-10-12 1981-10-12 モ−タ制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56162946A JPS5866588A (ja) 1981-10-12 1981-10-12 モ−タ制御回路

Publications (2)

Publication Number Publication Date
JPS5866588A true JPS5866588A (ja) 1983-04-20
JPH0154957B2 JPH0154957B2 (ja) 1989-11-21

Family

ID=15764259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56162946A Granted JPS5866588A (ja) 1981-10-12 1981-10-12 モ−タ制御回路

Country Status (1)

Country Link
JP (1) JPS5866588A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5863855A (ja) * 1981-10-14 1983-04-15 Hitachi Ltd クロツクレ−ト検出装置
JPH1069730A (ja) * 1997-07-07 1998-03-10 Sony Corp 光ディスク再生装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5758269A (en) * 1980-09-24 1982-04-07 Sony Corp Device for reproducing disk

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5758269A (en) * 1980-09-24 1982-04-07 Sony Corp Device for reproducing disk

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5863855A (ja) * 1981-10-14 1983-04-15 Hitachi Ltd クロツクレ−ト検出装置
JPH1069730A (ja) * 1997-07-07 1998-03-10 Sony Corp 光ディスク再生装置

Also Published As

Publication number Publication date
JPH0154957B2 (ja) 1989-11-21

Similar Documents

Publication Publication Date Title
KR880000901B1 (ko) 디스크 재생장치
US4481615A (en) Motor controlling circuit of reproducing apparatus and method of controlling
NL8006268A (nl) Platenspeler.
US4672597A (en) Clock signal reproducing circuit for a player reproducing information of a disc
US5982724A (en) Disk reproducing apparatus having active wide-range PLL device
US4647828A (en) Servo system
KR100422600B1 (ko) 재생장치및회전서보회로
JPS5866588A (ja) モ−タ制御回路
US7016277B2 (en) Method and device for generating a write clock of a constant angular velocity optical disk device
JPS5869484A (ja) モ−タ制御回路
JPH0249573B2 (ja)
JPS6062889A (ja) モ−タ制御装置
JPS6258067B2 (ja)
JPS6259386B2 (ja)
JPS5843196A (ja) モ−タ制御方法
JP3337492B2 (ja) 可換媒体記録再生装置
JP2842285B2 (ja) クロック信号発生装置
JPS5822590A (ja) モ−タ制御方法
JPS6258066B2 (ja)
JPH03710B2 (ja)
KR920008292B1 (ko) 콤팩트 디스크의 기록시 일정한 선속도 제어 방법
JP2618219B2 (ja) ディスク状記録媒体記録方法
JPS6252379B2 (ja)
JPS5863855A (ja) クロツクレ−ト検出装置
JPH0332152B2 (ja)