JPH0562384B2 - - Google Patents
Info
- Publication number
- JPH0562384B2 JPH0562384B2 JP59152098A JP15209884A JPH0562384B2 JP H0562384 B2 JPH0562384 B2 JP H0562384B2 JP 59152098 A JP59152098 A JP 59152098A JP 15209884 A JP15209884 A JP 15209884A JP H0562384 B2 JPH0562384 B2 JP H0562384B2
- Authority
- JP
- Japan
- Prior art keywords
- module
- signal
- bus
- predetermined period
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012546 transfer Methods 0.000 claims description 51
- 238000012545 processing Methods 0.000 claims description 29
- 239000000470 constituent Substances 0.000 claims description 28
- 230000002265 prevention Effects 0.000 claims description 8
- 238000012544 monitoring process Methods 0.000 claims description 4
- 230000004044 response Effects 0.000 description 21
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/378—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a parallel poll method
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
技術分野
本発明は処理システム、とくに、それに使用さ
れる情報転送の競合防止回路に関する。
れる情報転送の競合防止回路に関する。
背景技術
コンピユータなどの処理システムに使用される
バス方式は、システムを構成する各構成要素すな
わちモジユールを相互に接続する共通信号母線す
なわちバスを有し、バス上においてデータ転送を
起動するマスタモジユールと、このデーダ転送の
起動を受け入れるスレーブモジユールとの間でデ
ータ転送が行なわれる。
バス方式は、システムを構成する各構成要素すな
わちモジユールを相互に接続する共通信号母線す
なわちバスを有し、バス上においてデータ転送を
起動するマスタモジユールと、このデーダ転送の
起動を受け入れるスレーブモジユールとの間でデ
ータ転送が行なわれる。
周知のようにバス方式には、同期式および非同
期式がある。同期式は、非同期式に比較して低速
の回路素子を使用でき、したがつて消費電力が少
ない長所がある。しかし、各モジユールに共通な
クロツクに同期して回路動作が進行してゆくた
め、そのデーダ転送速度はクロツク速度(周波
数)に依存する。したがつて、多量のデータを短
時間で転送するには、高速のクロツクを使用しな
ければならない。
期式がある。同期式は、非同期式に比較して低速
の回路素子を使用でき、したがつて消費電力が少
ない長所がある。しかし、各モジユールに共通な
クロツクに同期して回路動作が進行してゆくた
め、そのデーダ転送速度はクロツク速度(周波
数)に依存する。したがつて、多量のデータを短
時間で転送するには、高速のクロツクを使用しな
ければならない。
たとえば画像データを扱う処理システムでは、
画像の解像度が高いほど全体の情報量が多くな
る。また多数の画像を扱うためには、システム全
体の処理能力が大きくなければならない。このよ
うにシステムの処理能力を増すには、システム内
のデーダ転送の高速性も一つの要因である。
画像の解像度が高いほど全体の情報量が多くな
る。また多数の画像を扱うためには、システム全
体の処理能力が大きくなければならない。このよ
うにシステムの処理能力を増すには、システム内
のデーダ転送の高速性も一つの要因である。
従来のバス転送方式では、複数のモジユールが
競合してバスを起動するのを調整するための調停
(アービトレーシヨン)回路がバスに接続されて
いた。この調停回路はバスに共通して配設され、
各モジユールからバスに対する起動を監視してい
る。複数のモジユールが同時にバスを起動する
と、それらを所定の優先順位に従つて調整し、そ
れらのうち最優先にある単一のモジユールに対し
てバス要求を許可する信号を返送している。
競合してバスを起動するのを調整するための調停
(アービトレーシヨン)回路がバスに接続されて
いた。この調停回路はバスに共通して配設され、
各モジユールからバスに対する起動を監視してい
る。複数のモジユールが同時にバスを起動する
と、それらを所定の優先順位に従つて調整し、そ
れらのうち最優先にある単一のモジユールに対し
てバス要求を許可する信号を返送している。
このように調停回路がバスシステムの共通装置
として集中していることは、システム全体の信頼
性を低下させ、調停回路の障害が直ちにシステム
ダウンにつながる危険性がある。また、バス要求
許可の信号を返送するなど、装置構成および信号
処理が複雑になる問題があつた。また、従来のバ
ス転送方式では、優先順位の高い他のモジユール
からバス要求が発生することによつて、特に優先
順位の低いモジユールでは、継続してデーダ転送
を行なうことが困難であつた。
として集中していることは、システム全体の信頼
性を低下させ、調停回路の障害が直ちにシステム
ダウンにつながる危険性がある。また、バス要求
許可の信号を返送するなど、装置構成および信号
処理が複雑になる問題があつた。また、従来のバ
ス転送方式では、優先順位の高い他のモジユール
からバス要求が発生することによつて、特に優先
順位の低いモジユールでは、継続してデーダ転送
を行なうことが困難であつた。
目 的
本発明はこのような要求に鑑み、障害が処理シ
ステム全体のシステムダウンを引き起すことのな
い簡略な構成の情報転送の競合防止回路を提供す
ることを目的とする。
ステム全体のシステムダウンを引き起すことのな
い簡略な構成の情報転送の競合防止回路を提供す
ることを目的とする。
発明の開示
本発明によれば、処理システムを構成する複数
の構成単位の間で共通転送路を介してクロツクに
同期して情報転送を行なう処理システムにおける
情報転送の競合防止回路において、この競合防止
回路は各構成単位に対応して設けられ、複数の構
成単位における自己の構成単位の優先順位を規定
し自己の構成単位から他の構成単位に対して共通
転送路の使用を要求する第1の信号を出力する第
1の信号線と、自己の構成単位より優先順位の高
い構成単位からの第1の信号線の状態を監視しそ
れらの第1の信号線の少なくともいずれかに第1
の信号が存在するときは第2の信号を発生する監
視手段と、監視手段が第2の信号を発生しないと
き、クロツクに同期して自己の構成単位について
情報転送を進行させる制御手段とを含む。
の構成単位の間で共通転送路を介してクロツクに
同期して情報転送を行なう処理システムにおける
情報転送の競合防止回路において、この競合防止
回路は各構成単位に対応して設けられ、複数の構
成単位における自己の構成単位の優先順位を規定
し自己の構成単位から他の構成単位に対して共通
転送路の使用を要求する第1の信号を出力する第
1の信号線と、自己の構成単位より優先順位の高
い構成単位からの第1の信号線の状態を監視しそ
れらの第1の信号線の少なくともいずれかに第1
の信号が存在するときは第2の信号を発生する監
視手段と、監視手段が第2の信号を発生しないと
き、クロツクに同期して自己の構成単位について
情報転送を進行させる制御手段とを含む。
実施例の説明
次に添付図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
第1図に示す処理システムにおいて、システム
を構成する各構成単位(要求)すなわちモジユー
ル12,14および16が共通信号転送路(母
線)すなわちバス10に共通に接続されている。
たとえばモジユール12は、本実施例ではシステ
ムメモリ18とバスインタフエース(BIF)20
を有するメモリモジユールである。またモジユー
ル14は、本実施例では入出力装置(I/O)2
2とBIF20を有するI/Oモジユールである。
I/O22は、通常の入出力装置のみならず、外
部記憶装置や通信回線インタフエースなどを含
む。
を構成する各構成単位(要求)すなわちモジユー
ル12,14および16が共通信号転送路(母
線)すなわちバス10に共通に接続されている。
たとえばモジユール12は、本実施例ではシステ
ムメモリ18とバスインタフエース(BIF)20
を有するメモリモジユールである。またモジユー
ル14は、本実施例では入出力装置(I/O)2
2とBIF20を有するI/Oモジユールである。
I/O22は、通常の入出力装置のみならず、外
部記憶装置や通信回線インタフエースなどを含
む。
モジユール16は、本実施例では中央処理系と
BIF20を有する中央処理系モジユールである。
中央処理系は、中央処理装置24、ローカルメモ
リ26およびI/O28が内部バス30によつて
相互にBIF20に接続されている。
BIF20を有する中央処理系モジユールである。
中央処理系は、中央処理装置24、ローカルメモ
リ26およびI/O28が内部バス30によつて
相互にBIF20に接続されている。
これらのモジユール12,14および16は、
本発明の理解にあたつては論理的な構成単位、す
なわち論理モジユールとして把握され、これは物
理的に単一のユニツトで構成されてもよく、また
物理的に分離した複数のユニツトで構成されても
よい。また、各モジユールはそれぞれ複数用意さ
れてもよく、また単数であつてもよい。したがつ
て、中央処理系モジユール16も複数接続されて
もよく、また、中央処理系モジユール16内の
CPU24が複数あつてもよい。勿論、I/Oモ
ジユール14のI/O22にCPUが含まれてい
てもよい。
本発明の理解にあたつては論理的な構成単位、す
なわち論理モジユールとして把握され、これは物
理的に単一のユニツトで構成されてもよく、また
物理的に分離した複数のユニツトで構成されても
よい。また、各モジユールはそれぞれ複数用意さ
れてもよく、また単数であつてもよい。したがつ
て、中央処理系モジユール16も複数接続されて
もよく、また、中央処理系モジユール16内の
CPU24が複数あつてもよい。勿論、I/Oモ
ジユール14のI/O22にCPUが含まれてい
てもよい。
バス10と各モジユール12,14および16
に含まれるBIF20などによつてバスシステムが
構成される。各モジユール間の接続線は本実施例
で、第2図に示すように、バスクロツクBCLK、
アドレスバスAB、コマンドレスポンスCR、デ
ータバスDB、データレスポンスDRおよびアー
ビトレーシヨン(調停)バスARBなどからなる。
なお、これらの接続線は必ずしもそれぞれ単一の
接続線からなるものではなく、複数本の接続線を
含むものがある。
に含まれるBIF20などによつてバスシステムが
構成される。各モジユール間の接続線は本実施例
で、第2図に示すように、バスクロツクBCLK、
アドレスバスAB、コマンドレスポンスCR、デ
ータバスDB、データレスポンスDRおよびアー
ビトレーシヨン(調停)バスARBなどからなる。
なお、これらの接続線は必ずしもそれぞれ単一の
接続線からなるものではなく、複数本の接続線を
含むものがある。
モジユール12,14および16のうち、バス
10上においてデーダ転送を起動するモジユール
をマスタモジユールと称し、第2図では符号30
で示す。また、このマスタモジユール30による
デーダ転送の起動を受け入れるモジユールをスレ
ーブモジユールと称し、符号32で示す。
10上においてデーダ転送を起動するモジユール
をマスタモジユールと称し、第2図では符号30
で示す。また、このマスタモジユール30による
デーダ転送の起動を受け入れるモジユールをスレ
ーブモジユールと称し、符号32で示す。
同図に点線34および36で示すように、本実
施例では、マスタモジユール30からスレーブモ
ジユール32をアドレス指定すると、コマンドレ
スポンスをスレーブモジユール32からマスタモ
ジユール30に返送する。また、マスタモジユー
ル30とスレーブモジール32の間でデータを転
送すると、データレスポンスをスレーブモジユー
ル32からマスタモジユール30に返送する。
施例では、マスタモジユール30からスレーブモ
ジユール32をアドレス指定すると、コマンドレ
スポンスをスレーブモジユール32からマスタモ
ジユール30に返送する。また、マスタモジユー
ル30とスレーブモジール32の間でデータを転
送すると、データレスポンスをスレーブモジユー
ル32からマスタモジユール30に返送する。
バスクロツクBCLKは、本システムに含まれる
いずれかのモジユールから供給される。または、
これらのモジユールとは独立したクロツク源から
供給してもよい。
いずれかのモジユールから供給される。または、
これらのモジユールとは独立したクロツク源から
供給してもよい。
アドレスバスABは本実施例では、第3図に示
すように、バス識別線ID、コマンド線CMD、ア
ドレス線ADR、およびマスク線MSKからなり、
そのデータフオーマツトを第4図に示す。これか
らわかるように、バス識別IDは、3ビツトから
なり、たとえば「000」で空き(IDLE)、「111」
で割込みを示す。また、コマンドCMDも3ビツ
トからなり、たとえば「000」で読出し
(READ)を示し、、データがスレーブモジユー
ルからマスタモジユールへ転送され、「001」で書
込み(WRITE)を示し、データがマスタモジユ
ールからスレーブモジユールへ転送される。
すように、バス識別線ID、コマンド線CMD、ア
ドレス線ADR、およびマスク線MSKからなり、
そのデータフオーマツトを第4図に示す。これか
らわかるように、バス識別IDは、3ビツトから
なり、たとえば「000」で空き(IDLE)、「111」
で割込みを示す。また、コマンドCMDも3ビツ
トからなり、たとえば「000」で読出し
(READ)を示し、、データがスレーブモジユー
ルからマスタモジユールへ転送され、「001」で書
込み(WRITE)を示し、データがマスタモジユ
ールからスレーブモジユールへ転送される。
アドレスADRは24ビツトからなり、システム
内のすべてのモジユールを含むFFFFFF(H)の論
理アドレス空間を指定できる。本実施例では、デ
ータバスDBは16ビツト、すなわち2バイトから
なり、アドレスバスADのマスク線MSKは、そ
のアドレス指定に基づいて転送されるデータ16ビ
ツトの上位および下位バイトの選択的マスクを行
なうための2ビツトを有する。
内のすべてのモジユールを含むFFFFFF(H)の論
理アドレス空間を指定できる。本実施例では、デ
ータバスDBは16ビツト、すなわち2バイトから
なり、アドレスバスADのマスク線MSKは、そ
のアドレス指定に基づいて転送されるデータ16ビ
ツトの上位および下位バイトの選択的マスクを行
なうための2ビツトを有する。
アービトレーシヨンバスARBは、第5図に示
すように、本実施例では1本のホールド線
HOLDと、16本のバス要求線BR0〜BR15とから
なる。優先度は、BR0〜BR15、HOLDの順に高
くなる。すなわちHOLD線が最優先である。た
とえばモジユールAの優先順位は3位であり、モ
ジユールBのそれはモジユールAより高く2位で
あるとすると、第5図に示すように、モジユール
AはBR13に、モジユールBはBR14に割り
当てられる。ホールド線HOLDは各モジユール
に共通に接続されている。
すように、本実施例では1本のホールド線
HOLDと、16本のバス要求線BR0〜BR15とから
なる。優先度は、BR0〜BR15、HOLDの順に高
くなる。すなわちHOLD線が最優先である。た
とえばモジユールAの優先順位は3位であり、モ
ジユールBのそれはモジユールAより高く2位で
あるとすると、第5図に示すように、モジユール
AはBR13に、モジユールBはBR14に割り
当てられる。ホールド線HOLDは各モジユール
に共通に接続されている。
また各モジユールは、自己のモジユールより順
位の高いモジユールのBR線をモニタするように
接続されている。つまり、モジユールAはBR1
4,BR15およびHOLDの状態をモニタする。
またモジユールBはBR15およびHOLDの状態
をモニタする。
位の高いモジユールのBR線をモニタするように
接続されている。つまり、モジユールAはBR1
4,BR15およびHOLDの状態をモニタする。
またモジユールBはBR15およびHOLDの状態
をモニタする。
たとえば、モジユールAのBIF20におけるア
ービトレーシヨン制御回路100は、たとえば第
6図に示すように構成される。この制御回路10
0は、各モジユール12,14および16にそれ
ぞれ設けられ、NORゲート102、NANDゲー
ト104、および3つのフリツプフロツプ(FF)
106,108,110からなる。NORゲート
の入力には、HOLD線、および自己より優先順
位の高いモジユールのBR線、すなわちこの場合
はBR14,BR15が入力され、その出力11
2がNANDゲート104の入力に接続されてい
る。後者の他の入力には自己のバス要求BR13
が入力される。
ービトレーシヨン制御回路100は、たとえば第
6図に示すように構成される。この制御回路10
0は、各モジユール12,14および16にそれ
ぞれ設けられ、NORゲート102、NANDゲー
ト104、および3つのフリツプフロツプ(FF)
106,108,110からなる。NORゲート
の入力には、HOLD線、および自己より優先順
位の高いモジユールのBR線、すなわちこの場合
はBR14,BR15が入力され、その出力11
2がNANDゲート104の入力に接続されてい
る。後者の他の入力には自己のバス要求BR13
が入力される。
3つのフリツプフロツプ106,108および
110には、システムクロツクBCLKが供給さ
れ、これらはクロツクBCLKに応動してシフトす
るシフトレジスタを構成している。その各段の出
力が調停処理におけるそれぞれのタイミングを規
定する信号として利用される。たとえば初段10
6の出力114は、そのモジユールからアドレス
ADR、コマンドCMDなどを送出するタイミング
を規定するものである。これについては後に詳述
する。
110には、システムクロツクBCLKが供給さ
れ、これらはクロツクBCLKに応動してシフトす
るシフトレジスタを構成している。その各段の出
力が調停処理におけるそれぞれのタイミングを規
定する信号として利用される。たとえば初段10
6の出力114は、そのモジユールからアドレス
ADR、コマンドCMDなどを送出するタイミング
を規定するものである。これについては後に詳述
する。
第7図を参照すると、本システムによるバスの
獲得、およびモジユール間の調停処理は図示のフ
ローに従つて行なわれる。たとえば第15図Eお
よびFに示すように、時刻t1でモジユールAが、
これに続く時刻t2でモジユールBがそれぞれ他の
モジユールに対してバス10を使用するデータ転
送の要求を立てたとすると200、これらの要求
発生(202、第8図)の次にそれぞれ到来する
バスクロツクBCLKに応動して204、これらの
モジユールは信号BRを有意にする206。
獲得、およびモジユール間の調停処理は図示のフ
ローに従つて行なわれる。たとえば第15図Eお
よびFに示すように、時刻t1でモジユールAが、
これに続く時刻t2でモジユールBがそれぞれ他の
モジユールに対してバス10を使用するデータ転
送の要求を立てたとすると200、これらの要求
発生(202、第8図)の次にそれぞれ到来する
バスクロツクBCLKに応動して204、これらの
モジユールは信号BRを有意にする206。
この例では、まずモジユールAが信号BR13
を有意にする。その際、モジユールAは、自己の
モジユールより優先順位の高い全モジユールの
BR線をモニタし224、他の高優先順位のモジ
ユールからそのときバス要求BRが出ていれば、
待ち合せる(242、第10図)。したがつてこ
の例では、モジユールBは、これに続く次のクロ
ツクで信号BR14を有意にし、その間モジユー
ルAがバスマスタをとる226。バスサイクル獲
得処理244を行なつたモジユールAは、信号
BRをオフにして248デーダ転送処理に移行す
る。そこでモジユールBがバスマスタとなるの
は、さらに次のクロツク周期においてとなる。
を有意にする。その際、モジユールAは、自己の
モジユールより優先順位の高い全モジユールの
BR線をモニタし224、他の高優先順位のモジ
ユールからそのときバス要求BRが出ていれば、
待ち合せる(242、第10図)。したがつてこ
の例では、モジユールBは、これに続く次のクロ
ツクで信号BR14を有意にし、その間モジユー
ルAがバスマスタをとる226。バスサイクル獲
得処理244を行なつたモジユールAは、信号
BRをオフにして248デーダ転送処理に移行す
る。そこでモジユールBがバスマスタとなるの
は、さらに次のクロツク周期においてとなる。
たとえば時刻t3およびt4で転送要求が生起する
と、次のクロツクで両モジユールが同時に信号
BRを有意にする。この例ではモジユールBがA
より優先順位が高いので、すなわちモジユールB
はそれより順位の低いモジユールAの信号BRを
モニタしないので、次のクロツク周期ではモジユ
ールBがバスマスタとなる。したがつてモジユー
ルAがバスマスタとなれるのは、さらに次のクロ
ツク周期である。
と、次のクロツクで両モジユールが同時に信号
BRを有意にする。この例ではモジユールBがA
より優先順位が高いので、すなわちモジユールB
はそれより順位の低いモジユールAの信号BRを
モニタしないので、次のクロツク周期ではモジユ
ールBがバスマスタとなる。したがつてモジユー
ルAがバスマスタとなれるのは、さらに次のクロ
ツク周期である。
同じモジユールが継続して2バイトづつデータ
転送を行ないたいときは248、前回の転送周期
に続けて次の周期で信号線HOLDを有意にする
(ホールドリクエスト250)。第16図に示すよ
うに、モジユールAがバスマスタとなつて2クロ
ツク周期にわたつてデーダ転送を行なうときは、
次のクロツク周期でモジユールAから信号線
HOLDを有意にする。これによつて、そのとき、
たとえこれより優先順位の高い他のモジユールB
からバス要求BRがあつても、それは信号HOLD
が解除されるまで待合せを受ける。
転送を行ないたいときは248、前回の転送周期
に続けて次の周期で信号線HOLDを有意にする
(ホールドリクエスト250)。第16図に示すよ
うに、モジユールAがバスマスタとなつて2クロ
ツク周期にわたつてデーダ転送を行なうときは、
次のクロツク周期でモジユールAから信号線
HOLDを有意にする。これによつて、そのとき、
たとえこれより優先順位の高い他のモジユールB
からバス要求BRがあつても、それは信号HOLD
が解除されるまで待合せを受ける。
本システムの動作を第17図に示すREAD動
作を例にとつて説明する。これからわかるよう
に、本システムでは通常の場合、バスクロツク
BCLKの6周期を使用してデータ転送を行なう。
データバスDBの全体的なフローは第11図に示
すような流れをとる。その転送条件指定段階30
0ではまず、第17図Bに示すように、時刻t10
においてマスタモジユール30でデーダ転送の要
求が発生すると、これに続くクロツク周期で前述
のようにしてバス要求BRをセツトし(同C)、
バスマスタを獲得する(同D)。
作を例にとつて説明する。これからわかるよう
に、本システムでは通常の場合、バスクロツク
BCLKの6周期を使用してデータ転送を行なう。
データバスDBの全体的なフローは第11図に示
すような流れをとる。その転送条件指定段階30
0ではまず、第17図Bに示すように、時刻t10
においてマスタモジユール30でデーダ転送の要
求が発生すると、これに続くクロツク周期で前述
のようにしてバス要求BRをセツトし(同C)、
バスマスタを獲得する(同D)。
続くクロツク周期でマスタモジユール30は、
アドレスバス処理フローとして第12図304に
示すように、バスID、コマンドCMD、およびア
ドレスADRを送出する(第17図D,Fおよび
G)。この例では、READコマンドを送出するの
で、コマンドビツトは「000」である。
アドレスバス処理フローとして第12図304に
示すように、バスID、コマンドCMD、およびア
ドレスADRを送出する(第17図D,Fおよび
G)。この例では、READコマンドを送出するの
で、コマンドビツトは「000」である。
自己の論理アドレスに該当するアドレスを受け
たスレーブモジユール32からは、次のクロツク
周期においてコマンドレスポンスCRがマスタモ
ジユール30に返送される(第17図H)。スレ
ーブモジユール32が、その他の動作に占有され
ているときは、マスタモジユール30へコマンド
レスポンス「10」を送出し、スレーブモジユール
32が動作中である事を知らせる。この場合、マ
スタモジユール30は、当該デーダ転送を放棄
し、後にバスマスタ獲得の再試行を行なう。ま
た、マスタモジユール30から送出したアドレス
が論理アドレス空間を外れていたとき又は、当該
アドレスにスレーブモジユールが接続されていな
いときは、このバスクロツク周期においてコマン
ドレスポンスCRが返送されないことになる。こ
の場合、マスタモジユールはコマンドレスポンス
CRが「00」で無応答と認識し、エラー処理を行
なう。
たスレーブモジユール32からは、次のクロツク
周期においてコマンドレスポンスCRがマスタモ
ジユール30に返送される(第17図H)。スレ
ーブモジユール32が、その他の動作に占有され
ているときは、マスタモジユール30へコマンド
レスポンス「10」を送出し、スレーブモジユール
32が動作中である事を知らせる。この場合、マ
スタモジユール30は、当該デーダ転送を放棄
し、後にバスマスタ獲得の再試行を行なう。ま
た、マスタモジユール30から送出したアドレス
が論理アドレス空間を外れていたとき又は、当該
アドレスにスレーブモジユールが接続されていな
いときは、このバスクロツク周期においてコマン
ドレスポンスCRが返送されないことになる。こ
の場合、マスタモジユールはコマンドレスポンス
CRが「00」で無応答と認識し、エラー処理を行
なう。
コマンドレスポンスCRを受信するとマスタモ
ジユール30は、コマンドレスポンス処理320
を行ない、次のクロツク周期でマスクMSKを送
出する(第17図I)。さらに、これに続くバス
クロツク周期においてマスタモジユール30は、
デーダ転送を行なう(同J)。
ジユール30は、コマンドレスポンス処理320
を行ない、次のクロツク周期でマスクMSKを送
出する(第17図I)。さらに、これに続くバス
クロツク周期においてマスタモジユール30は、
デーダ転送を行なう(同J)。
説明中の例はREAD動作であるので(344
第13図)、スレーブモジユール32からマスタ
モジユール30へデータが転送される348。勿
論WRITE動作のときは、マスタモジユール30
からスレーブモジユール32へデータが転送され
る(346、第18図J)。
第13図)、スレーブモジユール32からマスタ
モジユール30へデータが転送される348。勿
論WRITE動作のときは、マスタモジユール30
からスレーブモジユール32へデータが転送され
る(346、第18図J)。
スレーブモジユール32からは次のクロツク周
期で、READ動作であればデータの受信結果を
示すデータレスポンスDRがマスタモジユール3
0に返送される(第17図K)。WRITE動作で
あれば、データの送信終了を示すデータレスポン
スDRがマスタモジユール30に返送される(第
18図K)。これに応じてマスタモジユール30
は、データレスポンス処理360を行なう。
期で、READ動作であればデータの受信結果を
示すデータレスポンスDRがマスタモジユール3
0に返送される(第17図K)。WRITE動作で
あれば、データの送信終了を示すデータレスポン
スDRがマスタモジユール30に返送される(第
18図K)。これに応じてマスタモジユール30
は、データレスポンス処理360を行なう。
以上の動作についてスレーブモジユール32の
側の処理をレスポンスバスの処理フローとして示
したのが第14図である。これからわかるように
スレーブモジユール32では、コマンドCMDの
受信により転送条件が指定されると400、コマ
ンドを解析してその結果をマスタモジユール30
へ返送する420。これに応動してマスタモジユ
ール30ではコマンドレスポンス処理320を実
行し、スレーブモジユール32との間でデーダ転
送を行なう460。スレーブモジユール32で
は、READの場合は受信データの正常性を検査
してステータスをマスタモジユール30へ送出す
る。またWRITEの場合は、データ送出完了でス
テータス情報をマスタモジユール30へ送出す
る。マスタモジユール30ではこれに応動してデ
ータレスポンスエラー処理を行なう500。
側の処理をレスポンスバスの処理フローとして示
したのが第14図である。これからわかるように
スレーブモジユール32では、コマンドCMDの
受信により転送条件が指定されると400、コマ
ンドを解析してその結果をマスタモジユール30
へ返送する420。これに応動してマスタモジユ
ール30ではコマンドレスポンス処理320を実
行し、スレーブモジユール32との間でデーダ転
送を行なう460。スレーブモジユール32で
は、READの場合は受信データの正常性を検査
してステータスをマスタモジユール30へ送出す
る。またWRITEの場合は、データ送出完了でス
テータス情報をマスタモジユール30へ送出す
る。マスタモジユール30ではこれに応動してデ
ータレスポンスエラー処理を行なう500。
効 果
このように本発明によれば、調停回路が各モジ
ユールに分散され、バスに接続された各調停回路
が全体として協動することによつてその機能を全
うしている。したがつて、1つの調停回路の障害
が直ちに処理システム全体のシステムダウンを引
き起すことはない。また各モジユールは、自己よ
り優先順位の高いモジユールのバス要求信号をモ
ニタしており、バス要求の許可を受けるような構
成をとつていないので、そのたへの信号線と処理
が不要であり、装置構成が簡略である。さらに、
第1の信号線のいずれよりも高い優先順位を表わ
す複数の構成単位に共通に設けられた第3の信号
線に自己の構成単位について行なわれた情報転送
の次の所定の期間における継続を要求する第3の
信号を出力することによつて、自己の構成単位よ
りも高い順位の第1の信号が発生していても獲得
した共通転送路の占有権利を次の所定の期間に継
続して行使することができる。これによつて、た
とえば、優先順位の高い構成単位からの要求信号
を排除することができる。つまり共通転送路を獲
得して情報転送中の構成単位は、第3の信号を出
力することによつて次の所定の期間においても情
報転送を行なうことができる。したがつて、たと
えば、優先順位の低い構成単位であつても転送デ
ータの複数バイトの連続転送ができる。この結
果、特に優先順位の低い構成単位における情報転
送のスループツトが向上する。
ユールに分散され、バスに接続された各調停回路
が全体として協動することによつてその機能を全
うしている。したがつて、1つの調停回路の障害
が直ちに処理システム全体のシステムダウンを引
き起すことはない。また各モジユールは、自己よ
り優先順位の高いモジユールのバス要求信号をモ
ニタしており、バス要求の許可を受けるような構
成をとつていないので、そのたへの信号線と処理
が不要であり、装置構成が簡略である。さらに、
第1の信号線のいずれよりも高い優先順位を表わ
す複数の構成単位に共通に設けられた第3の信号
線に自己の構成単位について行なわれた情報転送
の次の所定の期間における継続を要求する第3の
信号を出力することによつて、自己の構成単位よ
りも高い順位の第1の信号が発生していても獲得
した共通転送路の占有権利を次の所定の期間に継
続して行使することができる。これによつて、た
とえば、優先順位の高い構成単位からの要求信号
を排除することができる。つまり共通転送路を獲
得して情報転送中の構成単位は、第3の信号を出
力することによつて次の所定の期間においても情
報転送を行なうことができる。したがつて、たと
えば、優先順位の低い構成単位であつても転送デ
ータの複数バイトの連続転送ができる。この結
果、特に優先順位の低い構成単位における情報転
送のスループツトが向上する。
第1図は本発明による情報転送の競合防止回路
を適用した処理システムの例を示すブロツク図、
第2図、第3図および第5図はバスシステムの構
成を示す説明図、第4図はアドレスバスのフオー
マツトを示す説明図、第6図は第1図に示す各モ
ジユールに含まれる調停回路の例を示す回路機能
図、第7図ないし第14図は、第1図に示す装置
の動作を説明するため動作フロー図、第15図な
いし第18図は、第1図に示す装置の動作を説明
するためタイミング図である。 主要部分の符号の説明、10…バス、20…バ
スインタフエース、30…マスタモジユール、3
2…スレーブモジユール、100…調停回路、
ARB…調停バス、BR…バス要求線、HOLD…ホ
ールド線。
を適用した処理システムの例を示すブロツク図、
第2図、第3図および第5図はバスシステムの構
成を示す説明図、第4図はアドレスバスのフオー
マツトを示す説明図、第6図は第1図に示す各モ
ジユールに含まれる調停回路の例を示す回路機能
図、第7図ないし第14図は、第1図に示す装置
の動作を説明するため動作フロー図、第15図な
いし第18図は、第1図に示す装置の動作を説明
するためタイミング図である。 主要部分の符号の説明、10…バス、20…バ
スインタフエース、30…マスタモジユール、3
2…スレーブモジユール、100…調停回路、
ARB…調停バス、BR…バス要求線、HOLD…ホ
ールド線。
Claims (1)
- 【特許請求の範囲】 1 バスクロツクで規定された所定の期間毎に共
通転送路を占有して、該バスクロツクに同期して
前記所定の期間毎の情報転送を行なうように動作
を規定された共通転送路に、複数の構成単位が接
続された処理システムにおける競合防止回路であ
つて、前記構成単位のそれぞれに備えられ、前記
共通転送路の占有動作を自立的に行なう競合防止
回路において、 該競合防止回路はそれぞれ、 前記複数の構成単位における自己の構成単位の
優先順位を規定し、自己の構成単位から他の構成
単位に対して、前記共通転送路の前記所定の期間
の使用を要求する第1の信号を出力する第1の信
号線と、 自己の構成単位より優先順位の高い構成単位か
らの第1の信号線の状態を監視する監視手段であ
つて、それらの第1の信号線の少なくともいずれ
かに第1の信号が存在するときは自己の構成単位
の第1の信号を無効とするための第2の信号を発
生する監視手段と、 自己の第1の信号が有効であるか否かを判定し
て、該第1の信号が有効であるときに、前記所定
の期間前記共通転送路を占有し、前記バスクロツ
クに同期して自己の構成単位について情報転送を
進行させる制御手段と、 第1の信号線のいずれより高い優先順位を有し
て前記複数の構成単位に共通に設けられ、自己の
構成単位について前記所定の期間の情報転送が行
なわれた際、該所定の期間の次の所定の期間にお
ける情報転送の継続を要求する第3の信号を出力
する第3の信号線とを含み、 前記監視手段は、第1の信号線の状態とともに
第3の信号線の状態を監視し、 自己の構成単位から第3の信号が出力された前
記所定の期間の、少なくとも次の所定の期間は、
他の構成単位の第1の信号を無効として、前記制
御手段に前記次の所定の期間における情報転送を
前記他の構成単位に優先して継続させることを特
徴とする競合防止回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15209884A JPS6132162A (ja) | 1984-07-24 | 1984-07-24 | 情報転送の競合防止回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15209884A JPS6132162A (ja) | 1984-07-24 | 1984-07-24 | 情報転送の競合防止回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6132162A JPS6132162A (ja) | 1986-02-14 |
JPH0562384B2 true JPH0562384B2 (ja) | 1993-09-08 |
Family
ID=15533003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15209884A Granted JPS6132162A (ja) | 1984-07-24 | 1984-07-24 | 情報転送の競合防止回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6132162A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0789347B2 (ja) * | 1986-09-19 | 1995-09-27 | 富士通株式会社 | バス優先順位決定回路 |
US4941126A (en) * | 1987-07-24 | 1990-07-10 | Advanced Micro Devices, Inc. | Weak/strong bus driver |
JPH09179817A (ja) * | 1995-12-26 | 1997-07-11 | Saitama Nippon Denki Kk | バスアクセス方式 |
US6182183B1 (en) | 1998-11-13 | 2001-01-30 | Sonics, Inc. | Communications system and method with multilevel connection identification |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56140432A (en) * | 1980-04-02 | 1981-11-02 | Fuji Electric Co Ltd | Control system for right of using bus |
JPS58137057A (ja) * | 1981-10-01 | 1983-08-15 | ストレイタス・コンピユ−タ・インコ−ポレイテツド | コンピユ−タ周辺制御装置 |
JPS58168124A (ja) * | 1982-03-30 | 1983-10-04 | Fujitsu Ltd | バス選択の異常検出方式 |
-
1984
- 1984-07-24 JP JP15209884A patent/JPS6132162A/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56140432A (en) * | 1980-04-02 | 1981-11-02 | Fuji Electric Co Ltd | Control system for right of using bus |
JPS58137057A (ja) * | 1981-10-01 | 1983-08-15 | ストレイタス・コンピユ−タ・インコ−ポレイテツド | コンピユ−タ周辺制御装置 |
JPS58168124A (ja) * | 1982-03-30 | 1983-10-04 | Fujitsu Ltd | バス選択の異常検出方式 |
Also Published As
Publication number | Publication date |
---|---|
JPS6132162A (ja) | 1986-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6557069B1 (en) | Processor-memory bus architecture for supporting multiple processors | |
US6526469B1 (en) | Bus architecture employing varying width uni-directional command bus | |
US4363094A (en) | Communications processor | |
US4763249A (en) | Bus device for use in a computer system having a synchronous bus | |
US4381542A (en) | System for interrupt arbitration | |
US5218690A (en) | Vme-multibus ii interface adapter for protocol conversion and for monitoring and discriminating accesses on the multibus ii system bus | |
JPS5837585B2 (ja) | ケイサンキソウチ | |
US4417303A (en) | Multi-processor data communication bus structure | |
US7581049B2 (en) | Bus controller | |
JPS6043546B2 (ja) | デ−タ転送異常処理方式 | |
JPH0562384B2 (ja) | ||
GB1595471A (en) | Computer system | |
JPS602710B2 (ja) | 複合計算機システム | |
JPS5930292B2 (ja) | ソウチカンケツゴウホウシキ | |
JPH09223103A (ja) | 情報処理システム | |
JPH07109599B2 (ja) | 処理システムの情報転送装置 | |
JPS6160162A (ja) | バス調停方式 | |
EP0284094B1 (en) | Tandem priority resolver | |
KR100243868B1 (ko) | 주 전산기에서의 중재로직 방법 | |
JP2626137B2 (ja) | バス制御方式 | |
JP2001022710A (ja) | 複数のバス制御装置を有するシステム | |
JPS5834858B2 (ja) | デ−タ交換制御方式 | |
JP2860733B2 (ja) | バス接続装置 | |
JPS6128146B2 (ja) | ||
JPH04257957A (ja) | バス切替制御におけるエラー処理方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |