JPH0720040B2 - 電圧−電流変換回路 - Google Patents
電圧−電流変換回路Info
- Publication number
- JPH0720040B2 JPH0720040B2 JP61278402A JP27840286A JPH0720040B2 JP H0720040 B2 JPH0720040 B2 JP H0720040B2 JP 61278402 A JP61278402 A JP 61278402A JP 27840286 A JP27840286 A JP 27840286A JP H0720040 B2 JPH0720040 B2 JP H0720040B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- current
- voltage
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/10—Arrangements incorporating converting means for enabling loads to be operated at will from different kinds of power supplies, e.g. from ac or dc
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45366—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates only, e.g. in a cascode dif amp, only those forming the composite common source transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、特に能動フィルタ回路を構成する場合に用
いて好適な電圧−電流変換回路に関する。
いて好適な電圧−電流変換回路に関する。
この発明は、特に能動フィルタ回路を構成する場合に用
いて好適な電圧−電流変換回路において、初段のＶ−Ｉ
変換回路を２回路設け、一方のＶ−Ｉ変換回路を入力信
号の負のレベルで動作させ、他方のＶ−Ｉ変換回路を入
力信号の正のレベルで動作させ、これらを合成して電圧
−電流変換出力を得るようにすることにより、直流オフ
セット電圧を発生させず、直流伝送特性を向上させるよ
うにしたものである。
いて好適な電圧−電流変換回路において、初段のＶ−Ｉ
変換回路を２回路設け、一方のＶ−Ｉ変換回路を入力信
号の負のレベルで動作させ、他方のＶ−Ｉ変換回路を入
力信号の正のレベルで動作させ、これらを合成して電圧
−電流変換出力を得るようにすることにより、直流オフ
セット電圧を発生させず、直流伝送特性を向上させるよ
うにしたものである。
集積回路上で能動フィルタを構成する場合において、電
圧−電流交換回路は重要な構成要素である。第10図は、
集積回路上に構成される能動フィルタの一例を示すもの
である。
圧−電流交換回路は重要な構成要素である。第10図は、
集積回路上に構成される能動フィルタの一例を示すもの
である。
集積回路上では、大容量のコンデンサを実現することが
難しく、実用的には数十pF、チップ面積に占める割合を
かなり許容したとしても数百pFが限界である。このた
め、コンデンサの容量を大きくすることにより、カット
オフ周波数の低いフィルタを実現することは難しい。ま
た、集積回路上で形成される抵抗は拡散抵抗であり、拡
散抵抗は、各抵抗間の抵抗値の比は一定であるが、抵抗
値の絶対値精度は良くなく、また、温度依存性も大き
い。
難しく、実用的には数十pF、チップ面積に占める割合を
かなり許容したとしても数百pFが限界である。このた
め、コンデンサの容量を大きくすることにより、カット
オフ周波数の低いフィルタを実現することは難しい。ま
た、集積回路上で形成される抵抗は拡散抵抗であり、拡
散抵抗は、各抵抗間の抵抗値の比は一定であるが、抵抗
値の絶対値精度は良くなく、また、温度依存性も大き
い。
したがって、集積回路上で能動フィルタを構成する場合
には、このような制約を十分考慮する必要がある。第10
図に示す能動フィルタは、このような制約を考慮して構
成され、カットオフ周波数が低い場合でも十分な精度が
得られるようになされている。
には、このような制約を十分考慮する必要がある。第10
図に示す能動フィルタは、このような制約を考慮して構
成され、カットオフ周波数が低い場合でも十分な精度が
得られるようになされている。
第10図において101及び102がPNP形トランジスタを示
し、トランジスタ101のエミッタが抵抗103の一端に接続
され、トランジスタ102のエミッタが抵抗104の一端に接
続される。抵抗103の他端と抵抗104の他端が接続され、
この接続点が電流源としてのPNP形トランジスタ105のコ
レクタに接続される。トランジスタ101,102、抵抗103,1
04によりＶ−Ｉ（電圧−電流）変換回路151が構成され
る。
し、トランジスタ101のエミッタが抵抗103の一端に接続
され、トランジスタ102のエミッタが抵抗104の一端に接
続される。抵抗103の他端と抵抗104の他端が接続され、
この接続点が電流源としてのPNP形トランジスタ105のコ
レクタに接続される。トランジスタ101,102、抵抗103,1
04によりＶ−Ｉ（電圧−電流）変換回路151が構成され
る。
トランジスタ105のエミッタが電源電圧Vccの電源端子10
6に接続される。トランジスタ105のベースがPNP形トラ
ンジスタ107のベースに共通接続され、トランジスタ107
のベースがトランジスタ107のコレクタに接続され、カ
レントミラー回路が構成される。トランジスタ107のエ
ミッタが電源端子106に接続され、トランジスタ107のコ
レクタがNPN形トランジスタ108のコレクタに接続され
る。
6に接続される。トランジスタ105のベースがPNP形トラ
ンジスタ107のベースに共通接続され、トランジスタ107
のベースがトランジスタ107のコレクタに接続され、カ
レントミラー回路が構成される。トランジスタ107のエ
ミッタが電源端子106に接続され、トランジスタ107のコ
レクタがNPN形トランジスタ108のコレクタに接続され
る。
トランジスタ108のベースがNPN形トランジスタ110のベ
ースに共通接続され、トランジスタ110のベースがトラ
ンジスタ110のコレクタに接続され、カレントミラー回
路が構成される。トランジスタ108のエミッタが接地端
子109に接続される。トランジスタ110のエミッタが接地
端子109に接続される。トランジスタ110のコレクタが抵
抗111の一端に接続される。抵抗111の他端と接地端子10
9との間に基準電圧源112が接続される。
ースに共通接続され、トランジスタ110のベースがトラ
ンジスタ110のコレクタに接続され、カレントミラー回
路が構成される。トランジスタ108のエミッタが接地端
子109に接続される。トランジスタ110のエミッタが接地
端子109に接続される。トランジスタ110のコレクタが抵
抗111の一端に接続される。抵抗111の他端と接地端子10
9との間に基準電圧源112が接続される。
基準電圧源112により抵抗111,トランジスタ110に電流２
I10が流される。トランジスタ110とトランジスタ108と
はカレントミラー接続されているので、トランジスタ10
8にトランジスタ110を流れる電流と等しい電流２I10が
流される。トランジスタ108とトランジスタ107とが直列
接続されているので、トランジスタ107にはトランジス
タ108を流れる電流と等しい電流され、トランジスタ107
とカレントミラー接続されているトランジスタ105に電
流２I10が流される。これにより、トランジスタ105が電
流値が２I10の定電流源として動作する。
I10が流される。トランジスタ110とトランジスタ108と
はカレントミラー接続されているので、トランジスタ10
8にトランジスタ110を流れる電流と等しい電流２I10が
流される。トランジスタ108とトランジスタ107とが直列
接続されているので、トランジスタ107にはトランジス
タ108を流れる電流と等しい電流され、トランジスタ107
とカレントミラー接続されているトランジスタ105に電
流２I10が流される。これにより、トランジスタ105が電
流値が２I10の定電流源として動作する。
トランジスタ101のベースが入力端子113に接続される。
トランジスタ102のベースが出力端子133に接続される。
トランジスタ101のコレクタがダイオード114のアノード
に接続される共に、NPN形トランジスタ121のベースに接
続される。トランジスタ102のコレクタがダイオード115
のアノードに接続されると共に、NPN形トランジスタ122
のベースに接続される。ダイオード114のカソード及び
ダイオード115のカソードがダイオード116のアノードに
接続される。ダイオード116のカソードが接地端子109に
接続される。
トランジスタ102のベースが出力端子133に接続される。
トランジスタ101のコレクタがダイオード114のアノード
に接続される共に、NPN形トランジスタ121のベースに接
続される。トランジスタ102のコレクタがダイオード115
のアノードに接続されると共に、NPN形トランジスタ122
のベースに接続される。ダイオード114のカソード及び
ダイオード115のカソードがダイオード116のアノードに
接続される。ダイオード116のカソードが接地端子109に
接続される。
ダイオード114,115及びトランジスタ121,122により乗算
回路152が構成される。トランジスタ121のエミッタとト
ランジスタ122のエミッタが共通接続され、この接続点
が電流源としてのトランジスタ123のコレクタに接続さ
れる。トランジスタ123のエミッタが接地端子109に接続
される。トランジスタ123のベースがトランジスタ124の
ベース及びトランジスタ125のベースに共通接続され、
トランジスタ125のベースとトランジスタ125のコレクタ
が接続され、カレントミラー回路が構成される。トラン
ジスタ125のコレクタから端子130が導出される。一方、
基準電圧源112と抵抗111の接続点から端子131が導出さ
れる。端子130と端子131との間に抵抗132が外付けされ
る。
回路152が構成される。トランジスタ121のエミッタとト
ランジスタ122のエミッタが共通接続され、この接続点
が電流源としてのトランジスタ123のコレクタに接続さ
れる。トランジスタ123のエミッタが接地端子109に接続
される。トランジスタ123のベースがトランジスタ124の
ベース及びトランジスタ125のベースに共通接続され、
トランジスタ125のベースとトランジスタ125のコレクタ
が接続され、カレントミラー回路が構成される。トラン
ジスタ125のコレクタから端子130が導出される。一方、
基準電圧源112と抵抗111の接続点から端子131が導出さ
れる。端子130と端子131との間に抵抗132が外付けされ
る。
基準電圧源112により外付け抵抗132,トランジスタ125に
電流２I11が流される。トランジスタ125とトランジスタ
123とがカレントミラー接続されているので、トランジ
スタ123に定電流２I11が流される。
電流２I11が流される。トランジスタ125とトランジスタ
123とがカレントミラー接続されているので、トランジ
スタ123に定電流２I11が流される。
トランジスタ121のコレクタがPNP形トランジスタ126の
コレクタに接続されると共に、NPN形トランジスタ128の
ベースに接続される。トランジスタ126のエミッタが電
源端子106に接続される。トランジスタ122のコレクタが
PNP形トランジスタ127のコレクタに接続される。トラン
ジスタ127のベースがトランジスタ126のベースに共通接
続され、トランジスタ127のベースとトランジスタ127の
コレクタが接続され、カレントミラー回路が構成され
る。トランジスタ127のエミッタが電源端子106に接続さ
れる。
コレクタに接続されると共に、NPN形トランジスタ128の
ベースに接続される。トランジスタ126のエミッタが電
源端子106に接続される。トランジスタ122のコレクタが
PNP形トランジスタ127のコレクタに接続される。トラン
ジスタ127のベースがトランジスタ126のベースに共通接
続され、トランジスタ127のベースとトランジスタ127の
コレクタが接続され、カレントミラー回路が構成され
る。トランジスタ127のエミッタが電源端子106に接続さ
れる。
トランジスタ121のコレクタとトランジスタ128のベース
との接続点と接地端子109との間にコンデンサ129が接続
される。トランジスタ128のコレクタが電源端子106に接
続される。トランジスタ128のエミッタがトランジスタ1
24のコレクタに接続されると共に、トランジスタ128の
エミッタから出力端子133が導出される。トランジスタ1
24のエミッタが接地端子109に接続される。トランジス
タ124のベースとトランジスタ125のベースとが共通接続
され、カレントミラー回路が構成される。トランジスタ
124は、エミッタフォロワトランジスタ128に対する電流
源として動作する。
との接続点と接地端子109との間にコンデンサ129が接続
される。トランジスタ128のコレクタが電源端子106に接
続される。トランジスタ128のエミッタがトランジスタ1
24のコレクタに接続されると共に、トランジスタ128の
エミッタから出力端子133が導出される。トランジスタ1
24のエミッタが接地端子109に接続される。トランジス
タ124のベースとトランジスタ125のベースとが共通接続
され、カレントミラー回路が構成される。トランジスタ
124は、エミッタフォロワトランジスタ128に対する電流
源として動作する。
上述の能動フィルタ回路の動作について説明する。
Ｖ−Ｉ変換回路151のトランジスタ101のベースには入力
端子113からの入力信号が供給され、トランジスタ102の
ベースにはエミッタフォロワトランジスタ128から出力
信号が帰還されて供給される。Ｖ−Ｉ変換回路151の差
動出力は、乗算回路152に加えられる。乗算回路152の出
力は、PNP形トランジスタ126及び127からなるカレント
ミラー回路によりシングルエンド出力に変換され、この
出力がコンデンサ129に加えられる。コンデンサ129の端
子電圧から得られる信号は、エミッタフォロワトランジ
スタ128を介して出力端子133から取り出される。
端子113からの入力信号が供給され、トランジスタ102の
ベースにはエミッタフォロワトランジスタ128から出力
信号が帰還されて供給される。Ｖ−Ｉ変換回路151の差
動出力は、乗算回路152に加えられる。乗算回路152の出
力は、PNP形トランジスタ126及び127からなるカレント
ミラー回路によりシングルエンド出力に変換され、この
出力がコンデンサ129に加えられる。コンデンサ129の端
子電圧から得られる信号は、エミッタフォロワトランジ
スタ128を介して出力端子133から取り出される。
入力端子113に供給される入力信号をVin、出力端子133
から出力される出力信号をVoutとすると、トランジスタ
101のエミッタ電圧が（Vin＋VBE）になり、トランジス
タ102のエミッタ電圧が（Vout＋VBE）になる。したがっ
て、抵抗103及び抵抗104の抵抗値を夫々Reとすると、抵
抗103及び104を介して（Vin−Vout）／（２・Re））な
る電流が流れ、Ｖ−Ｉ変換回路151の出力電流i11及びi
12は、トランジスタ105に流れる電流を２I10とすると、
概略、次式で求められる。
から出力される出力信号をVoutとすると、トランジスタ
101のエミッタ電圧が（Vin＋VBE）になり、トランジス
タ102のエミッタ電圧が（Vout＋VBE）になる。したがっ
て、抵抗103及び抵抗104の抵抗値を夫々Reとすると、抵
抗103及び104を介して（Vin−Vout）／（２・Re））な
る電流が流れ、Ｖ−Ｉ変換回路151の出力電流i11及びi
12は、トランジスタ105に流れる電流を２I10とすると、
概略、次式で求められる。
i11＝I10−（Vin−Vout）／（２・Re） ・・・（51） i12＝I10＋（Vin−Vout）／（２・Re） ・・・（52） この電流i11及びi12は、ダイオード114及び115に流入す
る。
る。
乗算回路152の出力電流i13及びi14は、トランジスタ123
を流れる電流を２I11とすると、以下のようになること
が知られている。
を流れる電流を２I11とすると、以下のようになること
が知られている。
i13＝I11−（I11／I10）・（Vin−Vout）／（２・Re）
・・・（53） i14＝I11＋（I11／I10）・（Vin−Vout）／（２・Re）
・・・（54） したがって、コンデンサ129への樹運電流icは、 ic＝i14−i13＝（I11／I10）・（Vin−Vout）/Re・・・
（55） と与えられる。ここで、（I11／I10）/Reを伝達コンダ
クタンスGmと置くと、（55）式は、 ic＝Gm（Vin−Vout） ・・・（56） と表すことができる。
・・・（53） i14＝I11＋（I11／I10）・（Vin−Vout）／（２・Re）
・・・（54） したがって、コンデンサ129への樹運電流icは、 ic＝i14−i13＝（I11／I10）・（Vin−Vout）/Re・・・
（55） と与えられる。ここで、（I11／I10）/Reを伝達コンダ
クタンスGmと置くと、（55）式は、 ic＝Gm（Vin−Vout） ・・・（56） と表すことができる。
ここで、入力電圧Vin、出力電圧Vout及び電流icは各々
瞬時値であるが、この回路の伝達関数を求めるためにｓ
（＝ｊω）の関数として各々Vin（ｓ），Vout（ｓ），I
c（ｓ）と置くと、 Ic（ｓ）＝Gm（Vin（ｓ）−Vout（ｓ）） ・・・（57） である。また、コンデンサ129の静電容量をCoとする
と、 Vout（ｓ）＝Ic（ｓ）／（ｓCo） ・・・（58） であるから、（57）式、（58）式より、Vout（ｓ）を求
めと、 を得る。上式より、この回路が一次低域通過フィルタ特
性を示すことがわかる。
瞬時値であるが、この回路の伝達関数を求めるためにｓ
（＝ｊω）の関数として各々Vin（ｓ），Vout（ｓ），I
c（ｓ）と置くと、 Ic（ｓ）＝Gm（Vin（ｓ）−Vout（ｓ）） ・・・（57） である。また、コンデンサ129の静電容量をCoとする
と、 Vout（ｓ）＝Ic（ｓ）／（ｓCo） ・・・（58） であるから、（57）式、（58）式より、Vout（ｓ）を求
めと、 を得る。上式より、この回路が一次低域通過フィルタ特
性を示すことがわかる。
この回路のカットオフ周波数は、コンデンサ129の静電
容量C0と伝達コンダクタンスGmによって定められる。集
積回路内では、例えば窒化膜等の絶縁膜を用いることに
より、かなり正確な容量を実現することができ、温度依
存性も小さい。したがって、正確な伝達コンダクタンス
を実現できれば、正確なフィルタ特性を得ることができ
る。
容量C0と伝達コンダクタンスGmによって定められる。集
積回路内では、例えば窒化膜等の絶縁膜を用いることに
より、かなり正確な容量を実現することができ、温度依
存性も小さい。したがって、正確な伝達コンダクタンス
を実現できれば、正確なフィルタ特性を得ることができ
る。
伝達コンダクタンスGmは、前述したように、 Gm＝（I11／I10）/Re ・・・（60） と定義されている。ここで、電流比（I11／I10）は、基
準電圧源112より内部抵抗111と外付け抵抗132とによっ
て定まり、抵抗111の抵抗値をR111、抵抗132の抵抗値を
R132とすると、 I11／I10＝R111／R132 ・・・（61） であるから、伝達コンダクタンスGmは、 Gm＝（R111・Re）／R132 ・・・（62） と与えられる。
準電圧源112より内部抵抗111と外付け抵抗132とによっ
て定まり、抵抗111の抵抗値をR111、抵抗132の抵抗値を
R132とすると、 I11／I10＝R111／R132 ・・・（61） であるから、伝達コンダクタンスGmは、 Gm＝（R111・Re）／R132 ・・・（62） と与えられる。
ここで、抵抗値R111及びReは集積回路内で形成さた拡散
抵抗なので、絶対値精度は劣るが、抵抗比は一定とする
ことができる。抵抗値R111と抵抗値Reとの抵抗比をＮと
置くと、 Gm＝N/R132 ・・・（63） となり、伝達コンダクタンスGmが抵抗の絶対値精度に依
存しない。このため、正確な伝達コンダクタンスを得る
ことができ、カットオフ周波数の正確なフィルタ回路を
実現できる。
抵抗なので、絶対値精度は劣るが、抵抗比は一定とする
ことができる。抵抗値R111と抵抗値Reとの抵抗比をＮと
置くと、 Gm＝N/R132 ・・・（63） となり、伝達コンダクタンスGmが抵抗の絶対値精度に依
存しない。このため、正確な伝達コンダクタンスを得る
ことができ、カットオフ周波数の正確なフィルタ回路を
実現できる。
このように、上述の能動フィルタ回路は、カットオフ周
波数が集積回路上の抵抗の絶対値に依存せず、集積回路
上の抵抗の相対比と外付け抵抗で定まるため、正確な特
性を得ることができる。また、抵抗132の抵抗値R132を
大きく、抵抗比Ｎを小さくすることにより、コンデンサ
の容量を極端に大きくすることなく、低いカットオフ周
波数の特性が得られる。
波数が集積回路上の抵抗の絶対値に依存せず、集積回路
上の抵抗の相対比と外付け抵抗で定まるため、正確な特
性を得ることができる。また、抵抗132の抵抗値R132を
大きく、抵抗比Ｎを小さくすることにより、コンデンサ
の容量を極端に大きくすることなく、低いカットオフ周
波数の特性が得られる。
ところが、上述の能動フィルタ回路では、ダイオード11
4,115からなるダイオード対、トランジスタ121,122から
なるトランジスタ対、トランジスタ126,127からなるト
ランジスタ対の夫々の飽和電流の不整合、トランジスタ
121,122からなるトランジスタ対及びカレントミラー回
路を構成するトランジスタ126,127の夫々のアーリー効
果、カレントミラー回路を構成するトランジスタ126,12
7及びエミッタフォロワトランジスタ128の夫々の有限の
電流増幅率等に起因して第10図において、トランジスタ
101のコレクタとダイオード114のアノードとの間に電圧
源161で等価的に示すようにオフセット電圧ΔV0が発生
する。このようにして発生するオフセット電圧ΔV0によ
り、出力端子133にオフセット電圧Voffが発生する。こ
のオフセット電圧Voffは、概略次式で現される。
4,115からなるダイオード対、トランジスタ121,122から
なるトランジスタ対、トランジスタ126,127からなるト
ランジスタ対の夫々の飽和電流の不整合、トランジスタ
121,122からなるトランジスタ対及びカレントミラー回
路を構成するトランジスタ126,127の夫々のアーリー効
果、カレントミラー回路を構成するトランジスタ126,12
7及びエミッタフォロワトランジスタ128の夫々の有限の
電流増幅率等に起因して第10図において、トランジスタ
101のコレクタとダイオード114のアノードとの間に電圧
源161で等価的に示すようにオフセット電圧ΔV0が発生
する。このようにして発生するオフセット電圧ΔV0によ
り、出力端子133にオフセット電圧Voffが発生する。こ
のオフセット電圧Voffは、概略次式で現される。
ここで、VTは熱電圧kT/q（k:ボルツマン定数、T:絶対温
度、q:素電荷）で、常温で約26mVの値を有する。ΔV0≪
VTなら、（64）式は、 Voff≒Re・I10・ΔV0／VT ・・・（65） と与えられる。
度、q:素電荷）で、常温で約26mVの値を有する。ΔV0≪
VTなら、（64）式は、 Voff≒Re・I10・ΔV0／VT ・・・（65） と与えられる。
ここで、例えばRe＝10KΩ，I10＝100μＡ、ΔV0＝3mVと
すると、オフセット電圧Voffは約120mVとなる。この回
路で扱い得る信号レベルの最大値は、抵抗103及び104の
抵抗値Reと電流値I10とにより制約され、ピークトゥピ
ーク値で4Re・I10が扱い得る信号レベルの最大値であ
る。したがって、この場合、４Vp-pである。このよう
に、この回路の場合、扱い得る信号レベルの最大値に対
し、電圧ΔV0が定まると、一定の比でもってオフセット
電圧Voffが発生することになる。
すると、オフセット電圧Voffは約120mVとなる。この回
路で扱い得る信号レベルの最大値は、抵抗103及び104の
抵抗値Reと電流値I10とにより制約され、ピークトゥピ
ーク値で4Re・I10が扱い得る信号レベルの最大値であ
る。したがって、この場合、４Vp-pである。このよう
に、この回路の場合、扱い得る信号レベルの最大値に対
し、電圧ΔV0が定まると、一定の比でもってオフセット
電圧Voffが発生することになる。
このようなオフセット電圧Voffの発生は、例えばスプリ
アス成分の抑制に用いられるフィルタ回路では、入力信
号が結合コンデンサを介して供給されるので、大きな問
題とならない。ところがこのようなオフセット電圧Voff
が大きな問題となる場合がある。以下、オフセット電圧
Voffが大きいな問題となる例を具体的に説明する。
アス成分の抑制に用いられるフィルタ回路では、入力信
号が結合コンデンサを介して供給されるので、大きな問
題とならない。ところがこのようなオフセット電圧Voff
が大きな問題となる場合がある。以下、オフセット電圧
Voffが大きいな問題となる例を具体的に説明する。
第11図は、コンパクトカッセト用オーディオノイズリダ
クション回路のエンコード回路を示すものである。第11
図に示すエンコード回路を経て録音されたオーディオ信
号は、再生時にこの回路と対称な特性を持つデコード回
路により、元の音声信号に復元される。
クション回路のエンコード回路を示すものである。第11
図に示すエンコード回路を経て録音されたオーディオ信
号は、再生時にこの回路と対称な特性を持つデコード回
路により、元の音声信号に復元される。
第11図において201は入力端子を示し、入力端子201から
の入力信号が可変高域通過フィルタ202に供給されると
共に、加算回路205に供給される。加算回路205の出力が
出力端子206から取り出される。可変高域通過フィルタ2
02は、レベル検出回路204よりの制御電圧によってカッ
トオフ周波数が変化し、信号レベルが高い程カットオフ
周波数が増加する。可変高域通過フィルタ202の出力が
加算回路205に供給されると共に、高域重み付け回路203
に供給される。高域重み付け回路203の出力がレベル検
出回路204に供給される。
の入力信号が可変高域通過フィルタ202に供給されると
共に、加算回路205に供給される。加算回路205の出力が
出力端子206から取り出される。可変高域通過フィルタ2
02は、レベル検出回路204よりの制御電圧によってカッ
トオフ周波数が変化し、信号レベルが高い程カットオフ
周波数が増加する。可変高域通過フィルタ202の出力が
加算回路205に供給されると共に、高域重み付け回路203
に供給される。高域重み付け回路203の出力がレベル検
出回路204に供給される。
無信号時には、可変高域通過フィルタ202のカットオフ
周波数が最も低下した状態にある。加算回路205によ
り、入力信号と、可変高域通過フィルタ202を通った信
号が加算され、中高域の利得が約10dB上昇される。一
方、再生側のデコード回路では、録音時に持ち上げられ
た中高域が10dB程減衰される。これにより、録音テープ
から発生した中高域ノイズが10dB程減衰される。信号レ
ベルの増加に伴い、可変高域通過フィルタ202のカット
オフ周波数が上昇され、大レベル時には回路の周波数特
性はフラットな状態に近づく。再生側のデコード回路も
フラットな状態に近づくためノイズ低域効果は減少する
がこの状態では、信号によるマスキング効果が作用する
ためノイズが感知されない。
周波数が最も低下した状態にある。加算回路205によ
り、入力信号と、可変高域通過フィルタ202を通った信
号が加算され、中高域の利得が約10dB上昇される。一
方、再生側のデコード回路では、録音時に持ち上げられ
た中高域が10dB程減衰される。これにより、録音テープ
から発生した中高域ノイズが10dB程減衰される。信号レ
ベルの増加に伴い、可変高域通過フィルタ202のカット
オフ周波数が上昇され、大レベル時には回路の周波数特
性はフラットな状態に近づく。再生側のデコード回路も
フラットな状態に近づくためノイズ低域効果は減少する
がこの状態では、信号によるマスキング効果が作用する
ためノイズが感知されない。
高域重み付け回路203はフィルタ回路で、入力周波数が
上昇した場合、可変高域通過フィルタ202のカットオフ
周波数をより上昇させる作用を成す。この回路により、
単一正弦波を入力した場合の中高レベル領域での周波数
特性が高域で上昇するのを抑圧し、フラットないし高域
がやや落ちた特性としている。
上昇した場合、可変高域通過フィルタ202のカットオフ
周波数をより上昇させる作用を成す。この回路により、
単一正弦波を入力した場合の中高レベル領域での周波数
特性が高域で上昇するのを抑圧し、フラットないし高域
がやや落ちた特性としている。
上述のオーディオノイズリダクション回路のエンコード
回路を高域重み付け回路203をも含めて集積回路上に実
現しようとする場合、オフセット電圧Voffの発生が大き
な問題となる。つまり、第11図においてレベル検出回路
204は、かなり広い範囲にわたる信号レベルを正確に検
出しなければならない。このようなオフセット電圧Voff
が発生すると、レベル検出回路204から発生される制御
電圧に誤差が生じてしまう。高域重み付け回路203とレ
ベル検出回路204との間に結合コンデンサを挿入するこ
とも考えられるが、このようにすると、外付けコンデン
サが必要になり、パッケージから導出されるピン数が増
加してしまう。
回路を高域重み付け回路203をも含めて集積回路上に実
現しようとする場合、オフセット電圧Voffの発生が大き
な問題となる。つまり、第11図においてレベル検出回路
204は、かなり広い範囲にわたる信号レベルを正確に検
出しなければならない。このようなオフセット電圧Voff
が発生すると、レベル検出回路204から発生される制御
電圧に誤差が生じてしまう。高域重み付け回路203とレ
ベル検出回路204との間に結合コンデンサを挿入するこ
とも考えられるが、このようにすると、外付けコンデン
サが必要になり、パッケージから導出されるピン数が増
加してしまう。
したがって、この発明の目的は、オフセット電圧の発生
が防止され、正確な直流伝送特性を有する能動フィルタ
回路を構成できる電圧−電流交換回路を提供することに
ある。
が防止され、正確な直流伝送特性を有する能動フィルタ
回路を構成できる電圧−電流交換回路を提供することに
ある。
この発明は、互いのエミッタ電極間に帰還抵抗３が接続
された第１及び第２のトランジスタ1,2からなる第１の
差動トランジスタ対1,2と、 互いのエミッタ電極間に帰還抵抗８が接続された第３及
び第４のトランジスタ6,7からなる第２の差動トランジ
スタ対6,7と、 第２のトランジスタ２のエミッタ電極に接続された第１
の電流源４及び第４のトランジスタ７のエミッタ電極に
接続された第２の電流源９と、 第１の差動トランジスタ対1,2のコレクタ電流が各々供
給される第１のダイオード対18,19及び第１のダイオー
ド対18,19の電位差が各々のベース電極に加えられる第
１のエミッタ共通差動トランジスタ対22,23からなる第
１の乗算回路53と、 第２の差動トランジスタ対6,7のコレクタ電流が各々供
給される第２のダイオード対20,21及び第２のダイオー
ド対20,21の電位差が各々のベース電極に加えられる第
２のエミッタ共通差動トランジスタ対24,25からなる第
２の乗算回路54と、 第１及び第２の乗算回路53,54の各々一方のトランジス
タのコレクタ電流差を取り出すための電流ミラー回路3
4,35と を具備してなる電圧−電流変換回路である。
された第１及び第２のトランジスタ1,2からなる第１の
差動トランジスタ対1,2と、 互いのエミッタ電極間に帰還抵抗８が接続された第３及
び第４のトランジスタ6,7からなる第２の差動トランジ
スタ対6,7と、 第２のトランジスタ２のエミッタ電極に接続された第１
の電流源４及び第４のトランジスタ７のエミッタ電極に
接続された第２の電流源９と、 第１の差動トランジスタ対1,2のコレクタ電流が各々供
給される第１のダイオード対18,19及び第１のダイオー
ド対18,19の電位差が各々のベース電極に加えられる第
１のエミッタ共通差動トランジスタ対22,23からなる第
１の乗算回路53と、 第２の差動トランジスタ対6,7のコレクタ電流が各々供
給される第２のダイオード対20,21及び第２のダイオー
ド対20,21の電位差が各々のベース電極に加えられる第
２のエミッタ共通差動トランジスタ対24,25からなる第
２の乗算回路54と、 第１及び第２の乗算回路53,54の各々一方のトランジス
タのコレクタ電流差を取り出すための電流ミラー回路3
4,35と を具備してなる電圧−電流変換回路である。
Ｖ−Ｉ変換回路51においては、トランジスタ１のベース
電圧がトランジスタ２のベース電圧より高いときにはト
ランジスタ１がカットオフし、トランジスタ１のベース
電圧がトランジスタ２のベース電圧より低いときに入力
信号電圧に応じた電流がトランジスタ１に流れる。Ｖ−
Ｉ変換回路52においては、トランジスタ６のベース電圧
がトランジスタ７のベース電圧より高いときにはトラン
ジスタ６がカットオフし、トランジスタ６のベース電圧
がトランジスタ７のベース電圧より低いときに入力信号
電圧に応じた電流がトランジスタ６を流れる。
電圧がトランジスタ２のベース電圧より高いときにはト
ランジスタ１がカットオフし、トランジスタ１のベース
電圧がトランジスタ２のベース電圧より低いときに入力
信号電圧に応じた電流がトランジスタ１に流れる。Ｖ−
Ｉ変換回路52においては、トランジスタ６のベース電圧
がトランジスタ７のベース電圧より高いときにはトラン
ジスタ６がカットオフし、トランジスタ６のベース電圧
がトランジスタ７のベース電圧より低いときに入力信号
電圧に応じた電流がトランジスタ６を流れる。
したがって、トランジスタ１及び７のベースに入力信号
Vinを供給すると、入力信号Vinが負のレベルのときには
Ｖ−Ｉ変換回路51が動作し、トランジスタ１の電流i1に
よりＶ−Ｉ変換出力電流が得られる。入力信号Vinが正
のレベルのときにはＶ−Ｉ変換回路52が動作し、トラン
ジスタ６の電流i3によりＶ−Ｉ変換出力電流が得られ
る。
Vinを供給すると、入力信号Vinが負のレベルのときには
Ｖ−Ｉ変換回路51が動作し、トランジスタ１の電流i1に
よりＶ−Ｉ変換出力電流が得られる。入力信号Vinが正
のレベルのときにはＶ−Ｉ変換回路52が動作し、トラン
ジスタ６の電流i3によりＶ−Ｉ変換出力電流が得られ
る。
このように２つのＶ−Ｉ変換回路51及び52を用い、入力
信号Vinが負のときにはＶ−Ｉ変換回路51を動作させ、
入力信号Vinが正のときにはＶ−Ｉ変換回路52を動作さ
せるようにすることにより、ダイオード18,19、ダイオ
ード20,21からなるダイオード対及びトランジスタ22,23
トランジスタ24,25からなるトランジスタ対の夫々の飽
和電流の不整合等によるオフセット電圧ΔVoがあって
も、出力端子17からはオフセット電圧Voffが現れない。
なぜなら、無信号状態では、乗算回路53及び乗算回路54
が殆どカットオフしているからである。
信号Vinが負のときにはＶ−Ｉ変換回路51を動作させ、
入力信号Vinが正のときにはＶ−Ｉ変換回路52を動作さ
せるようにすることにより、ダイオード18,19、ダイオ
ード20,21からなるダイオード対及びトランジスタ22,23
トランジスタ24,25からなるトランジスタ対の夫々の飽
和電流の不整合等によるオフセット電圧ΔVoがあって
も、出力端子17からはオフセット電圧Voffが現れない。
なぜなら、無信号状態では、乗算回路53及び乗算回路54
が殆どカットオフしているからである。
このように、２つのＶ−Ｉ変換回路51及び52により電圧
−電流変換を行うようにすると、クロスオーバー歪みが
発生することが考えられる。このクロスオーバー歪みに
ついては、トランジスタ１及び６のベースに適当な電圧
ΔＶを印加することにより解消することができる。
−電流変換を行うようにすると、クロスオーバー歪みが
発生することが考えられる。このクロスオーバー歪みに
ついては、トランジスタ１及び６のベースに適当な電圧
ΔＶを印加することにより解消することができる。
〔実施例〕 この発明の実施例について以下の順序にしたがって説明
する。
する。
a.一実施例の構成 b.動作説明 c.クロスオーバー歪みを防止させるための手段 a.一実施例の構成 第１図において１及び２がPNP形トランジスタを示し、
トランジスタ及び２の互いのエミッタが抵抗３を介して
接続される。トランジスタ２のエミッタが電流源として
のPNP形トランジスタ４のコレクタに接続される。トラ
ンジスタ４のエミッタが＋Vccの電源端子５に接続され
る。
トランジスタ及び２の互いのエミッタが抵抗３を介して
接続される。トランジスタ２のエミッタが電流源として
のPNP形トランジスタ４のコレクタに接続される。トラ
ンジスタ４のエミッタが＋Vccの電源端子５に接続され
る。
PNP形トランジスタ６及び７の互いのエミッタが抵抗８
を介して接続される。トランジスタ７のエミッタが電流
源としてのPNP形トランジスタ９のコレクタに接続され
る。トランジスタ９のエミッタが電源端子５に接続され
る。
を介して接続される。トランジスタ７のエミッタが電流
源としてのPNP形トランジスタ９のコレクタに接続され
る。トランジスタ９のエミッタが電源端子５に接続され
る。
トランジスタ４のベース及びトランジスタ９のベースが
PNP形トランジスタ10のベースに共通接続され、トラン
ジスタ10のベースとトランジスタ10のコレクタとが接続
され、カレントミラー回路が構成される。トランジスタ
10のエミッタが電源端子５に接続される。トランジスタ
10のコレクタはNPN形トランジスタ11のコレクタに接続
される。
PNP形トランジスタ10のベースに共通接続され、トラン
ジスタ10のベースとトランジスタ10のコレクタとが接続
され、カレントミラー回路が構成される。トランジスタ
10のエミッタが電源端子５に接続される。トランジスタ
10のコレクタはNPN形トランジスタ11のコレクタに接続
される。
トランジスタ11のエミッタが−VEEの電源端子12に接続
される。トランジスタ11のベースとPNP形トランジスタ1
3のベースとが共通接続され、トランジスタ13のベース
とトランジスタ13のコレクタとが接続され、カレントミ
ラー回路が構成される。トランジスタ13のエミッタが電
源端子12に接続される。トランジスタ３のコレクタが抵
抗14の一端に接続される。抵抗14の他端と電源端子12と
の間に基準電圧源15から接続される。
される。トランジスタ11のベースとPNP形トランジスタ1
3のベースとが共通接続され、トランジスタ13のベース
とトランジスタ13のコレクタとが接続され、カレントミ
ラー回路が構成される。トランジスタ13のエミッタが電
源端子12に接続される。トランジスタ３のコレクタが抵
抗14の一端に接続される。抵抗14の他端と電源端子12と
の間に基準電圧源15から接続される。
基準電圧源15により、抵抗14を介してトランジスタ13に
電流I0が流される。トランジスタ13とトランジスタ11と
はカレントミラー接続されているので、トランジスタ11
にトランジスタ13を流れる電流と等しい電流I0が流さ
れ、また、トランジスタ11と直列接続されたトランジス
タ10に同様の電流I0が流される。これにより、トランジ
スタ10とカレントミラー接続されたトランジスタ４及び
９にトランジスタ10を流れる電流と等しい電流I0が流さ
れる。
電流I0が流される。トランジスタ13とトランジスタ11と
はカレントミラー接続されているので、トランジスタ11
にトランジスタ13を流れる電流と等しい電流I0が流さ
れ、また、トランジスタ11と直列接続されたトランジス
タ10に同様の電流I0が流される。これにより、トランジ
スタ10とカレントミラー接続されたトランジスタ４及び
９にトランジスタ10を流れる電流と等しい電流I0が流さ
れる。
トランジスタ１のベースがトランジスタ７のベースに接
続されると共に、この接続点が入力端子16と接地間に設
けられた抵抗40及び41の直列接続の接続点に接続され
る。トランジスタ２のベースがトランジスタ６のベース
に接続されると共に、この接続点が出力端子17に接続さ
れる。トランジスタ１及び２、抵抗３とにより第１のＶ
−Ｉ変換回路51が構成され、トランジスタ６及び７、抵
抗８とにより第２のＶ−Ｉ変換回路52が構成される。
続されると共に、この接続点が入力端子16と接地間に設
けられた抵抗40及び41の直列接続の接続点に接続され
る。トランジスタ２のベースがトランジスタ６のベース
に接続されると共に、この接続点が出力端子17に接続さ
れる。トランジスタ１及び２、抵抗３とにより第１のＶ
−Ｉ変換回路51が構成され、トランジスタ６及び７、抵
抗８とにより第２のＶ−Ｉ変換回路52が構成される。
トランジスタ１のコレクタがダイオード18のアノードに
接続されると共に、NPN形トランジスタ22のベースに接
続される。トランジスタ２のコレクタがダイオード19の
アノードに接続されると共に、NPN形トランジスタ23の
ベースに接続される。トランジスタ６のコレクタがダイ
オード20のアノードに接続されると共に、NPN形トラン
ジスタ24のベースに接続される。トランジスタ７のコレ
クタがダイオード21のアノードに接続されると共に、NP
N形トランジスタ25のベースに接続される。ダイオード1
8〜21のカソードがダイオード26のアノードに接続さ
れ、ダイオード26のカソードが電源端子12に接続され
る。
接続されると共に、NPN形トランジスタ22のベースに接
続される。トランジスタ２のコレクタがダイオード19の
アノードに接続されると共に、NPN形トランジスタ23の
ベースに接続される。トランジスタ６のコレクタがダイ
オード20のアノードに接続されると共に、NPN形トラン
ジスタ24のベースに接続される。トランジスタ７のコレ
クタがダイオード21のアノードに接続されると共に、NP
N形トランジスタ25のベースに接続される。ダイオード1
8〜21のカソードがダイオード26のアノードに接続さ
れ、ダイオード26のカソードが電源端子12に接続され
る。
トランジスタ22及びトランジスタ23の互いのエミッタが
共通接続され、この接続点が電流源としてのNPN形トラ
ンジスタ27のコレクタに接続される。トランジスタ24及
びトランジスタ25の互いのエミッタが共通接続され、こ
の接続点が源流源としてのNPN形トランジスタ28のコレ
クタに接続される。
共通接続され、この接続点が電流源としてのNPN形トラ
ンジスタ27のコレクタに接続される。トランジスタ24及
びトランジスタ25の互いのエミッタが共通接続され、こ
の接続点が源流源としてのNPN形トランジスタ28のコレ
クタに接続される。
ダイオード18,19及びトランジスタ22,23により第１の乗
算回路53が構成される。ダイオード20,21及びトランジ
スタ24,25により第２の乗算回路54が構成される。
算回路53が構成される。ダイオード20,21及びトランジ
スタ24,25により第２の乗算回路54が構成される。
トランジスタ27のベース及びトランジスタ28のベースが
NPN形トランジスタ29のベースに共通接続され、トラン
ジスタ29のベースとトランジスタ29のコレクタとが接続
され、カレントミラー回路が構成される。トランジスタ
27,28,29のエミッタが電源端子12に接続される。トラン
ジスタ29のコレクタから端子30が導出される。基準電圧
源15と抵抗14との接続点から端子31が導出されていて、
端子30と端子31との間に抵抗33が外付けされる。
NPN形トランジスタ29のベースに共通接続され、トラン
ジスタ29のベースとトランジスタ29のコレクタとが接続
され、カレントミラー回路が構成される。トランジスタ
27,28,29のエミッタが電源端子12に接続される。トラン
ジスタ29のコレクタから端子30が導出される。基準電圧
源15と抵抗14との接続点から端子31が導出されていて、
端子30と端子31との間に抵抗33が外付けされる。
基準電圧源15により外付け抵抗33に電流が流され、この
電流I1がトランジスタ29を流れる。トランジスタ27及び
28はトランジスタ29とカレントミラー接続されているの
で、トランジスタ29を流れる電流I1と等しい電流がトラ
ンジスタ27及び28に流される。
電流I1がトランジスタ29を流れる。トランジスタ27及び
28はトランジスタ29とカレントミラー接続されているの
で、トランジスタ29を流れる電流I1と等しい電流がトラ
ンジスタ27及び28に流される。
トランジスタ22のコレクタがPNP形トランジスタ34のコ
レクタに接続され、の接続点がNPN形トランジスタ36の
ベースに接続されると共に、コンデンサ37の一端に接続
される。コンデンサ37の他端が入力端子16に接続され
る。トランジスタ23のコレクタ及びトランジスタ25のコ
レクタが電源端子５に接続される。トランジスタ24のコ
レクタがトランジスタ35のコレクタに接続される。トラ
ンジスタ35のベースがトランジスタ34のベースに接続さ
れ、トランジスタ35のコレクタとトランジスタ35のベー
スが接続され、カレントミラー回路が構成される。トラ
ンジスタ34及び35のエミッタが電源端子５に接続され
る。
レクタに接続され、の接続点がNPN形トランジスタ36の
ベースに接続されると共に、コンデンサ37の一端に接続
される。コンデンサ37の他端が入力端子16に接続され
る。トランジスタ23のコレクタ及びトランジスタ25のコ
レクタが電源端子５に接続される。トランジスタ24のコ
レクタがトランジスタ35のコレクタに接続される。トラ
ンジスタ35のベースがトランジスタ34のベースに接続さ
れ、トランジスタ35のコレクタとトランジスタ35のベー
スが接続され、カレントミラー回路が構成される。トラ
ンジスタ34及び35のエミッタが電源端子５に接続され
る。
トランジスタ36のコレクタが電源端子５に接続される。
トランジスタ36のエミッタが電流源としてのトランジス
タ38のコレクタに接続される。トランジスタ38のベース
がトランジスタ29のベースと共通接続される。トランジ
スタ38のエミッタが電源端子12に接続される。
トランジスタ36のエミッタが電流源としてのトランジス
タ38のコレクタに接続される。トランジスタ38のベース
がトランジスタ29のベースと共通接続される。トランジ
スタ38のエミッタが電源端子12に接続される。
b.動作説明 この一実施例は、オーディオノイズリダクション回路の
高域重み付け回路として機能するものである。この一実
施例の動作について説明する。
高域重み付け回路として機能するものである。この一実
施例の動作について説明する。
コンデンサ37のリアクタンスは高域に対しては低下する
ので、入力端子16からの入力信号のうちの高域成分は、
コンデンサ37,エミッタフォロワトランジスタ36を介し
て出力端子17からそのまま取り出される。その低域成分
は、抵抗40及び41で分圧され、Ｖ−Ｉ変換回路51及び52
に供給される。後に詳述するように、入力端子16に供給
される入力信号のレベルが負のときにはＶ−Ｉ変換回路
51が動作し、入力端子16に供給される入力信号のレベル
が正のときにはＶ−Ｉ変換回路52が動作する。Ｖ−Ｉ変
換回路51の出力が乗算回路53に供給され、Ｖ−Ｉ変換回
路52の出力が乗算回路54に供給される。乗算回路53及び
54の出力がトランジスタ34及び35からなるカレントミラ
ー回路によりシングルエンド出力に変換され、エミッタ
フォロワトランジスタ36を介して出力端子17から取り出
される。
ので、入力端子16からの入力信号のうちの高域成分は、
コンデンサ37,エミッタフォロワトランジスタ36を介し
て出力端子17からそのまま取り出される。その低域成分
は、抵抗40及び41で分圧され、Ｖ−Ｉ変換回路51及び52
に供給される。後に詳述するように、入力端子16に供給
される入力信号のレベルが負のときにはＶ−Ｉ変換回路
51が動作し、入力端子16に供給される入力信号のレベル
が正のときにはＶ−Ｉ変換回路52が動作する。Ｖ−Ｉ変
換回路51の出力が乗算回路53に供給され、Ｖ−Ｉ変換回
路52の出力が乗算回路54に供給される。乗算回路53及び
54の出力がトランジスタ34及び35からなるカレントミラ
ー回路によりシングルエンド出力に変換され、エミッタ
フォロワトランジスタ36を介して出力端子17から取り出
される。
したがって、この一実施例は、高域に対しては、利得が
１になり、低域に対しては、抵抗40及び41の抵抗値を夫
々R40，R41とすると、利得が（R41／R40＋R41）にな
り、高域上昇特性を示すものとなる。
１になり、低域に対しては、抵抗40及び41の抵抗値を夫
々R40，R41とすると、利得が（R41／R40＋R41）にな
り、高域上昇特性を示すものとなる。
この一実施例におけるＶ−Ｉ変換回路51及び52について
説明する。第２図に示すように、この一実施例において
は、２つのＶ−Ｉ変換回路51及び52が用いられている。
Ｖ−Ｉ変換回路51において、トランジスタ２のエミッタ
には定電流源として動作するトランジスタ４が接続され
ているが、トランジスタ１のエミッタには定電流源が接
続されていない。また、Ｖ−Ｉ変換回路52において、ト
ランジスタ７のエミッタには定電流源として動作するト
ランジスタ９が接続されているが、トランジスタ６のエ
ミッタには定電流源が接続されていない。
説明する。第２図に示すように、この一実施例において
は、２つのＶ−Ｉ変換回路51及び52が用いられている。
Ｖ−Ｉ変換回路51において、トランジスタ２のエミッタ
には定電流源として動作するトランジスタ４が接続され
ているが、トランジスタ１のエミッタには定電流源が接
続されていない。また、Ｖ−Ｉ変換回路52において、ト
ランジスタ７のエミッタには定電流源として動作するト
ランジスタ９が接続されているが、トランジスタ６のエ
ミッタには定電流源が接続されていない。
したがって、Ｖ−Ｉ変換回路51においては、トランジス
タ１のベース電圧がトランジスタ２のベース電圧より高
いときにはトランジスタ１がカットオフし、トランジス
タ１のベース電圧がトランジスタ２のベース電圧より低
いときに入力信号電圧に応じた電流がトランジスタ１に
流れる。Ｖ−Ｉ変換回路52においては、トランジスタ６
のベース電圧がトランジスタ７のベース電圧より高いと
きにはトランジスタ６がカットオフし、トランジスタ６
のベース電圧がトランジスタ７のベース電圧より低いと
きには入力信号電圧に応じた電流がトランジスタ６を流
れる。
タ１のベース電圧がトランジスタ２のベース電圧より高
いときにはトランジスタ１がカットオフし、トランジス
タ１のベース電圧がトランジスタ２のベース電圧より低
いときに入力信号電圧に応じた電流がトランジスタ１に
流れる。Ｖ−Ｉ変換回路52においては、トランジスタ６
のベース電圧がトランジスタ７のベース電圧より高いと
きにはトランジスタ６がカットオフし、トランジスタ６
のベース電圧がトランジスタ７のベース電圧より低いと
きには入力信号電圧に応じた電流がトランジスタ６を流
れる。
したがって、トランジスタ１及び７のベースに入力信号
Vinを供給し、トランジスタ２及び６のベースを０電圧
にしておくと、入力信号Vinが負レベルのときにはＶ−
Ｉ変換回路51が動作し、トランジスタ１の電流i1により
Ｖ−Ｉ変換出力電流が得られる。入力信号Vinが正のレ
ベルのときにはＶ−Ｉ変換回路52が動作し、トランジス
タ６の電流i3によりＶ−Ｉ変換出力電流が得られる。す
なわち、第３図は入力信号Vinとトランジスタ１を流れ
る電流i1及びトランジスタ６を流れる電流i3との関係を
示すものである。入力信号Vinが大きくなるに従って電
流i1が減少し、入力信号Vinが略々0Vになると、電流i1
が０になる。そして、入力信号Vinが0Vより高くなる
と、電流i3が増加していく。
Vinを供給し、トランジスタ２及び６のベースを０電圧
にしておくと、入力信号Vinが負レベルのときにはＶ−
Ｉ変換回路51が動作し、トランジスタ１の電流i1により
Ｖ−Ｉ変換出力電流が得られる。入力信号Vinが正のレ
ベルのときにはＶ−Ｉ変換回路52が動作し、トランジス
タ６の電流i3によりＶ−Ｉ変換出力電流が得られる。す
なわち、第３図は入力信号Vinとトランジスタ１を流れ
る電流i1及びトランジスタ６を流れる電流i3との関係を
示すものである。入力信号Vinが大きくなるに従って電
流i1が減少し、入力信号Vinが略々0Vになると、電流i1
が０になる。そして、入力信号Vinが0Vより高くなる
と、電流i3が増加していく。
このように２つのＶ−Ｉ変換回路51及び52を用い、入力
信号Vinが負のときにはＶ−Ｉ変換回路51を動作させ、
入力信号Vinが正のときにはＶ−Ｉ変換回路52を動作さ
せるようにすることにより、ダイオード18,19、ダイオ
ード20,21からなるダイオード対及びトランジスタ22,2
3、トランジスタ24,25からなるトランジスタ対の夫々の
飽和電流の不整合等によるオフセット電圧ΔV0があって
も、出力端子17からはオフセット電圧Voffが現れない。
なぜなら、無信号状態では、乗算回路53及び乗算回路54
が殆どカットオフしているからである。
信号Vinが負のときにはＶ−Ｉ変換回路51を動作させ、
入力信号Vinが正のときにはＶ−Ｉ変換回路52を動作さ
せるようにすることにより、ダイオード18,19、ダイオ
ード20,21からなるダイオード対及びトランジスタ22,2
3、トランジスタ24,25からなるトランジスタ対の夫々の
飽和電流の不整合等によるオフセット電圧ΔV0があって
も、出力端子17からはオフセット電圧Voffが現れない。
なぜなら、無信号状態では、乗算回路53及び乗算回路54
が殆どカットオフしているからである。
c.クロスオーバー歪みを防止するための手段 ところで、このように２つのＶ−Ｉ変換回路51及び52を
用いて電圧−電流変換を行うようにした場合、２つの電
圧−電流変換出力がカットオフ付近で直線的につなが
り、所謂クロスオーバー歪みを発生しないようにする必
要がある。そのための必要条件について説明する。
用いて電圧−電流変換を行うようにした場合、２つの電
圧−電流変換出力がカットオフ付近で直線的につなが
り、所謂クロスオーバー歪みを発生しないようにする必
要がある。そのための必要条件について説明する。
第４図は、第３図の電流i1及びi3を入力信号Vinについ
て微分したもので、第３図の電流i1及びi2の入力信号V
inに対する傾斜、即ち、伝達コンダクタンスを示すもの
である。２つのＶ−Ｉ変換回路51,52が、クロスオーバ
ー歪みを発生することなく、直線的につながる概略の条
件は、Vin＝０の状態において、各々のＶ−Ｉ変換回路
の伝達コンダクタンスの最大値Ｇm0の1/2の値を取るこ
とである。
て微分したもので、第３図の電流i1及びi2の入力信号V
inに対する傾斜、即ち、伝達コンダクタンスを示すもの
である。２つのＶ−Ｉ変換回路51,52が、クロスオーバ
ー歪みを発生することなく、直線的につながる概略の条
件は、Vin＝０の状態において、各々のＶ−Ｉ変換回路
の伝達コンダクタンスの最大値Ｇm0の1/2の値を取るこ
とである。
第５図は、第２図のＶ−Ｉ変換回路51及び52の一方を取
り出したものである。第５図において61はクロスオーバ
ー歪みの発生を防止するために設けられたオフセット電
圧ΔＶを示すもので、この発生方法については後述す
る。
り出したものである。第５図において61はクロスオーバ
ー歪みの発生を防止するために設けられたオフセット電
圧ΔＶを示すもので、この発生方法については後述す
る。
まず、このＶ−Ｉ変換回路の伝達コンダクタンスの最大
値Ｇm0を算出する。伝達コンダクタンスはi1＝i2＝I0/2
の条件において最大となり、次の値を取る。
値Ｇm0を算出する。伝達コンダクタンスはi1＝i2＝I0/2
の条件において最大となり、次の値を取る。
REは抵抗３及び８の抵抗値、VTは（kT/q）である。
次に入力信号をVin＝０としたとき、i1＝Δi,i2≒I0と
なり、このときの伝達コンダクタンスをＧmcとすると、
Ｇmcは次式で表される。
なり、このときの伝達コンダクタンスをＧmcとすると、
Ｇmcは次式で表される。
クロスオーバー歪みが概略最小となる条件は、前述した
ように２・Ｇmc＝Ｇm0であるので次式が成立する。
ように２・Ｇmc＝Ｇm0であるので次式が成立する。
２（RE＋４・VT／Io）＝RE＋VT／Δｉ＋VT／I0・・・
（３） これをΔｉについて解くと次式を得る。
（３） これをΔｉについて解くと次式を得る。
次にＶ−Ｉ変換回路51を構成する２つのトランジスタ１
及び２の特性、即ち飽和電流が同一としたとき、（４）
式を満たすΔＶを算出する。
及び２の特性、即ち飽和電流が同一としたとき、（４）
式を満たすΔＶを算出する。
（５）式に（４）式を代入する。
ここで（Io・RE）／VT＝ｍとおくと を得る。
第６図は、（７）式より得られるｍとΔＶの関係を示す
ものである。第６図において横軸がｍを示し、縦軸がΔ
Ｖを示す。前述したクロスオーバー歪みが最少となる条
件は、Δｉ≪I0と仮定しているので、ｍが10以下の領域
ではΔＶは正確でない。通常回路の非線型歪みを充分小
さくし，かつダイナミックレンジを充分確保するには、
ｍは少なくとも20以上に設定するので、この条件は満た
される。また、厳密な意味では、（７）式で求められる
のはクロスオーバー歪みの最少の条件を示す概略値で最
適値ではない。
ものである。第６図において横軸がｍを示し、縦軸がΔ
Ｖを示す。前述したクロスオーバー歪みが最少となる条
件は、Δｉ≪I0と仮定しているので、ｍが10以下の領域
ではΔＶは正確でない。通常回路の非線型歪みを充分小
さくし，かつダイナミックレンジを充分確保するには、
ｍは少なくとも20以上に設定するので、この条件は満た
される。また、厳密な意味では、（７）式で求められる
のはクロスオーバー歪みの最少の条件を示す概略値で最
適値ではない。
つまり、第７図はΔＶに応じてクロスオーバー歪みがど
のように解消されるかを示したものである。第７図にお
いて71はΔＶ＝０の時の伝達コンダクタンスの変化を示
し、Vin＝０付近でかなり盛り上がり、クロスオーバー
歪みの発生が著しいことを示している。一方、72は、
（７）式より得られるΔＶを与えた場合の伝達コンダク
タンスの変化を示す。クロスオーバー歪みはかなり減少
するが、Vin＝０の点の左右で若干伝達コンダクタンス
が減少する。73は、クロスオーバー歪みを最少にする条
件のΔＶを与えた場合の伝達コンダクタンスの特性を示
し、これは（７）式より得られたΔＶよりもわずかに小
さいオフセット電圧を与えることに対応する。この場
合、Vinが充分大きい（線形な範囲で）領域での伝達コ
ンダクタンスの最大値（Ｇm0）よりもVin＝０での伝達
コンダクタンスを若干大きく設定する方がクロスオーバ
ー歪みが減少することを意味している。この時のΔＶを
解析的に求めるのは困難である。したがって、（７）式
で概略値が求められ、この値から数値解析で最適値が求
められる。
のように解消されるかを示したものである。第７図にお
いて71はΔＶ＝０の時の伝達コンダクタンスの変化を示
し、Vin＝０付近でかなり盛り上がり、クロスオーバー
歪みの発生が著しいことを示している。一方、72は、
（７）式より得られるΔＶを与えた場合の伝達コンダク
タンスの変化を示す。クロスオーバー歪みはかなり減少
するが、Vin＝０の点の左右で若干伝達コンダクタンス
が減少する。73は、クロスオーバー歪みを最少にする条
件のΔＶを与えた場合の伝達コンダクタンスの特性を示
し、これは（７）式より得られたΔＶよりもわずかに小
さいオフセット電圧を与えることに対応する。この場
合、Vinが充分大きい（線形な範囲で）領域での伝達コ
ンダクタンスの最大値（Ｇm0）よりもVin＝０での伝達
コンダクタンスを若干大きく設定する方がクロスオーバ
ー歪みが減少することを意味している。この時のΔＶを
解析的に求めるのは困難である。したがって、（７）式
で概略値が求められ、この値から数値解析で最適値が求
められる。
このΔＶの具体的発生手段について説明する。第８図
は、ΔＶの具体的発生手段の一例を示すものである。第
８図において、Ｖ−Ｉ変換回路51を構成するトランジス
タ２として、ｎ個のトランジスタ21〜2nが並列接続され
たものが用いられ、Ｖ−Ｉ変換回路52を構成するトラン
ジスタ７として、ｎ個のトランジスタ71〜7nが並列接続
されたものが用いられる。このように、Ｖ−Ｉ変換回路
51及び52の夫々を構成するトランジスタのうち、一方の
トランジスタに複数のトランジスタが並列接続されたも
のを用いることにより、 ΔＶ＝VTln（ｎ） なるΔＶを発生させることができる。
は、ΔＶの具体的発生手段の一例を示すものである。第
８図において、Ｖ−Ｉ変換回路51を構成するトランジス
タ２として、ｎ個のトランジスタ21〜2nが並列接続され
たものが用いられ、Ｖ−Ｉ変換回路52を構成するトラン
ジスタ７として、ｎ個のトランジスタ71〜7nが並列接続
されたものが用いられる。このように、Ｖ−Ｉ変換回路
51及び52の夫々を構成するトランジスタのうち、一方の
トランジスタに複数のトランジスタが並列接続されたも
のを用いることにより、 ΔＶ＝VTln（ｎ） なるΔＶを発生させることができる。
このΔＶの発生手段は、非常に簡単であるという特徴が
ある。しかし、特にＶ−Ｉ変換回路51及び52のダイナミ
ックレンジを大きくとるようにした場合、並列接続され
たトランジスタの数が増加してしまうという問題があ
る。例えば２Vp-pのダイナミックレンジに相当するｍ＝
40の場合、（７）式を満足させるためには、約20個のト
ランジスタを並列接続させる必要がある。
ある。しかし、特にＶ−Ｉ変換回路51及び52のダイナミ
ックレンジを大きくとるようにした場合、並列接続され
たトランジスタの数が増加してしまうという問題があ
る。例えば２Vp-pのダイナミックレンジに相当するｍ＝
40の場合、（７）式を満足させるためには、約20個のト
ランジスタを並列接続させる必要がある。
第９図は、ΔＶの発生手段の他の例を示すものである。
この例は、ｍが大きい場合に特に有効である。第９図に
おいて、エミッタフォロワトランジスタ36のエミッタと
電流源83との間に抵抗81及び82の直列接続が接続され、
抵抗81及び82の接続点が出力端子17に接続される。トラ
ンジスタ２のベースが抵抗82と電流源83との接続点に接
続される。トランジスタ６のベースがトランジスタ36の
エミッタと抵抗81の接続点に接続される。
この例は、ｍが大きい場合に特に有効である。第９図に
おいて、エミッタフォロワトランジスタ36のエミッタと
電流源83との間に抵抗81及び82の直列接続が接続され、
抵抗81及び82の接続点が出力端子17に接続される。トラ
ンジスタ２のベースが抵抗82と電流源83との接続点に接
続される。トランジスタ６のベースがトランジスタ36の
エミッタと抵抗81の接続点に接続される。
電流源83の電流値をIm、抵抗81及び82の抵抗値をRmとす
ると、抵抗81及び抵抗82によりトランジスタ２及びトラ
ンジスタ７のベースが加えられる電圧がΔＶ＝Im・Rmだ
け降下される。
ると、抵抗81及び抵抗82によりトランジスタ２及びトラ
ンジスタ７のベースが加えられる電圧がΔＶ＝Im・Rmだ
け降下される。
このように、エミッタフォロワトランジスタ36に抵抗8
1,82を設けて、ΔＶを形成するようにした場合、出力端
子17に接続する回路の入力インピーダンスを高くするよ
うにする必要がある。また、電流源83の電流値は、熱電
圧VTに比例することが望ましい。
1,82を設けて、ΔＶを形成するようにした場合、出力端
子17に接続する回路の入力インピーダンスを高くするよ
うにする必要がある。また、電流源83の電流値は、熱電
圧VTに比例することが望ましい。
なお、ΔＶの発生手段は、この他に種々の手段が考えら
れる。勿論、トランジスタ１及び６のベースに電圧源を
接続するようにしても良い。
れる。勿論、トランジスタ１及び６のベースに電圧源を
接続するようにしても良い。
以上説明したように、この発明の一実施例におけるＶ−
Ｉ変換回路51,52は、入力信号Vinが負のときにはＶ−Ｉ
変換回路51が動作し、入力信号Vinが正のときにはＶ−
Ｉ変換回路52が動作する。このため、ダイオード18,1
9、ダイオード20,21からなるダイオード対及びトランジ
スタ22,23、トランジスタ24,25からなるトランジスタ対
の夫々の飽和電流の不整合々によるオフセット電圧ΔV0
があっても、出力端子17からはオフセット電圧Voffが現
れない。なぜなら、無信号状態では、乗算回路53及び乗
算回路54が殆どカットオフしているからである。
Ｉ変換回路51,52は、入力信号Vinが負のときにはＶ−Ｉ
変換回路51が動作し、入力信号Vinが正のときにはＶ−
Ｉ変換回路52が動作する。このため、ダイオード18,1
9、ダイオード20,21からなるダイオード対及びトランジ
スタ22,23、トランジスタ24,25からなるトランジスタ対
の夫々の飽和電流の不整合々によるオフセット電圧ΔV0
があっても、出力端子17からはオフセット電圧Voffが現
れない。なぜなら、無信号状態では、乗算回路53及び乗
算回路54が殆どカットオフしているからである。
そしてクロスオーバー歪みについては、トランジスタ１
及びトランジスタ６のベースに適当な電圧ΔＶを印加す
ることにより、解消することができる。
及びトランジスタ６のベースに適当な電圧ΔＶを印加す
ることにより、解消することができる。
この発明に依れば、２つのＶ−Ｉ変換回路51及び52が設
けられ、一方のＶ−Ｉ変換回路51が入力信号が負のレベ
ルで動作され、他方のＶ−Ｉ変換回路52が入力信号が正
のレベルで動作される。入力信号が無信号のときには、
乗算回路53及び54がカットオフするので、出力端子17か
らオフセット電圧Voffが現れない。このため、正確な直
流伝達特性を有する能動フィルタを実現できる。
けられ、一方のＶ−Ｉ変換回路51が入力信号が負のレベ
ルで動作され、他方のＶ−Ｉ変換回路52が入力信号が正
のレベルで動作される。入力信号が無信号のときには、
乗算回路53及び54がカットオフするので、出力端子17か
らオフセット電圧Voffが現れない。このため、正確な直
流伝達特性を有する能動フィルタを実現できる。
第１図はこの発明の一実施例の接続図、第２図はこの発
明の一実施例の説明に用いる接続図、第３図及び第４図
はこの発明の一実施例の説明に用いるグラフ、第５図は
クスロオーバー歪みの改善の説明に用いる接続図、第６
図及び第７図はクロスオーバー歪みの改善の説明に用い
るグラフ、第８図はクロスオーバー歪みを改善させる手
段の一例を示す接続図、第９図はクロスオーバー歪みを
改善させる手段の他の例を示す接続図、第10図は従来の
電圧−電流変換回路を用いた能動フィルタ回路の一例の
接続図、第11図はオーディオノイズリダクション回路の
エンコード回路の一例のブロック図である。 図面における主要な符号の説明 16:入力端子、17:出力端子、51,52:V−Ｉ変換回路、53,
54:乗算回路。
明の一実施例の説明に用いる接続図、第３図及び第４図
はこの発明の一実施例の説明に用いるグラフ、第５図は
クスロオーバー歪みの改善の説明に用いる接続図、第６
図及び第７図はクロスオーバー歪みの改善の説明に用い
るグラフ、第８図はクロスオーバー歪みを改善させる手
段の一例を示す接続図、第９図はクロスオーバー歪みを
改善させる手段の他の例を示す接続図、第10図は従来の
電圧−電流変換回路を用いた能動フィルタ回路の一例の
接続図、第11図はオーディオノイズリダクション回路の
エンコード回路の一例のブロック図である。 図面における主要な符号の説明 16:入力端子、17:出力端子、51,52:V−Ｉ変換回路、53,
54:乗算回路。
Claims (1)
- 【請求項１】互いのエミッタ電極間に帰還抵抗が接続さ
れた第１及び第２のトランジスタからなる第１の差動ト
ランジスタ対と、 互いのエミッタ電極間に帰還抵抗が接続された第３及び
第４のトランジスタからなる第２の差動トランジスタ対
と、 上記第１及び第４のトランジスタのベースと上記第２及
び第３のトランジスタのベースとからそれぞれ導出され
た入力端子と、 上記第２のトランジスタのエミッタ電極に接続された第
１の電流源及び上記第４のトランジスタのエミッタ電極
に接続された第２の電流源と、 上記第１の差動トランジスタ対のコレクタ電流が各々供
給される第１のダイオード対及び上記第１のダイオード
対の電位差が各々のベース電極に加えられる第１のエミ
ッタ共通差動トランジスタ対からなる第１の乗算回路
と、 上記第２の差動トランジスタ対のコレクタ電流が各々供
給される第２のダイオード対及び上記第２のダイオード
対の電位差が各々のベース電極に加えられる第２のエミ
ッタ共通差動トランジスタ対からなる第２の乗算回路
と、 上記第１及び第２の乗算回路の各々一方のトランジスタ
のコレクタ電流差を取り出すための電流ミラー回路と を具備してなる電圧−電流変換回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61278402A JPH0720040B2 (ja) | 1986-11-21 | 1986-11-21 | 電圧−電流変換回路 |
| KR1019870012785A KR910008545B1 (ko) | 1986-11-21 | 1987-11-13 | 전압-전류변환회로 |
| US07/121,054 US4804904A (en) | 1986-11-21 | 1987-11-16 | Voltage to current converters for use in an active filter and with a moise reduction circuit |
| GB8726960A GB2198307B (en) | 1986-11-21 | 1987-11-18 | Voltage-to-current converters |
| FR8716131A FR2607337A1 (fr) | 1986-11-21 | 1987-11-20 | Convertisseur courant-tension |
| DE19873739416 DE3739416A1 (de) | 1986-11-21 | 1987-11-20 | Spannungs/strom-wandler |
| HK72594A HK72594A (en) | 1986-11-21 | 1994-07-28 | Voltage-to-current converters |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61278402A JPH0720040B2 (ja) | 1986-11-21 | 1986-11-21 | 電圧−電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63131713A JPS63131713A (ja) | 1988-06-03 |
| JPH0720040B2 true JPH0720040B2 (ja) | 1995-03-06 |
Family
ID=17596847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61278402A Expired - Fee Related JPH0720040B2 (ja) | 1986-11-21 | 1986-11-21 | 電圧−電流変換回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4804904A (ja) |
| JP (1) | JPH0720040B2 (ja) |
| KR (1) | KR910008545B1 (ja) |
| DE (1) | DE3739416A1 (ja) |
| FR (1) | FR2607337A1 (ja) |
| GB (1) | GB2198307B (ja) |
| HK (1) | HK72594A (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0680996B2 (ja) * | 1988-05-31 | 1994-10-12 | アルパイン株式会社 | グラフィックイコライザ |
| JPH0314311A (ja) * | 1989-06-13 | 1991-01-23 | Sharp Corp | フィルター回路 |
| US5448583A (en) * | 1989-08-28 | 1995-09-05 | Fujitsu Limited | Apparatus and method using analog viterbi decoding techniques |
| JP2795753B2 (ja) * | 1991-02-28 | 1998-09-10 | シャープ株式会社 | 集積回路用フィルタ回路 |
| KR940001817B1 (ko) * | 1991-06-14 | 1994-03-09 | 삼성전자 주식회사 | 노이즈 감소회로에 사용되는 액티브 필터용 고역 가중치 회로 |
| KR940000262B1 (ko) * | 1991-06-14 | 1994-01-12 | 삼성전자 주식회사 | 주신호통로와 하이패스필터특성의 보조적인 신호통로를 가지는 노이즈 감소회로 |
| JPH07240663A (ja) * | 1994-03-01 | 1995-09-12 | Sony Corp | アクティブフィルタ回路 |
| US5455535A (en) * | 1994-03-03 | 1995-10-03 | National Semiconductor Corporation | Rail to rail operational amplifier intermediate stage |
| US5530339A (en) * | 1994-05-27 | 1996-06-25 | National Semiconductor Corporation | Output current driver with an adaptive current source |
| GB2297447A (en) * | 1995-01-27 | 1996-07-31 | Seagate Microelectron Ltd | Amplifier |
| US5734299A (en) * | 1996-07-25 | 1998-03-31 | Nortel Networks Corp | Microwave VCO having reduced supply voltage |
| KR19980020803A (ko) * | 1996-09-11 | 1998-06-25 | 김광호 | 전압제어 양방향 전류원 장치 |
| US5963085A (en) * | 1998-05-14 | 1999-10-05 | National Semiconductor Corporation | Input to output stage interface with virtual ground circuitry for rail to rail comparator |
| DE10259054B4 (de) * | 2002-12-17 | 2006-10-26 | Infineon Technologies Ag | Spannungsgeneratoranordnung |
| US8451046B2 (en) * | 2010-09-15 | 2013-05-28 | Fujitsu Semiconductor Limited | System and method for switch leakage cancellation |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1201516A (en) * | 1967-06-14 | 1970-08-05 | Sperry Rand Corp | Improvements in or relating to push-pull amplifiers |
| GB1267827A (en) * | 1969-10-28 | 1972-03-22 | Texas Instruments Ltd | Improvements in or relating to amplifiers |
| NL7802973A (nl) * | 1978-03-20 | 1979-09-24 | Philips Nv | Versterkerschakeling met regelbare versterkings- factor. |
| US4176323A (en) * | 1978-06-21 | 1979-11-27 | Harman International Industries, Inc. | Transistorized power amplifier |
| US4331929A (en) * | 1979-04-04 | 1982-05-25 | Nippon Gakki Seizo Kabushiki Kaisha | Gain-controlled amplifier |
| JPS5634207A (en) * | 1979-08-30 | 1981-04-06 | Toshiba Corp | Differential amplifier |
| DE3027071A1 (de) * | 1980-07-17 | 1982-02-11 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Transistorverstaerker mit zwei emittergekoppelten transisorpaaren |
| JPS5857814A (ja) * | 1981-10-01 | 1983-04-06 | Pioneer Electronic Corp | 電子インピ−ダンス装置 |
| JPS58209234A (ja) * | 1982-05-29 | 1983-12-06 | Sony Corp | ノイズリダクシヨン回路 |
| JPS592410A (ja) * | 1982-06-28 | 1984-01-09 | Sony Corp | 電流増幅器 |
| JPS5933911A (ja) * | 1982-08-20 | 1984-02-24 | Pioneer Electronic Corp | エミツタホロワ型ｓｅｐｐ回路 |
| IT1212720B (it) * | 1983-03-23 | 1989-11-30 | Ates Componenti Elettron | Convertitore tensione-corrente ad alta precisione, particolarmente per basse tensioni di alimentazione. |
| JPS59221014A (ja) * | 1983-05-30 | 1984-12-12 | Sony Corp | 電圧電流変換回路 |
| CA1214112A (en) * | 1983-10-12 | 1986-11-18 | William A. Cole | Noise reduction system |
| FR2563958B1 (fr) * | 1984-05-04 | 1987-06-05 | Radiotechnique Compelec | Circuit pour engendrer une tension proportionnelle a la difference de deux tensions |
| JPS617709A (ja) * | 1984-06-22 | 1986-01-14 | Toshiba Corp | 電流変換回路 |
-
1986
- 1986-11-21 JP JP61278402A patent/JPH0720040B2/ja not_active Expired - Fee Related
-
1987
- 1987-11-13 KR KR1019870012785A patent/KR910008545B1/ko not_active IP Right Cessation
- 1987-11-16 US US07/121,054 patent/US4804904A/en not_active Expired - Lifetime
- 1987-11-18 GB GB8726960A patent/GB2198307B/en not_active Expired - Lifetime
- 1987-11-20 DE DE19873739416 patent/DE3739416A1/de not_active Withdrawn
- 1987-11-20 FR FR8716131A patent/FR2607337A1/fr active Granted
-
1994
- 1994-07-28 HK HK72594A patent/HK72594A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910008545B1 (ko) | 1991-10-18 |
| GB2198307A (en) | 1988-06-08 |
| KR880006827A (ko) | 1988-07-25 |
| DE3739416A1 (de) | 1988-05-26 |
| FR2607337B1 (ja) | 1995-06-02 |
| JPS63131713A (ja) | 1988-06-03 |
| US4804904A (en) | 1989-02-14 |
| HK72594A (en) | 1994-08-05 |
| GB2198307B (en) | 1991-05-29 |
| FR2607337A1 (fr) | 1988-05-27 |
| GB8726960D0 (en) | 1987-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0720040B2 (ja) | 電圧−電流変換回路 | |
| JP3390057B2 (ja) | 変換器回路及びこれを用いたダブルバランストミキサー回路 | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| JPS592410A (ja) | 電流増幅器 | |
| JP3251759B2 (ja) | 可変利得増幅回路 | |
| JPS59181710A (ja) | 低電圧用高精度電圧−電流変換器 | |
| KR860001018B1 (ko) | 전압 제어형 가변 이득 회로 | |
| JPS5820482B2 (ja) | 増巾器 | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| US4500932A (en) | Signal processing circuit | |
| JPS6217891B2 (ja) | ||
| Blauschild | An open loop programmable amplifier with extended frequency range | |
| JPH04369105A (ja) | 増幅器 | |
| JPS6228087Y2 (ja) | ||
| JPH0342742Y2 (ja) | ||
| JPH0133046B2 (ja) | ||
| JP2614272B2 (ja) | フィルター回路 | |
| JPS59182610A (ja) | 電流増幅器 | |
| JP3367875B2 (ja) | 対数変換回路及びこれを用いたトランスコンダクター | |
| JPH0254608A (ja) | 定電流回路 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JPS59127412A (ja) | 対数圧縮増幅回路 | |
| JPS6130327Y2 (ja) | ||
| JPH0342741Y2 (ja) | ||
| JPS593607Y2 (ja) | 相補差動増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |