JPS5854675A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体記憶装置に係り、特に情報を電気的に書
き込み及び消去し得る不揮発性の半導体記憶装置に関す
る。

情報の書き込み及び消去を電気的に行なうことの出来る
不−発性半導体記Ｉｋｋ亀（お下ＥＥＰＫ劇と略記する
）は、従米第１図酪ζ示す構造を用いて作成さねている
。卸ち、一番亀一例えはＰｒＭ！シリコン（Ｓｔ　）　
ｋ板ｌ＆−にフィールド酸化＆２を形成して糸子饋城を
ｌ１１１芝し、この素子領域表面にＩ型のソース及びド
レイン領域８．４を設け、−万上記集子１城上には餉ｌ
の二酸化シリコン（８ＩＯｔ）ｌＩｌ！５を介してフロ
ーティングゲート６とｊｌｌｌｌｉｌ絶縁験７とコ絶縁
ロールゲート８とを＆層する。そして災に１配ドレイン
領域４上において謝ｌの８Ｉ０３１１Ａ５の一部を１０
０〔λ〕程度の麹い８１０ｇ展５′としておく。なお９
は鱗シリケートガラス（Ｐ２Ｏ）　＠を用いて形成した
保１ｋｉｉＫである。

このＪう曇こ一部された従来のＥΣＰＲＯＭは、フロ−
ティングゲート６とドレイン領域４の電位をそれぞれ遁
択して、トンネル効果により麹い８Ａａ６′を通して電
子をドレイン領域礁からフローティングゲート１ζ柱入
し、或いはフローティングゲート６からドレイン領域４
に＃ｉき出させることにより、ｌ１Ｆｈ込みと消去か行
なわれる。ところが上記ドレイン領域４は電源に接続さ
れているので、上記電子の注入及び掃き出しによりドレ
インＩＩＩ城４内の電子が枯渇或いは飽和することがな
い。そのため注入或いは細き出す電子の亀を制御するに
は、注入及びｍき出し動作時開を厳蛮に制御しなけれは
ならない。

しかしかかる制御は必ずしも容易でなく、そのため従来
のＥＥＰＲ（珈においては書き込み過剰或いは消し過ぎ
を生しる恐れがありた。

本発明の目的は上記間馳点を解消して、フローティング
ゲートに対する電子の注入及び掃き出し凰を自己制御可
能な不揮発性の半導体記憶装置を提供することにある。

以下本発明を一実施例により群細に説明する。

勤２図及び第８図は本発明の一実施例を示す象部断向１
、及び装部上面図でありて、いずれもメモリセルｌｌｋ
分を示す。なお動２図は亀８加の１−厘矢視部の一■ｔ
ｈ１図である。

亀２融及び第８図において、ｌはＰ３のシリコン基板、
２．ｉは電子筒船縁分麹層で図ではフイ“−ルド飯化１
１［，８，４は＃型のソース及びドレイン領域、５はｌ
ｌ５ｌの絶縁族でここではか０！躾、６はフローティン
グゲート、７はＳ、Ｏ，よりなる加−絶ｋＪｌｌｌ、　
８はコントロールゲート、１１及び１２はそれぞれ如１
及び亀２の領域、１８及び１４はＲ型及び１１”２Ｍ体
域、１５及び１６はそれぞれ８ｉ０１１よりなる第２及
び第８の絶ｋｇｌＩ１４．１７は第８のゲート、１８は
ｓ、ｏ。

よりなる謝４の絶縁族、１９はＰ型のチャネルカット軸
である。

上記給ｌの領域１１及び第２の領域１２は、いずれもフ
ィールド酸化ｉ１２．２’によって取り巻かれ、相１Ｌ
ｌｋｌ及び他の領域と絶縁分離され、且つ両省はフィー
ルド鹸化に４２′の駒佃に隣接して配設される。

飴１の領域１１は通電のスタックゲートを有するＭＩ８
　　Ｆ−ＩＴと伺らｋる点はない。即ち第８図に見られ
る如く、先ず、＃１１の領域の一方曇ζ−”１Ｍのソー
ス領域８と他方に同じくｒ型のドレイン領域４が配設さ
れている。Ｃの２つのｌｉｔ域８．４は第２７ｇにおい
ては、それぞれ紙面の向こう側と手前鉤の位置に配電さ
れている。また上記ソース及びドレイン領域８．４番ζ
挾まれた領域ｋＫは１１８図に艶られる如く、厚さ凡そ
８００〔人〕の第１の絶に腺（ゲート酸化論）６を介し
て、多結晶シリコンよりなるフローティングゲート６と
、フローティングゲート６を酸化して形成した８Ａより
なる１１１１曲絶縁［ＩＴと、その上に多ｌＩｂ晶シリ
コンよりなるコントロールゲート８が順次積層されてい
る。

上記フローティングゲート６とコントロールゲート８が
相互に絶縁されて積脂された構造はスタックゲート２０
と呼ばれているが、上記鋤１の領域１１の構成は通常の
スタックゲートを有するｍ１Ｉ８ＦＥ’ｌ’と変る点は
ない。

たたし本笑施例においては、上記スタックゲート加が、
第１及び＠２の領域１１．１２１Ｉｌを分離するフィー
ルド酸化膜２′上に延長され、そのｇＩＩＡ部は更に第
２の餉城１２のＩＦ５１の領域１１に隣接する区域上に
張り出している。このスタックゲート加の延長部と謝２
の饋城１２表伽との藺には、約ｔｏｏ（Ａ）の〜さの８
ｉ０．よりなる＠２の絶縁ｗＬ１６が形成されている。

上述の、１ｌ１８２のｉＩＩ坂１２のｊｉｌｔの領域１
１に隣接する区域を除く残りの区域上には、前記Ｉ１２
の絶縁１ｉｌｌ！１ＢよｔＳ＊い＃！８のＩｌ！、縁製
１６（約６００　（入）の離さの５ｉＯ１ｅｌ＆　）か
形成され、その上に多結晶シリコンよりなる亀８のゲー
ト１７が形成されてｔする。なおこの勤８のゲート１７
と前記スタックゲート加を鶴成するフローティングケー
ト６及びコントロールゲート８との胸はＳ、Ｏ，よりな
る亀４の絶縁線１８により相互に絶縁されている。

史に上記１１８２の領域１２の表向には、イオン注入＆
・〔よりＡｔｊ素（Ａ＠）または−（Ｐ）のような卵徽
不純物か導スされて、上記細２の絶縁線１６の直下部１
こは鹿撒餉域１８．（論＆約司て１１〕）が、また勤８
の絶６１＞ｔｓノ＠下ｉｂには＊ｍｍｍｔａ（ａｌｌｏ
ｔ♂０（ｆｆｌ−”）　）が＃成されている。

なお１示はしていないが、ｈ２図のｗｋｌｌｌｌの上暑
こは全体を倹う保１１１ｋ例えばＰ２Ｏ層及び各セル向
を接続する配置１４が存在する。

次に以上のように＊賊されたＥｋＦＲＯＭｌの動作につ
いて説明する。

本実施例のＥｋＦＲＯＭの書き込み及び消去動作はいず
れもトンネル効果を利用して行なう。先す惰−の書き込
みはフローティングゲート６に電子ヲ注入することによ
って行なわれるが、それには情報を書き込むべく＊択さ
れたメモリセルの、ｆＩｋ８のゲート１７の電位をセロ
とし且つコントロールゲート８の電位を正の高電位とす
る。すると＃動領域１８及びｌ−領域諦辰び／副領域１
４の多数キャリアの電子は、コントロールゲート８とｗ
Ｓｉａｍ合されたフローティングゲート６の正電位に吸
引されて、麹いｆｓ２の絶ｋｌｌ１６の一下に集結する
。一方上記１４２の絶＆１１１１５に加わる電界強度は
、第２の絶縁１１１１１６か−わめて玲いため非電に大
となる。Ｃの高電界によりトンネル効果を生じ、１ｍ１
２の絶縁＠　１５ｉ１１下に集結した電子は、フローテ
ィングゲート６に注入される。

このｋＡ込み動作において、フローティングケート６に
注入される電子の数は、主として／製鎖ｋ１４に存在す
る電子の数に依存する。即ち、卵型領域１８及び♂型領
域１４は既に明らかな如く、下向は基板１との間に形成
されるｒ−−接合化より分離さね、上面及び＠面は絶縁
膜により絶縁分離され、他のいかなる領域とも電気的に
接続されていない。そのため他から電子が補給されるこ
とがなく、従ってこの領域１８．１４内の電子は、フロ
ーティングゲート６への注入か進行するにつれて枯渇し
、これに伴ない注入も停止する。

本実施例においては、＃動領域１８は／！！！領域１４
に比較して不純ｖ７１Ｉｋ度を過か゛に小さくしである
ので、上記２つの領域１８．１４内の電子の数は主とし
て／勘領域１４”内の電子数によ５つて定まる。従りて
７０−ティングゲート６への注入りは、素子の設計に賑
しては／副領域１４の不純物無良と、その鵬撫及び鯵さ
を選択することにより法定でき、書き込み動作に旨−て
は電子が枯渇する仁とによ・り龜巳制御される。

上記書き込み動作に１し、選択されないメモリセル、即
ち書き込み禁止のメモリセルに対しては、コントロール
ゲート８を正電位にすると共に、第８のゲー）１７も正
の電位とする。このようにすることＫより、＃動領域１
８及び／ａ領域１４内の電子畔すべて第８のゲート１７
−下の第８の絶縁＠ｔＳと／副領域１４との界向に集結
し、フローティングゲート６には流入しない。

情報の消去、即ちフローティングゲート６に注入された
電子を排出するには、コントロールゲート８の電位をゼ
ロとし、且つ第８のゲー）１７の電位を正の為電位とす
る。このようにすると第８の絶縁膜１６と／副領域１４
の界面伯近のポテンシャルは正の高電位に引き上けられ
、これ番こより形成された空之珈の先端かｔｓ２の絶縁
膜１６の下ににじみ出す。そのため第２の絶１１１．展
１６中に前述の書き込み動作の場合とは逆向きの高電界
か生成され、このＭＩＩＬ界薯ζよりトンネル効果を生
じ、フローティングケート６に蓄えられていた電子はＮ
型領域１８及び／ＷＭ＠ｔｊｋ１４に細キ出される。こ
のように電子か排出されて来ると、第８の絶縁膜１６と
／副領域１４との界面のポテンシャルは次第に低下し、
これに伴ない自０述のＩｈｌの動ｌの絶ｌ１ＩＦＩｋ１
５に加わる電界も次第に−まり、電子の排出も遂には停
止する。

上記消去動作の際、消去禁止のメモリセルに対しては、
餉８のゲー）１７に正の電圧を印加すると共に、コント
ロールゲート８にも正の高い電比を印加する仁とにより
、フローティングゲート６の電位を−める。この結果、
＠２の絶に族１６には高ｌ１ｌＬ昇か加わらす、従って
電子の排出も起らない。

以上の如く本実施例暑こおいては書き込み及び消去とも
自己側−１さね、書き込み過剰や消し過ぎをｉしること
かなくなり、記憶装置の信執度が向上する。

なお前述の駅、明では、Ｉｌｌのメモリセルに対するｋ
き込み及び消去について述べたか、同様にして本鈍明の
３１；ｋＰＲＯｌｉは、バイト単位で書き込み及び消去
を行なうことか可能である。つまり、各メモリ七歩Φ−
ントロールゲート８はそれぞれ所定のワード線（図示せ
ず）にｔｅ＆されているので、−奉択されたアドレス魯
ζ対応するワード線の電位を正またはゼロとし、各メモ
リセルの勤８のゲート１７の電位をそれぞれゼロまたは
正とする乙とにより、バイト単位で書き込みまたは消去
が可能である。

なお本発明は上記−実１１ｒ−限定されるものではなく
、更曇こ１々変形して実施し得る。

例えば第１．第２．第８の絶縁１ｉｋｅ、　１５．１６
の厚さ及び材質は極々過択し得るものである。ただし、
亀２の絶縁膜１２は前述の１１き込み及び油去動作時に
印加する電比番こより、電界化依存するトンネル電流（
Ｆｏｗｌｅｒ　Ｎｏｒｄｈ＠ｉｍ亀流）が流れる厚さで
あること、及び他の絶縁ｌｌＪ＆５．１６はトンネル電
流の流れない厚さであることが必姿である。

また上記−実施鉤では、６ｇの領域１２内に不純物１１
１＆の興なる２つの＠城を形成したが、これに代えて第
２の領域１２内全域にわた９て不純物濃度を異ならしめ
ることなく、単一区域としてもよい。

以上説＠した如く本発明により、情報の書き込み及び相
去が自己側−され過正に行なわれる不鉢発性の半導体装
瓢が提供された。

【図面の簡単な説明】

第１図は従来の半導体記憶装置の説明に供するた、・め
のｍｓｒｒｍ図、第２１及び第８図は本発明の一実施例
を示す要部断向図及び装部上面図である。 −において、ｌは通導ｔｍを１する半導体基板、２、ｉ
は素子１ｌＩｋ５縁分麹胸、８．４はソース及びドレイ
ン領域、５．１５．１６はそれぞれ第１．第２゜如８の
絶縁膜、６はフローティングゲート、丁は層＠絶縁製、
８はコントロールゲート、１１及び１２は第１及び鍮２
の領域、１８．１４はいずれもｊ１魯電型領域で、１８
は第２の鎖板１２のうち勤ｌの領域１１に１１１級する
区域、１４は残りの区域、１７はａＳのゲート、別はス
タックケートを示す。

Claims (1)

【特許請求の範囲】
1. 一導電型を有する半導体基板表向化形成された素子駒絶
   縁分離ｌＩＩ化より相互舒こ絶縁分離され且つ＃接して
   配設されたｊＩｌの領域及び第２の領域とからなる素子
   領域を有し、ａ素子領域の前記第１の領域上に、２フロ
   ーテイングゲート、ＪＩＳ間絶に膜、コントロールゲー
   トが順次積層されたスタックゲートが第１の絶縁膜を介
   して形成されてなり、前記第２の領域表向は逆導電型層
   ・こ形紙されてなり、販Ｉ２の領域の前記第ｌの領域に
   ｌ１１接せる区域上に、１記第１の絶縁層より小なる厚
   さを有する第２の絶Ｗ＊を介して前記スタックゲートの
   鴬長部が配設され、前記第２の領域の前記＃８１の領域
   に１ｉｋせる区域を除く残りの区域上に、前記スタック
   ゲートとは相互豪と絶縁された鋤８のゲートが、前記第
   ２の絶縁層より大なる厚さを有する＃１８の絶縁膜を介
   して形成されてなることを特徴とする半導体記憶装置。