JPS585396B2 - デンシドケイ - Google Patents

Description

【発明の詳細な説明】 本発明は、比較的高い周波数の時間標準を有する電子時
計の緩急方法に関する。

本発明の目的は、使用者が時計を使用中に止めることな
く簡単に緩急できる方法を提供することにある。

本発明の他の目的は、特に水晶時計において精密な測定
器を用いないで自動的に時計の緩急を行なう方法を提供
することにある。

従来、高精度の時計の緩急は専ら時計店が行なっており
、消費者が自由に緩急することができなかった。

これは一つには、時計の緩急に独特の測定器を用いたと
いう理由のためでもある。

特に水晶振動子を時間標準とする電子時計にあっては、
従来の緩急方法で緩急するためには高安定の周期測定器
が必要であり、時計専門店でも大部分の店ではまだこの
種の測定器がないのが普通である。

したがって、水晶振動子が衝撃またはエージングによっ
て周波数シフトを生じた場合でもなかなか再調整できな
かった。

さらに水晶発振器は電池電圧が変動すると多かれ少なか
れ周波数の変動をきたし、電池交換直後と一年経過後で
は時計の精度がちがってくるので、消費者が自分で緩急
したいという場合がある。

本発明はこうした従来の欠点を改善し、消費者に簡単に
緩急できる電子時計を提供する。

すなわち、本発明の要旨は、緩急しようと思う者が単位
時間の長さを情報として時計に与えてやるのである。

１例として、り刻７時丁度に合せてスタートさせ翌日の
り刻７時丁度にもう一度台せてスタートさせるとすれば
時計には２４時間つまり８６４００秒の絶対長さが情報
として与えられるので、これを利用して時計内部の標準
信号を緩急しようとするのである。

人間の手動のバラツキは、約０．３秒以下には十分保証
できるので日差０．５秒くらいに緩急することは十分可
能である。

このような方法をとることによって水晶自体の作り込み
精度が悪くてもよいため、水晶振動子の製造上でも大き
な利点が生れる。

以下、図面に基づいて本発明の詳細な説明する。

第１図は、本発明の電子時計に用いる時間標準回路の１
実施例である。

第１図の１は水晶振動子であり、２は発振回路である。

３は１／２分周回路、４はインバータ、５はデータ入力
付フリップフロップ、６は１／２分周回路、７はＥｘｃ
ｌｕｓｉｖｅ ＯＲ回路、８は多段分周回路である。

発振回路２の出力信号が第３図３１の電圧波形であれば
分周回路３の出力電圧は第３図３２の信号となる。

さらにフリップフロップ５は遅延動作をするので、この
出力信号は第３図３３のようになる。

この信号３３はフリップフロップ５のＱ出力であるから
、Ｑ出力を分周すれば３４の信号が得られる。

これが分周回路６の出力である。

ＯＲ回路１０の出力が高レベルであればＡＮＤ回路９の
出力は分周回路６の出力をそのままＥｘｃｌｕｓｉ ｖ
ｅ ＯＲ７に伝送するので、この時にはＥｘｃｌｕｓｉ
ｖｅ ＯＲ７の出力は第３図の３５のような信号となり
、信号３２の２倍パルス数となる。

信号３６はＡＮＤ回路１１の出力信号で、これは減算カ
ウンター１２に入力される。

減算カウンター１２の出力が０になればＯＲ回路１０の
出力は低レベルとなり、Ｅｘｃｌｕｓｉｖｅ ＯＲ７の
出力は信号３２と同じになり２倍パルスは作られない。

即ち、減算カウンター１２が０になるまで２倍パルスが
形成されるので、それだけ毎秒パルス数が多くなり端子
３０に現われる標準信号は周期が短かくなる。

２２と２３は端子３０に電圧出力が現われるたびに微分
動作をしてゲート１９に制御パルスを入力するためのフ
リップフロップである。

つまりフリップフロップ２３は発振回路出力で常にリセ
ットされているので信号３１の半周期のパルスを発生す
る。

この時、メモリー回路１８に記憶された緩急量に関する
情報がゲート１９を通して減算カウンター１２に伝えら
れ、その瞬間から再び２倍パルスを生ずる機能が動作す
る。

例えば端子３０の出力信号が１秒信号となるように多段
分周回路８を構成しておけば１秒信号ごとに緩急作用が
働き、常に正しい周期の１秒信号が得られる。

減算カウンター１２とゲート１９は周知のプリセッタブ
ルカウンターから構成できる。

では緩急量、この場合は進める量をどうやって求めるか
について説明する。

分周回路３の出力は常に計数回路１３，１４．１５によ
って計数されている。

外部に設けられたスイッチ２９が押されると、Ｄフリッ
プフロップ２４゜２５．２６によって微分動作が行なわ
れるのでまずＡＮＤ回路２７に出力信号が生じＡＮＤ回
路２１に加えられる。

計数回路１５の計数値が所定の値となっていればＡＮＤ
回路２０の出力が高レベルとなっており、この状態でＡ
ＮＤ回路２７の信号はＡＮＤ回路２１を通り、ゲート１
７に加えられる。

この時計数回路１４の計数値から所定の緩急量を算出す
る分配回路１６の出力がメモリー回路１８に入力され記
憶される。

続いてＡＮＤ回路２８に出力が生じ計数回路１３，１４
．１５がリセットされる。

すなわち第１１目の午後７時にテレビの時報と共にスイ
ッチ２９を押したとすれば、この時はＡＮＤ回路２０の
出力が低レベルであるからメモリー変更はなくただ計数
回路のみリセットされる。

翌日の午後７時の時報で再びスイッチ２９を押せば、こ
の時、ＡＮＤ回路２０の出力は高レベルとなっており緩
急量のメモリーがなされてからリセットされる。

つまりＡＮＤ回路２０は、例えば２４時間の１０分前か
ら１０分後まで高レベル出力となるように形成しておけ
ばよい。

この２４時間という時間は任意に、例えば１週間とか１
時間とかに決めることができる。

当初の設計通りに使用しないと禁止ゲートが働くように
適尚な禁止帯をＡＮＤ回路２０で作るわけである。

禁止帯の通過時間は水晶振動子１の精度のバランきを考
慮して決定すればよい。

第１図の時間標準回路は、第５図のデジタルディスプレ
イ回路に接続することによって全電子時計となり、ステ
ップモーター駆動回路に接続することによって機械式水
晶時計となる。

第１図の実施例においては、水晶発振回路出力が遅れて
いる場合に進み調整する機能をもっているのであるが、
逆に進んでいる場合に遅れ調整するには、ＡＮＤ回路９
をＮＡＮＤＡＮＤ回路かえ、Ｅｘｃｌｕｓｉｖｅ ＯＲ
７をＡＮＤ回路に置き替えればよい。

進みも遅れも修正できるためには、両方の回路を組合せ
て進みか遅れかの判断回路を別に設けていずれかが動作
するように構成すればよいわけである。

計数回路１３の段数は、緩急量の最少単位から決定され
る。

計数回路１４の出力は、緩急量を算出する分配回路１６
に接続されるので、計数回路１３の出力信号の周期が小
さい程精密な緩急量を算出することができる。

一例として計数回路１３の出力が４Ｈｚ、即ち周期０．
２５秒とし水晶発振回路出力周波数が６５５３６Ｈｚと
しよう。

第２図のように計数回路１４の段数を６段とする。

つまり水晶自体は、１日に０．２５秒Ｘ２’＝１６秒も
狂うことはあり得ないものとする。

水晶の狂いがさらに大きいならこの計数回路１４の段数
をもつと増やさねばならない。

４Ｈｚの信号を２４時間計数すれば８６４００Ｘ４＝３
４５６００となるので、この水晶が丁度日差０の場合に
は計数回路１４．１５の計数値は第２図に示す値となる
。

このうち計数回路１５の上の９桁をとって禁止ゲート出
力を取出せば、約４分の通過帯が得られる。

勿論この時には、９桁の中でＯの値をとっている桁はイ
ンバータを通して１の出力にしてからＡＮＤ回路２０に
入力してやることは言うまでもない。

ところで水晶が遅れている場合には、即ち水晶発振回路
の出力周波数の周期が遅い場合には、計数回路１４の計
数値は第２図のように０にならない。

この計数値が、例えばｎ個少ない場合に分周回路３の出
力信号を毎秒何個増せばよいかは次の式で求められる。

ここでｆ。

は分周回路３の出力の周波数、Ｘは毎秒当りの増加パル
ス数である。

つまり第１図の方法では、１個パルスが増加されると、
時間にして３３ＫＨｚとおいても大きな誤差にはならな
いので、Ｘ字ｎ１５が求められる。

分配回路１６は、−〇の２進入力に対してｎ１５の２進
出力が出るようなデコーダーを作ってやればよいことが
わかる。

しかしこのように補正されるべき信号の周波数が低いと
微少な補正ができなくなる。

第４図は補正されるべき信号の周波数が上側の１０倍の
３２７６８０Ｈｚでかつ補正方法が後述するように分周
比を可変にする場合の計数回路１４、分配回路１６、ゲ
ート１７およびメモリー回路１８を図示したものである
。

この場合には、緩急Ｘ＝０．９５ｎとして求められる。

即ち−ｎの２進入力に対し、０．９５ｎの２進出力を出
せばよい。

第４図において３７〜４２は計数回路１４を表わし、４
３〜４８はインバータ、４９〜５６はＭの回路である。

このＡＮＤ回路は実際には６４個必要であるが、図面の
簡略化のために省略した。

５７〜６２はＯＲ回路、６３はＡＮＤ回路、６４はイン
バータ、６５はＡＮＤ回路、６６〜７１はメモリー回路
１８を表わす。

すなわちメモリー回路６６〜７１への入力方法はセット
リセット端子に信号を印加することによって行なう。

第４図ではＯＲ回路５７〜６２の配線も未完成であるが
、容易に理解されよう。

ここで第１図について補足すると、時計の時間合せの際
にも発振回路２と分周回路３は停止しないようにしなけ
ればならない。

第５図は、液晶又はＬＥＤを用いてデジタル表示電子時
計を構成する場合の表示部とデコーダー回路であり、７
２は１／１０分周回路、７３はＩＡ分周回路、７４は１
／１０分周回路、７５は１／６分周回路、７６は１／１
０分周回路、７７は１／２分周回路である。

これによって時間から秒までの表示が行なわれる。

分周回路７２には例えば第１図の出力が接続される。

７８〜８３は７素子表示を行なうためのデコーダーであ
り、８４〜８９は表示体である。

第６図は、本発明の別の実施例で第１図の緩急制御方法
とは異なる例である。

ここで９０は分周比が可変の分周回路であり、この分周
比はメモリー回路９１の情報に基づいて決定される。

９２はゲートであり、９３は除算回路である。

即ち、この場合には、外部からの時間の情報が２４時間
でなくても、２４ＸＭ（Ｍは正整数）の場合でも狂いを
Ｍで除して２４時間当りの狂いを計算できる。

この考え方は例えば１時間当りの狂いを計算する場合に
も応用できる。

９４は乗算回路で第１図の分配回路の代用として乗算回
路を用いたものである。

この出力をゲート９５を通してメモリー回路９１に入力
する。

第６図の例では、分周比が１だけ変ると分周回路９０の
入力信号の周期分だけ緩急されることになる。

以上に詳述したように、本発明の電子時計は、使用者が
簡単に時間情報を入れてやるだけで自動的に緩急される
ので水晶腕時計のような高精度の時計の場合非常に有利
であり、またこのため水晶自体の製造上のバラツキがあ
っても差支えないなどの利点がある。

【図面の簡単な説明】

第１図は、本発明の電子時計に用いる時間標準回路の実
施例である。 １・・・・・・水晶振動子、２・・・・・・発振回路、
３・・・・・・１／２分周回路、７−・・・Ｅｘｃｌｕ
ｓｉｖｅ ＯＲ回路、８・・・・・・多段分周回路、１
３，１４．１５・・・・・・計数回路、１６・・・・・
・分配回路、１８・・・・・・メモリー回路、１２・・
・・・・減算カウンター、２９・・・・・・外部スイッ
チ。 第２図は、計数回路の働きを説明するための２進表であ
る。 第３図は、第１図の動作を説明するための各部の信号波
形図である。 第４図は、−〇の入力を０．９５ｎの出力として取出す
分配回路の例である。 ３７〜４２・・・・・・計数回路、４９〜５６・・・・
・・ＡＮＤ回路、５７〜６２・・・・・・ＯＲ回路、６
６〜７１・・・・・・メモリー回路。 第５図は、ディジタル表示部の回路構成である。 ７２．７４．７６・・・・・・１／１０分周回路、７３
゜７５・・・・・・１／６分周回路、７７・・・・・・
１／２分周回路、７８〜８３・・・・・・デコーダ、８
４〜８９・・・・・・デジタル表示体。 第６図は、本発明の電子時計に用いる時間標準回路の他
の実施例である。 ９０・・・・・・分周比が可変の分周回路、９１・・・
・・・メモリー回路、９３・・・・・・除算回路、９４
・・・・・・乗算回路。

Claims (1)

1. 【特許請求の範囲】 １ 一定周期の時間標準信号を発生する標準信号発生手
   段、この時間標準信号を分周する分周比が可変の分周手
   段、前記標準信号を計数する計数手段、一定時間の長さ
   を外部から情報として入力する外部操作スイッチ、前記
   一定時間の情報と前記計数手段の計数内容を比較し緩急
   量を算出する手段、この緩急量を記憶するメモリ手段お
   よび表示手段から構成され、前記分周比は前記メモリ手
   段に記憶された緩急量に基づいて定められ、前記外部操
   作スイッチが所定の時刻にのみ有効に動作するよう禁止
   ゲートが設けられていることを特徴とする電子時計。 ２ 一定周期の時間標準信号を発生する標準信号発生手
   段、この時間標準信号を分周する分周比が可変の分周手
   段、前記標準信号を計数する計数手段、一定時間の長さ
   を外部から情報として入力する外部操作スイッチ、前記
   一定時間の情報と前記計数手段の計数内容を比較し緩急
   量を算出する手段、前記緩急量を記憶するメモリ手段、
   表示手段、及び前記一定時間により前記計数手段の内容
   を除算する除算手段から構成され、前記除算手段によっ
   て算出された値に基づく信号を前記メモリ手段に記憶し
   、前記メモリ手段に記憶された値によって前記分周比を
   定めることを特徴とする電子時計。