JPS6124956Y2 - - Google Patents
Info
- Publication number
- JPS6124956Y2 JPS6124956Y2 JP18347279U JP18347279U JPS6124956Y2 JP S6124956 Y2 JPS6124956 Y2 JP S6124956Y2 JP 18347279 U JP18347279 U JP 18347279U JP 18347279 U JP18347279 U JP 18347279U JP S6124956 Y2 JPS6124956 Y2 JP S6124956Y2
- Authority
- JP
- Japan
- Prior art keywords
- frequency divider
- frequency
- memory
- standard
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000013078 crystal Substances 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Electric Clocks (AREA)
Description
【考案の詳細な説明】
本考案は、電子時計、特に時間緩急に関するも
のである。
のである。
従来、電子時計に関する時間緩急は、標準信号
発生器に何らかの手段を用いることによつてなさ
れてきた。即ち、音又時計では、音又の先端質量
を変化させるとか、水晶時計においては、トリマ
コンデンサを発振器中に挿入し、このトリマコン
デンンサの値を変えて行う等である。しかしこの
ような構成を取る限りに於いては、標準発振器部
分に何らかの余分な手段を附加しなければならな
ために、安定性が低下し、又、共振子そのものの
共振周波数を緩急出来る狭い幅内に作り込まねば
ならず、安価に製作出来ない等の欠点があつた。
これらの欠点は、周波数が高くなるほど、目立つ
てくる欠点である。
発生器に何らかの手段を用いることによつてなさ
れてきた。即ち、音又時計では、音又の先端質量
を変化させるとか、水晶時計においては、トリマ
コンデンサを発振器中に挿入し、このトリマコン
デンンサの値を変えて行う等である。しかしこの
ような構成を取る限りに於いては、標準発振器部
分に何らかの余分な手段を附加しなければならな
ために、安定性が低下し、又、共振子そのものの
共振周波数を緩急出来る狭い幅内に作り込まねば
ならず、安価に製作出来ない等の欠点があつた。
これらの欠点は、周波数が高くなるほど、目立つ
てくる欠点である。
本考案は、標準発振器には何等の方策を施すこ
となしに時間の緩急を等価的に行うようにしたも
ので、上記欠点をなくすことを目的としている。
となしに時間の緩急を等価的に行うようにしたも
ので、上記欠点をなくすことを目的としている。
本考案は、標準発振器、周波数分周器、および
この出力信号により、変換器を通して制御される
表示部を有している電子時計において、あらかじ
め選定されたメモリ部、及び、これと前記周波数
分周器とを比較する比較器を含み、さらに比較器
からのパルスを受ける。補助分周器によつて構成
する時間緩急を等価的に行う部分とで構成され
る。
この出力信号により、変換器を通して制御される
表示部を有している電子時計において、あらかじ
め選定されたメモリ部、及び、これと前記周波数
分周器とを比較する比較器を含み、さらに比較器
からのパルスを受ける。補助分周器によつて構成
する時間緩急を等価的に行う部分とで構成され
る。
次に、さらに詳しく、本考案を具体例をもつて
説明しよう。第1図は、本考案の一具体例であ
る。Aは、水晶等からなる発振周波数0をもつ
た標準発振器。Bは標準発振器Aからの標準信号
0を分周するk段の周波数分周器、MはK段の
メモリーで、あらかじめ、ある値Δtに設定され
る。Cは周波数分周器BとメモリーMの値を比較
し、一致時に一致パルスPを出力するコンパレー
タ、Fは(n−k)段の補助分周器であり、出力
1は1秒信号である。Eは機械的表示、又は液
晶とが発光ダイオード等の電気的表示方式をもつ
表示部Dを制御するために1秒修号より分,時,
日,曜など必要とする表示桁までの分周回路及び
表示のためのテコーダ回路を含む表示駆動回路、
但し、Fは表示部Eが機械的表示方式をとる場合
は、モータ等の変換器を含む。Kは周波数分周器
Bをリセツトするリセツトパルス発生器である。
説明しよう。第1図は、本考案の一具体例であ
る。Aは、水晶等からなる発振周波数0をもつ
た標準発振器。Bは標準発振器Aからの標準信号
0を分周するk段の周波数分周器、MはK段の
メモリーで、あらかじめ、ある値Δtに設定され
る。Cは周波数分周器BとメモリーMの値を比較
し、一致時に一致パルスPを出力するコンパレー
タ、Fは(n−k)段の補助分周器であり、出力
1は1秒信号である。Eは機械的表示、又は液
晶とが発光ダイオード等の電気的表示方式をもつ
表示部Dを制御するために1秒修号より分,時,
日,曜など必要とする表示桁までの分周回路及び
表示のためのテコーダ回路を含む表示駆動回路、
但し、Fは表示部Eが機械的表示方式をとる場合
は、モータ等の変換器を含む。Kは周波数分周器
Bをリセツトするリセツトパルス発生器である。
次に動作を説明する。標準発振器Aの本来の周
波数32768Hzである場合に、実際の標準発振器A
の出力0が32766Hzである場合を仮定する。こ
の場合メモリーMには32766Hzを2進数で表わし
た下位kビツトが記憶される。ここでk=5ビツ
トとすると32766の2進数の下位5ビツトは11110
となり11110がメモリーMに記憶される。この状
態で周波数分周器Bが初期状態、即ち、00000か
ら標準信号0を計数開始すると、周波数分周器
Bの値が11110となつたときコンパレータCから
一致パルスPが出力され、補助分周器Fは1カウ
ントを行う。周波数分周器Bはさらに計数を続
け、2パルスを計数すると00000に戻り、再び計
数を開始する。そして、やかて周波数分周器Bの
値が11110となると2発目の一致パルスPがコン
パレータCから出力される。ここで1発目の一致
パルスPと2発目の一致パルスの間隔は、正規の
2進数100000に相当する長さであり、以後、この
正規の間隔で一致パルスPを出力し続けることに
なる。そして計数開始から1発目の一致パルスP
が出力されるまでの間隔のみが正規の間隔より2
パルス分少ない11110の間隔となる。このように
して計数が行なわれ、やがて(n−k)段の補助
分周器がフルカウントとなると信号1を発生す
る。ここで、n=15とすると、信号1は正確な
1秒信号となる。このとき同時に補助分周器Fは
リセツトパルス発生器Kをトリガーして周波数分
周器Bをリセツトし、最初から再び計数を開始す
る。このリセツトのときの周波数分周器Bの値は
11110であるので、周波数分周器Bと補助分周器
Fは計数開始からリセツトまでに32766Hzを計数
して、信号1を出力したこととなり、正規の値
32768Hzに対して誤差を有する32766Hzの水晶振動
子から正確な1秒信号を出力することができるこ
ととなる。
波数32768Hzである場合に、実際の標準発振器A
の出力0が32766Hzである場合を仮定する。こ
の場合メモリーMには32766Hzを2進数で表わし
た下位kビツトが記憶される。ここでk=5ビツ
トとすると32766の2進数の下位5ビツトは11110
となり11110がメモリーMに記憶される。この状
態で周波数分周器Bが初期状態、即ち、00000か
ら標準信号0を計数開始すると、周波数分周器
Bの値が11110となつたときコンパレータCから
一致パルスPが出力され、補助分周器Fは1カウ
ントを行う。周波数分周器Bはさらに計数を続
け、2パルスを計数すると00000に戻り、再び計
数を開始する。そして、やかて周波数分周器Bの
値が11110となると2発目の一致パルスPがコン
パレータCから出力される。ここで1発目の一致
パルスPと2発目の一致パルスの間隔は、正規の
2進数100000に相当する長さであり、以後、この
正規の間隔で一致パルスPを出力し続けることに
なる。そして計数開始から1発目の一致パルスP
が出力されるまでの間隔のみが正規の間隔より2
パルス分少ない11110の間隔となる。このように
して計数が行なわれ、やがて(n−k)段の補助
分周器がフルカウントとなると信号1を発生す
る。ここで、n=15とすると、信号1は正確な
1秒信号となる。このとき同時に補助分周器Fは
リセツトパルス発生器Kをトリガーして周波数分
周器Bをリセツトし、最初から再び計数を開始す
る。このリセツトのときの周波数分周器Bの値は
11110であるので、周波数分周器Bと補助分周器
Fは計数開始からリセツトまでに32766Hzを計数
して、信号1を出力したこととなり、正規の値
32768Hzに対して誤差を有する32766Hzの水晶振動
子から正確な1秒信号を出力することができるこ
ととなる。
一般に、水晶振動子を作り上げた時点での周波
数のバラツキは、周波数調整を施さなくても102
程度の精度は出るのでメモリーM及び周波数分周
器Bのビツト数はこの程度まで考えれば十分であ
る。
数のバラツキは、周波数調整を施さなくても102
程度の精度は出るのでメモリーM及び周波数分周
器Bのビツト数はこの程度まで考えれば十分であ
る。
次に、メモリーMの設定の仕方を説明しよう。
第2図は、具体的な手段を示してある。第1図の
標準信号0は、ゲートGを通つてメモリーMに
入るようになつている。ゲートGは、外部からの
ちようど1秒幅をもつた信号I(勿論、1秒に限
定されるものではなく、正確な時間であればよ
い。ただし、この場合の第1図1はこの与えら
れる時間に一致する。)の2パルスが送り込まれ
る。すなわち、1秒間だけゲートを開き、標準信
号0を通過させることにより、使用する水晶振
動子の1秒間の発振周波数のうちの下位Kビツト
がメモリーに書き込まれる。
第2図は、具体的な手段を示してある。第1図の
標準信号0は、ゲートGを通つてメモリーMに
入るようになつている。ゲートGは、外部からの
ちようど1秒幅をもつた信号I(勿論、1秒に限
定されるものではなく、正確な時間であればよ
い。ただし、この場合の第1図1はこの与えら
れる時間に一致する。)の2パルスが送り込まれ
る。すなわち、1秒間だけゲートを開き、標準信
号0を通過させることにより、使用する水晶振
動子の1秒間の発振周波数のうちの下位Kビツト
がメモリーに書き込まれる。
本考案において生産して出来上つてくる振動子
の標準信号としての発振周波数0の幅によつて
各段数kは自由に選択される。また、IC構成上
からも選択は自由であり、さらには、バイナリー
カウンターに限定されるものではない。
の標準信号としての発振周波数0の幅によつて
各段数kは自由に選択される。また、IC構成上
からも選択は自由であり、さらには、バイナリー
カウンターに限定されるものではない。
メモリー部は、不揮発性メモリーであれば、書
きこまれた内容が消える心配がなく一層有利であ
る。さらに、使用される電子回路は、C−MOS
が使われ得る。特に、周波数が高くなれば、SOS
技術を用いた、C−MOS、さらには、Si−gate
技術を用いることが有利になる。この理由は、ゲ
ートおよび、ドレインでの容量、および、浮遊容
量が小さくなるため、容量による電力消費が小さ
くなるためである。例えば、SOSの場合、各々の
MOSトランジスタを分離すれば、面積が小さく
なり、また本来、トランジスタを構成する厚み
が、薄くできるなどするために、一層有利とな
る。
きこまれた内容が消える心配がなく一層有利であ
る。さらに、使用される電子回路は、C−MOS
が使われ得る。特に、周波数が高くなれば、SOS
技術を用いた、C−MOS、さらには、Si−gate
技術を用いることが有利になる。この理由は、ゲ
ートおよび、ドレインでの容量、および、浮遊容
量が小さくなるため、容量による電力消費が小さ
くなるためである。例えば、SOSの場合、各々の
MOSトランジスタを分離すれば、面積が小さく
なり、また本来、トランジスタを構成する厚み
が、薄くできるなどするために、一層有利とな
る。
又、本考案は、周波数が高くなるほど、利点が
でてくる。例えば、振動子の周波数調整は、高く
なるほど、むずかしくなるので、これが省略でき
るだけでなく、その時間緩急精度は、最小が1/
0であり、0=1MHzなら10-6の精度まで、
合わせ込むことができることになる。
でてくる。例えば、振動子の周波数調整は、高く
なるほど、むずかしくなるので、これが省略でき
るだけでなく、その時間緩急精度は、最小が1/
0であり、0=1MHzなら10-6の精度まで、
合わせ込むことができることになる。
以上説明してきたように、本考案では、標準発
振子は、作りだすのみでも正確な出力信号を得る
ことができるので、時計が安価にでき、また、余
分な附加物を挿入することがないので、高い安定
性が得られるなどの利点がある上に、すべて固体
化できるので、大量生産が可能となる。
振子は、作りだすのみでも正確な出力信号を得る
ことができるので、時計が安価にでき、また、余
分な附加物を挿入することがないので、高い安定
性が得られるなどの利点がある上に、すべて固体
化できるので、大量生産が可能となる。
第1図は、本考案の一具体例。第2図は、第1
図に用いるメモリーMの設定回路。
図に用いるメモリーMの設定回路。
Claims (1)
- 標準信号を発振する標準発振器、前記標準信号
を分周するk段の周波数分周器、前記標準信号の
周波数に従つた値を記憶するk段のメモリー、前
記周波数分周器と前記メモリーの一致を検出する
コンパレータ、前記コンパレータの一致パルスを
計数する補助分周器、前記補助分周器の出力に基
いて時刻を表示する表示部及び前記補助分周器の
出力により前記周波数分周器をリセツトするリセ
ツトパルス発生器よりなることを特徴とする電子
時計。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18347279U JPS6124956Y2 (ja) | 1979-12-28 | 1979-12-28 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18347279U JPS6124956Y2 (ja) | 1979-12-28 | 1979-12-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5594596U JPS5594596U (ja) | 1980-06-30 |
JPS6124956Y2 true JPS6124956Y2 (ja) | 1986-07-26 |
Family
ID=29195153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18347279U Expired JPS6124956Y2 (ja) | 1979-12-28 | 1979-12-28 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6124956Y2 (ja) |
-
1979
- 1979-12-28 JP JP18347279U patent/JPS6124956Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5594596U (ja) | 1980-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4453834A (en) | Electronic timepiece with temperature compensation | |
US4051663A (en) | Electronic timepiece | |
US4159622A (en) | Electronic timepiece having a main oscillator circuitry and secondary oscillator circuitry | |
JPS6161283B2 (ja) | ||
US4473303A (en) | Electronic timepiece | |
JPH07154243A (ja) | 電子式時計装置ならびに補正値決定装置および方法 | |
US3922844A (en) | Electronic timepiece | |
US3754391A (en) | Driving arrangement for quartz vibrator timepieces | |
US4043109A (en) | Electronic timepiece | |
JPS6124956Y2 (ja) | ||
JPH0340356B2 (ja) | ||
US4062178A (en) | Electronic timepiece | |
JPH0631731B2 (ja) | 温度補償機能付時計装置 | |
US4730286A (en) | Circuit and method for correcting the rate of an electronic timepiece | |
US4303997A (en) | Analog alarm timepiece | |
JPS585393B2 (ja) | 電子時計 | |
JPS6230596B2 (ja) | ||
JPS6122305Y2 (ja) | ||
US4098070A (en) | Digital display electronic wristwatch | |
JPS6124957Y2 (ja) | ||
JPS6018956B2 (ja) | 電子時計の規正装置 | |
US4162608A (en) | Electronic timepiece frequency regulating circuit | |
JPS6133149B2 (ja) | ||
JPS585396B2 (ja) | デンシドケイ | |
JPS6037912B2 (ja) | 電子時計の規正装置 |