JPS5850844A - 多方向同期方式 - Google Patents
多方向同期方式Info
- Publication number
- JPS5850844A JPS5850844A JP14783881A JP14783881A JPS5850844A JP S5850844 A JPS5850844 A JP S5850844A JP 14783881 A JP14783881 A JP 14783881A JP 14783881 A JP14783881 A JP 14783881A JP S5850844 A JPS5850844 A JP S5850844A
- Authority
- JP
- Japan
- Prior art keywords
- station
- circuit
- signal
- master station
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 6
- 230000015654 memory Effects 0.000 abstract description 29
- 238000010586 diagram Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0647—Synchronisation among TDM nodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、 PCM(Pulse Code Modu
lation)方式を用いた時分割多方向多重無線方式
の同期方式に関するものである。
lation)方式を用いた時分割多方向多重無線方式
の同期方式に関するものである。
無線周波数を使用して1行なう通信方式に於いて、中心
となる特定の局(以後親局と称する)と複数個の相対す
る局(以後子局と称する)の間での通信を1対の無線周
波数で行なう事は、電波の有効利用の上から好ましい事
であり、従来2周波数分割多重単一リ帯波変調を用いた
方式が実用化されていた。しかし2通信のディジタル化
の方向を考えて、音声の変調方式としてPCM変調方式
を用いたディジタル無線変調方式による時分割多方向多
重方式が考案され実用化されようとしている。
となる特定の局(以後親局と称する)と複数個の相対す
る局(以後子局と称する)の間での通信を1対の無線周
波数で行なう事は、電波の有効利用の上から好ましい事
であり、従来2周波数分割多重単一リ帯波変調を用いた
方式が実用化されていた。しかし2通信のディジタル化
の方向を考えて、音声の変調方式としてPCM変調方式
を用いたディジタル無線変調方式による時分割多方向多
重方式が考案され実用化されようとしている。
この場合1対の電波で無線伝送を行なうため、親局から
子局方向へは連続波にて伝送するので、特に問題となる
事は無いが、子局から親局方向へは。
子局方向へは連続波にて伝送するので、特に問題となる
事は無いが、子局から親局方向へは。
各子局が間歇的(バースト的)に伝送するだめ伝送する
方法に種々考慮しなければならないことがある。
方法に種々考慮しなければならないことがある。
第1図は9時分割多方向多重無線方式の1例の親局及び
各子局の送信するタイミングを示したものである。親局
から子局方向の伝送は連続波とし。
各子局の送信するタイミングを示したものである。親局
から子局方向の伝送は連続波とし。
一定周期で、フレーム同期ビットFが挿入しである。各
子局は1.このフレーム同期ビットを検出し。
子局は1.このフレーム同期ビットを検出し。
これを・もとに自局の送信するタイミングを親局の受信
タイミングに合わすべくカウントし送信すれば、各子局
が間歇的に送信する信号(以後送信バーストと称する)
の中には、親局で、同期を検出するための符号を伝送す
る事が不要となり送信バーストの符号ピット数を減らし
、これにより、電波の有効利用をはかる事ができる。
タイミングに合わすべくカウントし送信すれば、各子局
が間歇的に送信する信号(以後送信バーストと称する)
の中には、親局で、同期を検出するための符号を伝送す
る事が不要となり送信バーストの符号ピット数を減らし
、これにより、電波の有効利用をはかる事ができる。
本発明は、かかる送信方式を使用する時分割多方向多重
通信方式に於ける。各子局の符号構成の方法に関するも
のである。第2図は、公知の冴通話路方式のPCM伝送
のフレーム構成であり、これは9国際電信電話諮問委員
会(CCITT)でも勧告されたものである。このフレ
ーム構成において。
通信方式に於ける。各子局の符号構成の方法に関するも
のである。第2図は、公知の冴通話路方式のPCM伝送
のフレーム構成であり、これは9国際電信電話諮問委員
会(CCITT)でも勧告されたものである。このフレ
ーム構成において。
1つのパルス振幅−調波(以後PAM波と称す)を8ビ
ツトでコード化するとき、6フレームのうち5フレーム
は、8ビット全部でPAM波をコード化して表わし、6
フレームのうち1フレーム。
ツトでコード化するとき、6フレームのうち5フレーム
は、8ビット全部でPAM波をコード化して表わし、6
フレームのうち1フレーム。
8ビツトのうち1ピツトは、ダイヤル信号を伝送するの
に用いる。このため、この信号を表わすフレームが親局
において検出できる様に各子局は、符号を構成する必要
がある。
に用いる。このため、この信号を表わすフレームが親局
において検出できる様に各子局は、符号を構成する必要
がある。
本発明は、親局においてのダイヤル信号が検出できるた
めの、多方向多重通信方式の符号構成を提供するもので
ある。
めの、多方向多重通信方式の符号構成を提供するもので
ある。
24通話路P −CM伝送方式の符号は前述した通りダ
イヤル信号の伝送は、6フレームに1フレームであるの
で各子局の送信バーストは、6フレームまたは、その整
数倍の符号をまとめて構成し、8ビツトでコード化され
た符号の第8ピツトがダイヤル信号を表わしているフレ
ームが、6フレームのうちのどの部分(例えば、最後の
フレーム)に含まれているかをあらかじめ決めておけば
、親局で各子局からの送信バーストを受信し、それらを
標準PCM符号列に並べかえる時に各子局から受信した
PCM符号のうちダイヤル信号が含まれている部分を見
分けることが出来る。
イヤル信号の伝送は、6フレームに1フレームであるの
で各子局の送信バーストは、6フレームまたは、その整
数倍の符号をまとめて構成し、8ビツトでコード化され
た符号の第8ピツトがダイヤル信号を表わしているフレ
ームが、6フレームのうちのどの部分(例えば、最後の
フレーム)に含まれているかをあらかじめ決めておけば
、親局で各子局からの送信バーストを受信し、それらを
標準PCM符号列に並べかえる時に各子局から受信した
PCM符号のうちダイヤル信号が含まれている部分を見
分けることが出来る。
第3図は1本発明の子局送信バーストの符号構成の1例
である。本実施例は、子局の送信バーストは、6フレ一
ム分のPCM符号から成っており。
である。本実施例は、子局の送信バーストは、6フレ一
ム分のPCM符号から成っており。
該当子局には6通話路(通話路を以後CHと略す)が割
当てられたものを示す。図中へ〜f、は、8ビツトのP
CM符号60H分即ち48ビツトから構成されており、
f1〜f、は8ビツトのPCM符号を。
当てられたものを示す。図中へ〜f、は、8ビツトのP
CM符号60H分即ち48ビツトから構成されており、
f1〜f、は8ビツトのPCM符号を。
全てPAM l波をコード化した符号としf6は、8ビ
ツトのうち8番目の1ビツトは、ダイヤル信号の伝送に
使用されているものとする。各子局ともCH数は異なっ
ても、八〜f6のならべる順序を同一にしておけば、親
局に於いて、各子局からの送信バーストを受信し、これ
を第2図に示した標準PCM符号構成に並べかえる事が
できる。
ツトのうち8番目の1ビツトは、ダイヤル信号の伝送に
使用されているものとする。各子局ともCH数は異なっ
ても、八〜f6のならべる順序を同一にしておけば、親
局に於いて、各子局からの送信バーストを受信し、これ
を第2図に示した標準PCM符号構成に並べかえる事が
できる。
SlおよびS2は、送信バーストの前後のガードビット
差動同期のための同期ビット、監視のためのビット等で
数ビットずつで構成されている。
差動同期のための同期ビット、監視のためのビット等で
数ビットずつで構成されている。
第4図は1本発明の子局送信バーストを構成するだめの
回路系統図の例であり、1は、PCM端局からの信号の
受信端子、2はPCM符号例の中からフレーム同期信号
およびマルチフレーム同期信号の検出回路3は、子局の
受信機にて受信した親局からのフレーム同期信号第1図
のFに相当)の受信端子、4は、親局からのフレーム同
期信号をもとにあらかじめ定められている自局の送信タ
イミングをカウントするカウンター°回路、5−1〜5
−3は、PCM端局からの符号を一時記憶するメモリー
回路、6−1〜6−3は、該メモリーの読込、読出のた
めのカウンター回路、7は、メモリーの読込、続出を制
御するメモリー制御回路、8は、メモリーの読出した内
容を集める論理和回路。
回路系統図の例であり、1は、PCM端局からの信号の
受信端子、2はPCM符号例の中からフレーム同期信号
およびマルチフレーム同期信号の検出回路3は、子局の
受信機にて受信した親局からのフレーム同期信号第1図
のFに相当)の受信端子、4は、親局からのフレーム同
期信号をもとにあらかじめ定められている自局の送信タ
イミングをカウントするカウンター°回路、5−1〜5
−3は、PCM端局からの符号を一時記憶するメモリー
回路、6−1〜6−3は、該メモリーの読込、読出のた
めのカウンター回路、7は、メモリーの読込、続出を制
御するメモリー制御回路、8は、メモリーの読出した内
容を集める論理和回路。
9は、無線送信機、 10は、送信用空中線である。
次にこの動作は、PCM符号をPCM信号受信端子から
受信し、フレーム同期信号受信回路にてマルチフレーム
同期を検出し、8ビツトのPCM符号〔の中に・ダイヤ
ル信号が含まれているフレームを見わけ、メモリ制御回
路7へ情報を伝達する。
受信し、フレーム同期信号受信回路にてマルチフレーム
同期を検出し、8ビツトのPCM符号〔の中に・ダイヤ
ル信号が含まれているフレームを見わけ、メモリ制御回
路7へ情報を伝達する。
一方親局からの受信信号に含まれるフレーム同期信号を
端子3より受信し、送信タイミングカウンタにて自局の
送信タイミングをカウントし、その情報をメモリ制御回
路7へ伝達する。メモリ制御図では、上記情報をもとに
順次3個所有するメモリのうち1個をPCM符号の読込
に使用し、他の1個を続出に使用し、残りの1個を時期
用に使用すべく、メモリカウンタ制御する。メモリカウ
ンタにより制御され読出されたPCM信号は、論理和回
路8.無線送信機9.送信用空中線10を通じて親局へ
送信される。
端子3より受信し、送信タイミングカウンタにて自局の
送信タイミングをカウントし、その情報をメモリ制御回
路7へ伝達する。メモリ制御図では、上記情報をもとに
順次3個所有するメモリのうち1個をPCM符号の読込
に使用し、他の1個を続出に使用し、残りの1個を時期
用に使用すべく、メモリカウンタ制御する。メモリカウ
ンタにより制御され読出されたPCM信号は、論理和回
路8.無線送信機9.送信用空中線10を通じて親局へ
送信される。
第5図は、上記子局から送信されて来た信号を受信する
親局受信回路の例であり、1は受信空中線、2は無線受
信機、3は親局送信部からのフレーム同期情報受信端子
4は、上記フレーム同期情報をもとに受信タイミングを
カウントするカウンター、5−1.5−2は、受信した
符号を並べかえるために記憶するメモリー回路、6−1
.6−2は、メモリーの読込、読出のためのカウンタ、
7はメモリを制御するメモリ制御回路、8は、PCM端
局に対するフレーム同期の発生回路、9は、メモリ読出
出力を合成する論理和回路、10は、PCM端局への出
力端子である。
親局受信回路の例であり、1は受信空中線、2は無線受
信機、3は親局送信部からのフレーム同期情報受信端子
4は、上記フレーム同期情報をもとに受信タイミングを
カウントするカウンター、5−1.5−2は、受信した
符号を並べかえるために記憶するメモリー回路、6−1
.6−2は、メモリーの読込、読出のためのカウンタ、
7はメモリを制御するメモリ制御回路、8は、PCM端
局に対するフレーム同期の発生回路、9は、メモリ読出
出力を合成する論理和回路、10は、PCM端局への出
力端子である。
次にこの動作は、各子局から?送信バーストを空中線、
無線受信機で受信し、復調された符号を標準PCM端局
用符号列に並べかえるために、メモリ6−1.6−2に
一時記憶する。メモリの記憶する部署は、送信部からの
フレームビットをもとに、受信タイミングカウンタ4に
て作られた受信タイミングをもとに、メモリ制御回路8
にて制゛御されたメモリカウンタ6−1.6−2により
指定されるメモリの中で符号が並べ換えられ、メモリカ
ウンタに指定されて読出されている。読出された符号は
、論理和回路でフレーム同期発生回路8で発生されたP
CM端局用フレーム同期信号と合成され、端子10より
PCM端局へ伝達される。
無線受信機で受信し、復調された符号を標準PCM端局
用符号列に並べかえるために、メモリ6−1.6−2に
一時記憶する。メモリの記憶する部署は、送信部からの
フレームビットをもとに、受信タイミングカウンタ4に
て作られた受信タイミングをもとに、メモリ制御回路8
にて制゛御されたメモリカウンタ6−1.6−2により
指定されるメモリの中で符号が並べ換えられ、メモリカ
ウンタに指定されて読出されている。読出された符号は
、論理和回路でフレーム同期発生回路8で発生されたP
CM端局用フレーム同期信号と合成され、端子10より
PCM端局へ伝達される。
以上説明したごとく9本発明によれば、子局の送信バー
ストを構成する際に6フレ一ム分またはその整数倍のP
CM符号を、1回の送信バースト内に並べて伝送するこ
とにより、親局でダイヤル信号の含まれたクレームラ見
わける事が出来、従って子局→親局方向にもダイヤルパ
ルス信号の伝送全可能にす志。
ストを構成する際に6フレ一ム分またはその整数倍のP
CM符号を、1回の送信バースト内に並べて伝送するこ
とにより、親局でダイヤル信号の含まれたクレームラ見
わける事が出来、従って子局→親局方向にもダイヤルパ
ルス信号の伝送全可能にす志。
本発明の詳細な説明には、送信バーストの構成には6フ
レ一ム分のPCM符号で行なったが。
レ一ム分のPCM符号で行なったが。
その整数倍のフレームで構成してもよい事はもちろんで
ある。 。
ある。 。
第1図は9時分割多方同条重無線方式の送信信号のタイ
ムチャートを示す図、第2図は、 PCM端局のフレ
、−ム構成を示す図、第3図は9本発明の子局送信バー
ストの符号構成を示す図、第4図は、第3図の符号構成
を実現する子局の回路系統図、第5図は、第3図の符号
構成する親局の回路系統図である。 5−1.5−2:メモリー回路、6−1.6−2:カウ
ンタ。 代理人弁理士 薄 1)利 幸 第1図 卑見1局送、イ盲 二二 摩11局受信 二二二二二=[二二二二二二[==
===コ===:、二°ニニ
ニニニ第3図
ムチャートを示す図、第2図は、 PCM端局のフレ
、−ム構成を示す図、第3図は9本発明の子局送信バー
ストの符号構成を示す図、第4図は、第3図の符号構成
を実現する子局の回路系統図、第5図は、第3図の符号
構成する親局の回路系統図である。 5−1.5−2:メモリー回路、6−1.6−2:カウ
ンタ。 代理人弁理士 薄 1)利 幸 第1図 卑見1局送、イ盲 二二 摩11局受信 二二二二二=[二二二二二二[==
===コ===:、二°ニニ
ニニニ第3図
Claims (1)
- 1個の親局と複数個の子局の間の無線伝送をディジタル
変調方式を用いた1対の電波により行ない、親局から子
局方向へは連続波を、子局から親局方向へは2時分割で
、各子局は間歇的に送信する無線通信方式に於いて、2
4通話路PCM符号を伝送する場合、各子局は、自局に
割当てられた通話路(7) p CM符号の6フレ一ム
分またはその整数倍フレームの信号をひとまとめにして
親局へ伝送することにより、ダイヤル信号を伝送するこ
とを特徴とする多方向多重方式の符号構成方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14783881A JPS5850844A (ja) | 1981-09-21 | 1981-09-21 | 多方向同期方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14783881A JPS5850844A (ja) | 1981-09-21 | 1981-09-21 | 多方向同期方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5850844A true JPS5850844A (ja) | 1983-03-25 |
Family
ID=15439388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14783881A Pending JPS5850844A (ja) | 1981-09-21 | 1981-09-21 | 多方向同期方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5850844A (ja) |
-
1981
- 1981-09-21 JP JP14783881A patent/JPS5850844A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2532835B2 (ja) | デイジタル多重送信システムにおける受信装置の同期化用の回路装置 | |
US4763322A (en) | Digital radio transmission system with variable duration of the time slots in the time-division multiplex frame | |
US4606042A (en) | Method for digital transmission of messages | |
US6473410B1 (en) | Communication method and apparatus in which first and second control channels operate as an initial acquisition channel and a broadcast channel, respectively | |
US4754453A (en) | Digital radio transmission system with a connection-accompanying organization channel in the time-division multiplex frame | |
US5572516A (en) | Mobile unit communication system | |
KR920005525A (ko) | 제어 채널 타임 슬롯을 일의적으로 식별하기 위한 방법 및 시스템 | |
JPS5986928A (ja) | 通信システム | |
US7990918B2 (en) | Wireless T/E transceiver frame and signaling controller | |
US6317424B1 (en) | Antenna diversity radio receiving arrangement for telecommunications systems using block-oriented transmission of radio messages | |
US4726020A (en) | Multiplex information transmission system | |
JPS5850844A (ja) | 多方向同期方式 | |
JPH03283924A (ja) | デジタル移動通信システム | |
US7620014B1 (en) | Radio communication method between a base station and mobile terminals | |
JP3254874B2 (ja) | デジタルコードレス電話装置 | |
EP0453591B1 (en) | Radiocommunication system using time-division digital frames | |
JPS5836042A (ja) | 時分割多方向多重通信方式 | |
JPS58151738A (ja) | 多方向多重無線の同期方式 | |
WO1995005719A1 (en) | Method and equipment for adapting ct2 calls for an isdn subscriber line | |
JPS5911222B2 (ja) | マルチフレ−ム同期方式 | |
JPS63290025A (ja) | 選択呼出通信方式 | |
JPS6318739A (ja) | 通信方式 | |
JPS6190544A (ja) | シンプレツクス無線チヤネルによるデユプレツクス送信方法および装置 | |
JPS62176243A (ja) | Tdma用fsk変調器安定化方法 | |
JPH02256333A (ja) | 無線通信システム |