JPS5911222B2 - マルチフレ−ム同期方式 - Google Patents

マルチフレ−ム同期方式

Info

Publication number
JPS5911222B2
JPS5911222B2 JP90979A JP90979A JPS5911222B2 JP S5911222 B2 JPS5911222 B2 JP S5911222B2 JP 90979 A JP90979 A JP 90979A JP 90979 A JP90979 A JP 90979A JP S5911222 B2 JPS5911222 B2 JP S5911222B2
Authority
JP
Japan
Prior art keywords
frame
error detection
frame synchronization
multiframe
time division
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP90979A
Other languages
English (en)
Other versions
JPS5593343A (en
Inventor
覚 川原田
広一 播元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP90979A priority Critical patent/JPS5911222B2/ja
Publication of JPS5593343A publication Critical patent/JPS5593343A/ja
Publication of JPS5911222B2 publication Critical patent/JPS5911222B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】 本発明は時分割多重伝送通信システムにおけるマルチフ
レーム同期方式に関する。
時分割多重通信システムにおいて、複数のマルチフレー
ムに亘る情報を分離するためには、マルチフレームの区
切りの識別、すなわちマルチフレーム同期をとる必要が
ある。
従来、これを実現するものとして特定フレームの特定チ
ャネルの一部または全ビットをマルチフレーム同期パル
スとして利用する方式がある。
この方式において安定な通信を維持するためには、マル
チフレーム同期が崩れ難く、同期が崩れた場合には速や
かに再同期が行なわれるのが望ましい。そのためには、
1マルチフレーム中のマルチフレーム同期パルスの数を
増やすのが有効である。 しかしながら、この方法は伝
送路の実効容量の低下をもたらし、好ましくない。
また、例えば現在我国で大幅な導入が計画されているP
CM−24B方式では1マルチフレームが12フレーム
よりなり、その構成上例えばこれ10と整数比関係のな
い5フレームまたは7フレームごとに同期をとること、
あるいは12フレームより大なるマルチフレームを定義
し、同期をとる方式は実現困難である。
一方、音声信号とは別に各種の制御信号を伝送15する
場合、伝送品質を確保するために何んらかの誤り検出符
号を付加することが多い。
本発明の目的は、このような誤り検出符号が付加された
メッセージを伝送する時分割多重通信システムにおいて
、マルチフレームの構成にかかわらず伝送路の実効容量
を低下させることのないマルチフレーム同期方式を提供
することにある。
前記目的を達成するために本発明によるマルチフレーム
同期方式は基本フレームの一定の整数倍のマルチフレー
ムに亘つて、周期的に一連のメツセージを伝送する時分
割多重通信システムにおいて、送信メッセージと前記メ
ッセージに付与した誤り検出符号の両者のデータを1マ
ルチフレームに送信完了し、受信側ではフレーム同期確
立後、受信メッセージの誤り判定結果を用いてマルチフ
レームの区切りの識別を行うように構成されている。上
記構成によれば、伝送路の実効容量を低下させることの
ないマルチフレーム同期方式が可能となり、本発明の目
的を完全に達成することができ35る。
以下図面を参照して、本発明方式の原理と実施例を説明
する。
、ハη− 第1図は本発明方式の原理を説明する図である。
図では時分割多重伝送システムとして現在我国で商用化
されているPCM−24B方式を例とし、これのあるチ
ヤネル、例えば第24チヤネル目を専用してデータメツ
セージを伝送する場合を想定している。さらにここでは
、データメツセージがメツセージ部Cが24ビツト、誤
り検出符号部FCSが16ビツトの合計40ビツトから
なる一定長のフオーマツトをしている場合を例とする。
したがつて、この例では各メツセージは各PCMフレー
ムあたり8ビツトの伝送が可能であるから5PCMフレ
ームを周期として伝送されることになる。その結果、こ
のメツセージの伝送のために5PCMフレームを周期と
するマルチフレームを定義し、受信側ではこの周期の境
の識別、すなわち5Pa1v1フレームのマルチフレー
ムをとる必要が生ずる。ところがPCM−24方式のマ
ルチフレーム構成は当業者には良く知られているように
、12PCMフレームを周期としており、上述の5PC
Mフレームのマルチフレームとは両立性がない。このた
め上述のようなメツセージの伝送のためPCM−24B
方式個有のマルチフレームとは独立なマルチフレームを
定義し、マルチフレーム同期をとらなければならない。
以上のようなことからこの例では第1図aに示したよう
に、Fl,F2,F3でデータメツセージCを伝送し、
つづくF4,F5で誤り検出符号FCSを伝送している
。このフオーマツトのデータメツセージと誤り検出符号
はマルチフレーム同期状態のとき第1図cに示すものと
なる。またマルチフレーム非同期状態ならば第1図bあ
るいは第1図dに示すものとなる。
本発明の原理は第1図bまたはdの状態が検出されたな
らば、正規のフオーマツトの第1図cが得られるまで1
フレームづつ同期タイミングをずらすものである。3第
2図は上述の本発明方式に従つて構成した装置の実施例
を示す図であり、時分割交換機のスイツチフレームに接
続された時分割多重伝送回線に本発明を適用したもので
ある。
第2図において、H8は受信時分割多重伝送回4線であ
り、これはクロツク再生回路、符号再生回路、フレーム
同期監視回路を有するデイジタルインターフエースDT
Iへ接続されている。
ここに、このデイジタルインターフエースの詳細は、当
業)者には良く知られているのでここでは説明を省略す
る。
デイジタルインターフエースで再生された情報パルス列
は、信号線S1を介して時分割交換機スイツチフレーム
TD−SWFと制御信号分離回路CSEPへ送出される
。また抽出されたクロツクパルスも信号線S7を介して
制御信号分離回路CSEPへ入力される。この制御信号
分離回路CSEPは、音声信号の間に挿入された24ビ
ツトのデータメツセージとそれに付加された16ビツト
の誤り検出符号を取り出すものである。このデータメツ
セージと誤り検出符号の信号フオーマツトに関しては第
1図で説明したものである。制御信号分離回路CSEP
で分離されたデータメツセージと誤り検出符号は、信号
線S2を介し順次40ビツトのシフトレジスタSRへ送
られる。
40ビツト送出後、制御信号分離回路CSEPから信号
線S6を介して伝えられるパルスにより、シフトレジス
タSRの内容がゲートGl,G2,・・・・・・・・G
4Oを通し誤り検出回路FDEへ転送される。
誤り検出回路FDEの出力は信号線S3を介して通信制
御プロセツサCCPへ入力される。ここで誤りなしと判
定されたときは、誤り検出符号を除くデータメツセージ
が、信号線S4を介して制御情報用プロセツサCTPへ
送出される。一方、誤りありと判定されたときは、デー
タメツセージは廃棄される。さらに、誤りありの判定が
連続してつづくと、マルチフレーム非同期状態と判定さ
れ、通信制御プロセツサから信号線S5を介してシフト
レジスタ転送パルスを1フレーム遅らせる信号が制御信
号分離回路CSEPへ伝えられる。さて次に、第1図の
フオーマツトで送信され、受信側でフレーム同期が確立
した場合について述べる。
時刻T1にシフトレジスタの内容が誤り検出回路FDE
へ転送された場合、伝送路擾乱がなく伝送誤りなしと判
定されれば、マルチフレーム同期状態と判定される。
次に時刻T2にシフトレジスタの内容が誤り検出回路F
DEへ転送された場合、データメツセージC1ま新たな
情報であり、誤りありと判定される。
その後このマルチフレーム位相のまま誤り検出がつづき
、伝送路擾乱と区別するためある=定の時間経過した後
初めて、通信制御プロセツサCCPからの通知が制御信
号分離回路CSEPへ送出される。通知を受けた制御信
号分離回路CSEPは、第2図cに示すようにシフトレ
ジスタの転送タイミングパルスを1フレームの時間だけ
遅延させマルチフレーム同期引込みをはかる。
以上が本発明方式に従つて構成した装置の実施例の説明
であるが、データメツセージ、誤り検出符号の配置方式
が本実施例とは異なる場合でも本発明方式は適用できる
また他の時分割多重通信システム、例えばCEPT方式
にも同様に適用できるものである。
本発明方式は以上説明したように、データメツセージに
付加された誤り検出符号の誤り判定結果をマルチフレー
ム同期の識別に用いることにより、伝送路の実効容量を
低下させることのないマルチフレーム同期方式を実現で
きる。
【図面の簡単な説明】
第1図はデータメツセージと誤り検出符号が挿入された
多重信号フオーマツトを示す図、第2図は本発明方式に
従つて構成した装置の実施例を示すプロツク図で諸装置
の相互関係を示したものである。 DTI・・・・・・デイジタルインターフエース、H8
・・・・・・受信時分割多重伝送回線、TD−SWF・
・・・・・時分割交換機スイツチフレーム、CSEP・
・・・・・制御信号分離回路、SR・・・・・・シフト
レジスタ、FDE・・・・・・誤り検出回路、CCP・
・・・・・通信制御プロセツサ、CTP・・・・・・制
御情報用プロセツサ、Gl,G2・・・・・・・・・G
4O・・・・・・ゲート回路、C,Cl・・・・・デー
タメツセージ、FCS・・・・・・誤り検出符号、F・
・・・・・フレーム、CH・・・・・・チヤネル。

Claims (1)

    【特許請求の範囲】
  1. 1 基本フレームの一定の整数倍のマルチフレームに亘
    つて、周期的に一連のメッセージを伝送する時分割多重
    通信システムにおいて、送信メッセージと前記メッセー
    ジに付与した誤り検出符号の両者のデータを1マルチフ
    レームに送信完了し、受信側ではフレーム同期確立後、
    受信メッセージの誤り判定結果を用いてマルチフレーム
    の区切りの識別を行うことを特徴とするマルチフレーム
    同期方式。
JP90979A 1979-01-06 1979-01-06 マルチフレ−ム同期方式 Expired JPS5911222B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP90979A JPS5911222B2 (ja) 1979-01-06 1979-01-06 マルチフレ−ム同期方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP90979A JPS5911222B2 (ja) 1979-01-06 1979-01-06 マルチフレ−ム同期方式

Publications (2)

Publication Number Publication Date
JPS5593343A JPS5593343A (en) 1980-07-15
JPS5911222B2 true JPS5911222B2 (ja) 1984-03-14

Family

ID=11486795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP90979A Expired JPS5911222B2 (ja) 1979-01-06 1979-01-06 マルチフレ−ム同期方式

Country Status (1)

Country Link
JP (1) JPS5911222B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4316285A (en) * 1980-09-11 1982-02-16 Bell Telephone Laboratories, Incorporated Framing circuit for digital receiver
US4316284A (en) * 1980-09-11 1982-02-16 Bell Telephone Laboratories, Incorporated Frame resynchronization circuit for digital receiver
JPH01160138A (ja) * 1987-12-17 1989-06-23 Fujitsu Ltd 交換機内メッセージチャネル伝送方式

Also Published As

Publication number Publication date
JPS5593343A (en) 1980-07-15

Similar Documents

Publication Publication Date Title
EP0320882B1 (en) Demultiplexer system
US5058104A (en) Tdm demultiplexer with dedicated maintenance channels to indicate high-speed line faults to low speed circuits
JPH0828691B2 (ja) フレーム同期方式
JPS5911222B2 (ja) マルチフレ−ム同期方式
CA1074029A (en) Framing circuit for digital signals using evenly spaced alternating framing bits
JPH07123247B2 (ja) デイジタルデ−タ伝送方法
JPS648941B2 (ja)
JPH0425743B2 (ja)
JP2693831B2 (ja) 補助信号伝送方式
JP2669844B2 (ja) 多重アクセス制御方式
JPS5816775B2 (ja) 信号変換方式
JPH03283730A (ja) Adpcmチャネルタンデム接続方式
JP3010634B2 (ja) フレーム同期多重処理方式
JPS61174840A (ja) 分離回路
JPH03286639A (ja) デイジタルデータ伝送装置
JPH06101713B2 (ja) 時分割多方向多重通信方式
JP2948894B2 (ja) フレーム同期回路
JPH01117535A (ja) 多重伝送方式
JPH02206242A (ja) 時分割多重伝送方式
JPS59190753A (ja) 双方向通信方式
JPS5816772B2 (ja) 同期方式
JPS588782B2 (ja) マルチフレ−ム同期装置
JPH0583222A (ja) マルチフレーム信号転送方式
JPS63234746A (ja) マルチフレ−ム伝送方式
JPH0983610A (ja) 回線インタフェース変換器