JPS58500048A - 4族半導体材料を基礎とした構造の成長 - Google Patents
4族半導体材料を基礎とした構造の成長Info
- Publication number
- JPS58500048A JPS58500048A JP57500800A JP50080082A JPS58500048A JP S58500048 A JPS58500048 A JP S58500048A JP 57500800 A JP57500800 A JP 57500800A JP 50080082 A JP50080082 A JP 50080082A JP S58500048 A JPS58500048 A JP S58500048A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- layer
- further characterized
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
- C30B13/34—Single-crystal growth by zone-melting; Refining by zone-melting characterised by the seed, e.g. by its crystallographic orientation
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B1/00—Single-crystal growth directly from the solid state
- C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
- C30B1/026—Solid phase epitaxial growth through a disordered intermediate layer
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Thermal Sciences (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
■族半導体材Fl基礎とした構造の成長本発明は絶縁薄膜上に単結晶■族半導体
領域を形成するプロセスに係る。
電気的に絶縁された半導体領域内にデバイスを築(こと(−より、シリコンのよ
うな■族元素に基礎金おくデバイスを製作することが望ましいことは、長い間理
解されてきた。そのように絶縁されたデバイスは、シリコン基板上に直接形成さ
れた通常のデバイスに対し、多くの利点を有する。通常のデバイスC二おいて、
アルファ粒子のような放射は導電性基板中lニキャリャ全発生させ、これらのキ
・ヤリャは半導体デバイスの活性領域中に寄生信号を誘導する。それに対し、絶
縁性デバイスの場合、そのような放射はシリコン基板中にキャリヤを発生させる
が、これらのキャリヤは絶縁層を貫いて移動することができない。従って、活性
領域中の寄生信号は発生しない。
更C二、絶縁体上に築かれたデバイスは、容量を下る可能性従って通常のデバイ
スより速いスイッチング時間が得られる可能性を有する。最後に、絶縁されたデ
バイスの活性半導体領域は電気的に絶縁されているn・ら、これらの分離された
領域は好ましくない相互作用をすることなく、異なる電位に保たれる。
■族半導体材料を用いた絶縁されたデバイスの利点を得るために、多(の技術が
開発された。しn・し、これらすべての方法は実験室での製作技術以上C二は容
易にならないプロセスを考案した。たとえば、サファイヤ基板上(−シリコンデ
バイスを形成するためC二、多くの実験的な努力が払われた。サファイヤ基板上
に高品質のシリコンエピタキシャル層を生成することは、きわめて困難で費用が
力・かる。
同様(二、二酸化シリコンのような絶縁体上に単結晶シリコンを生成するための
技術が開発された。こカル
べられている。)誘電体分離は第1図C二本された多くの工程の精巧なプロセス
を必要とする。最初C二、高品質のシリコンが準備される。第1図(IA)と示
されているこのシリコン基板は、二酸化シリコンのような絶縁材料(3)l二よ
り被覆され、開口又は窓(5)がたとえばフォトリングラフィとそれに続く非等
方性化学エツチングのような通常の技術C二よシ、形成される。誘電体材料中の
穴の下のシリコンの露出したシリコン部分中(二、次に溝(7)がエラチングさ
れる。これらの溝(7)はN+シリコン(8)の層でエピタキシャル成長(二よ
り被覆される。次にN+シリコンは二酸化シリコンのような絶縁体(9)で被覆
される。次に、絶縁体は再び多結晶シリコン層(lO)で被覆される。生成した
構造は第1図中で(IF)と記されている。次(二構造全体がひつくり返され、
(lG)と示される構造が得られるまで研摩により削りとられる。この構造C二
おいて、残った高品質のシリコンは(12)と記され、絶縁層は(14)及び(
15)で、多結晶シリコンは(16)と記されている。従って、最終的な構造は
、電気的(二組縁された材料上に、単結晶シリコン(12)k有する。このよう
(二して、シリコンデバイスの活性領域は電気的C二組縁され、寄生信号と・ス
イッチング時間は減少する。
以上の説明及び第1図かられかるように、誘電体分離は多くの複雑なプロセス工
程を含む。従って、この技術は特性(二厳密さを必要とし、価格が二次的なデバ
イスの製作に要求される利用法にのみ用いられてきた。電気的f二組縁された■
族半導体領域内にデバイスを形成することは多くの利点をもつように示されてき
たが、実験室のプロセス以外にも容易(二連用できるプロセスによって、そのよ
うなデバイス全形成することは困難であった。
本発明C1従うと、これらの問題は上に述べたようなプロセスにより解決される
。本発明は単結晶■族半導体基板の表面上に絶縁薄膜を形成する工程、基板の表
面の一部を露出する工程、露出された基板の一部及び絶縁薄膜の一部上に■族半
導体を含む非単結晶材料の予備層を形成する工程、核形成位置として基板を用い
、予備層中C二車結晶■族半導体の成長全開始させる工程及び該予備層中に該成
長を広げ、該単結晶領域を完成させる工程全特徴とする。
図面において、
°第1図は電気的C二分離され7’(IV族材料を生成するために用いられる技
術を示す図、
第2図ないし第7図は本発明の例を示す図である。
電気的(1絶縁された基体上に築かれる■族半導体材料のデバイスは、生産性が
ある。これらの基体は最初C1高品質の結晶材料、たとえばシリコンの基板を用
い、その上(二所望の■族生導体材#+ヲエビタキシャル成長させることにより
製作するのが好ましい。
電気的に絶縁性の組成、たとえば窒化シリコン又は二酸化シリコンが、基板上に
形成される。通常の技術(二より絶縁材料中に孔があけられ、それによって下の
基板の一部が露出されるようにする。予備材料が次(1得られた構造上に形成さ
れ、それζ二よりそれは孔葡通して基板の露出部分と接触し、絶縁材料まで延び
少くともその一部を被覆する。開口を通して予備材料をレーザ溶融させるような
技術(二より、開口の部分の予備材/基板界面で結晶成長が始る。この成長はゾ
ーン精製に用いられるような通常の技術C二より、予備材(−広がる。
予備層から形成されたシリコン結晶は、孔とそれを占める結晶材料を、エツチン
グのような技術により除去し、その後熱酸化のような技術で不活性化することに
よって、電気的に絶縁される。このプロセスにより所望のシリコン分離構造が生
成する。
有用な構造はまた、基板と予備層から生成した材料間の接続を維持することによ
り形成される。すると、基板中及び予備材料から生成した材料中の両方に、デバ
イスを製作することが可能に・なる。開口及びこの開口を占める材料は、二つの
デバイス層間の電気的及び熱的接続として働く。
説明のために、開口の形成とともに適当な基板上に絶縁層を形成することについ
て、最初に述べる。
次(二、予備材から形成された絶縁体上の単結晶材料の形成ζ二ついて述べる。
1、基板、絶縁体及び開口形成
単結晶シリコン又はゲルマニウムのような単結晶■族半導体材料を基板として用
いるのが最も好ましい。(■族半導体材料の核形成を誘導させる限り、基板の組
成は重要ではない。容易(1得られるため、■族半導体材料それ自身を用いるの
が最も便利である。)基板の主表面は絶縁層上に最終的11重なる半導体材料の
所望の結晶方向と一致させる必要がある。
たとえば、もし絶縁材料上(二(100)結晶方向をもった単結晶を形成するこ
とが望ましいならば、(100)結晶面に広がる主表面をもつシリコン基板が用
いられる。適当な結晶面を有するこの基板を形成することは、通常の技術により
実現される。好ましい実施例C二おいて、バルクがチョクラルスキ法のような技
術C二より成長され、所望の結晶面を生じるように切り出される。(シリコンの
ような材料のの面を用いることが与えられた用途(二対して重要でないならば、
開口において露出された基板領域が単結晶である限り、基板の方向もまた重要で
はない。
加えて、1個以上の開口から始めて予備領域に形成すべき単結晶材料の部分を除
いて、開口部で被覆されない基板の部分のみが単結晶であれば、基板全体は単結
晶である必要はない。しかし、本質的に単結晶である基板使用いるのが一般的に
はより便利である。
絶縁層は基板の主表面上C二形成される。絶縁層の組成は重要ではない。しかし
、異なる絶縁層は異なる熱伝導率を有し、従って成長プロセスに影響を与える。
プロセス中基板が予備層より著しく低温である場合C二は、0.1 W/cm
Kより小さな熱伝導率?!″有する絶縁体を用いると、開口部で予備層全溶解さ
せるのに、余分のパワー全必要とする。この現象は絶縁体が基板への熱の伝達を
妨げ、基板は予備層より著しく低温のままC二なり、従って予備層が直接基板と
接する開口部において、熱は1@、速に除去される。
もし十分な量のパワーが余分に加えられないと、開口の中央(二おける予備層は
溶解しない・。すると、多結晶の開口中央部は、開口周辺で起っている単結晶成
長の伝搬を妨げる。たとえば、比較的低パワーのレーザを用いるなど特別のパワ
ーが使える場合には、後に述べるように、そのような問題を解決するための手段
が得られ、なお低熱伝導率kWする絶縁体が使用できる。明らかに、予備層を単
結晶に形成するために用いられる方法が、使用できるパワーの量で制限されない
かあるいは基板が予備層より著しく低温に保たれなければ、発生する熱が本質的
に基板を溶解するのに十分なほど大きくない限り、低伝導率の絶縁体が使用でき
る。
選択される絶縁材料の必要な電気的特性は、デバイスの最終的な用途(二依存す
る。たとえば、もしデバイスが高電圧の分離を必要とする用途(1使用されるな
らば、材料は少くとも106V/crnの誘電体強度を一般(二必要とする。あ
るいは、ディジタル信号処理のように構造が低電流及び電圧で用いられるならば
、10’ V/α以上の誘電体強度が一般に適している。(!れらの誘電体強度
は約1000ないしI O,000オングストロームの範囲の厚さを有する絶縁
層を用いることを仮定している。厚さが著しく異なる場合には、誘電体強度は適
当に調整する必要がある。)最後に、絶縁層は予備材中(1核形成を起させる組
成であってはならない。もしこの条件が満・されないと、単結晶音形成するため
に開口(二おいて開始させた結晶成長の仏殿は困難になる。一般(二、この条件
はアモルファスの絶縁体では容易(−満される。しかし、多結晶絶縁体は典型的
な場合不利である。更に、論理回路で用いるような低信号用途に用いるデバイス
(二おいては、絶縁体とデバイスの活性領域として用いられる■族材料の領域の
界面C二おいて発生する電荷状態の数は10 ”’/cm+2 以下(ニすべき
である。たとえば、SIとアモルファス二酸化シリコンのような■族と絶縁材料
は、そのような要求の用途に適している。
所望の絶縁体が選択されると、それは通常の技術C二より基板上に形成される。
たとえば、もしシリコン基板を用いるならば、酸素雰囲気中で基板表面の上部を
加熱することが可能で、従って基板上に二酸化シリコン薄膜が形成される。同様
(二、窒化シリコン絶縁材料が必要ならば、所望の薄膜を堆積させるのC二、プ
ラズマ堆積のような技術を用いることかで化学気相堆積のような他の技術もまた
、所望の絶縁体形成に使用できる。
絶縁領域の厚さはやはり最終的な用・途C二依存する。
絶縁材料は基板を土の結晶材料から分離するの(二必要な抵抗及び降伏電圧が得
られないほど薄くてはならない。一般C二、はとんどの低電流用途の場合、基板
及びデバイス活性領域間の漏れ電流は、10−6アンペア以下にすべきである。
この条件を満すため(二、106Ω−m以上の抵抗率とIOV以上の降伏電圧を
有する絶縁層が、典型的な場合必要である。典型的な絶縁層の場合、100オン
グストロームないし10μmの範囲の厚さ、好ましくは1000オングストロー
ムないし1μmの範囲の犀さが、所望の抵抗を得るために一般(−用いられる。
絶縁材料は基板−絶縁体合成構造の表面が絶縁体と基板の両方の領域を含むよう
(二、すなわち開口が形成される。(絶縁層を貫く多数の開口を形成することが
可能である。)開口の寸法は厳密でなくてよい。
しかし、大きな断面積をもつ開口は絶縁体領域の量全制限し、従って下の基板か
ら分離された単結晶■族半導体材料の量を制限する。そのため、経済的な理由に
より、典型的な場合、断面積が誘電体層厚の1ないし10倍の範囲になるように
開口形成を制限するのが望ましい。非常【1小さな断面積すなわちlる有用な面
積が少く、熱的な問題が減少するからである。しかし、現在のりソグラフイ技°
術は多くの用途で、開口の寸法を通常1μm以上C−制限する。
開口はリングラフィ技術C二より形成される。第1に開口という用語は第2C図
C二示される構造とともに、第3C14D及び5B図C二示されるような構造に
対応することを注意する必要がある。第2図(二おいて、基板(20)’に露出
するために、開口が絶縁体(21)中に作られる。第3図において、基板(30
)は絶縁材料(31)’に貫いて延び、開口(39)で露出される。(事実、基
板が開口を経て峠縁体上まで延びることは可能である。)そのような1
開口を形成するために、多くの方法が使用できる。
たとえば、第2図(1示されるようC二、レジスト材料(23)は絶縁層(21
)上に堆積される。次に、開口を形成すべき絶縁材料の部分が被覆されないよう
C二、このレジスト材料中Cニパターンが描かれる。
(得られる構造が(2B)に示されている。)絶縁材料の被覆されない部分は、
反応性イオンエツチング賞ヲ参照のこと)エツチングはパターンが描かれた下の
基板からカバーがとれ、(2C)の構造が得られるまで続けられる。(予備層(
24・)は以下で述べるように、(2D)の構造が生じるようC二導入される。
)この基板のある程度のエツチングが起る可能性があり、一般に得られる結果全
損わない。しかし、基板/絶縁材料界面における基板の結晶方向を損うよつtx
4オンビームスバツタエツチングのような技術は望ましくない。
開ロケ形成する他の方法が、第3図、第4図及び第5図に示されている。第3図
に示されるように、第2図中の(2C)及び第3図の(3A)に示され、る構造
から始めて、開口を形成することが可能である。次に、基板の形成に用いたのと
同じ材料の層を、化学気相堆積のような通常の技術により、次に構造の上に堆積
させる。堆積によって、基板上にはエピタキシャル層(34)が形成され、絶縁
材料上に多結晶材料(35)が形成される。多結晶材料は次に通常の化学的方法
ζ二より選択的Cニエッチングされ、基板が絶縁層を貫<(3C)−1示される
構造が得られる。
あるいは、第4図C二本されるように、Si3N4のような保護材のパターン形
成された層を、化学気相堆積のような通常の技術によって、開口が最終的(二く
る位置において、保護材(42)が基板(4o)の領域全被覆するように堆積さ
せる。基板の露出された部分が酸化され、絶縁体(41)が形成される。
たとえば、シリコン基板の場合、熱酸化が行われる。
次C二、保護層(42)が除去される。これにより(4C)f1示される構造が
生じ、この場合領域(41)は熱的に形成した二酸化シリコンζ二対応する。こ
のように形成された開口は、もし第3図で示したプロセスで得られるプレーナ表
面が望ましいならば、構造の上に延びる二酸化シリコンの部分が、部分的なエツ
チングにより除去され、(41)のプレーナ構造が得られるよう(=用いること
ができる。
(4D)−1示されるように得られる表面は、それ自身で有用であるがその後の
プロセスでも有用である。第5図に示されるように、(4D)で得られ(5A)
で再生成される構造は、単結晶領域(二変換されるべき予備層(52)全形成す
ることC二より更に加工される。窒化シリコン層のような保護層が次に堆積され
、電気的に分離されf(W族半導体の領域を必要とする所(二保護層が形成され
るよう1ニパターン形成される。予備多結晶層の領域(55)は絶縁領域(56
)’を形成するために予備層を通して酸化される。このようにして得られた構造
は(5C)に示されており、(57)で示される開口を有する。
この構造はそのままあるいは保護層(53)が最適な状態C二除去されるように
用いられる。得られる開口の構造の平面図が第6図C二足されており、(66)
は(5D)中の領域(56)に対応し、仮想の点線は予備層(62)下の開口(
67)の外郭を表し、それぞれ開口(57)と予備層(52)に対応する。
この実施例の利点は突出した絶縁体(66)が予備層の液体部分全通して誘電体
を形成し、そのため液体組成を閉じ込める他の手段の必要性がなくなる。
しかし、(5E)−1示されるようなプレーナ構造を得るために、絶縁体の露出
された部分をエツチングすることは可能である。
2 予備層の形成及び予備層の単結晶材料への変換固相又は液相の予備材料音用
いることが可能である。たとえば、多結晶材料は絶縁層上に堆積される。
この多結晶材料は所望の単結晶層のための予備層として働く。あるいは、所望の
半導体材料の液体合金のような液体及び半導体基板と誘電体の両方の融点下の温
度で溶解する組成を用いることができる。合金は予備層が所望の単結晶材料に変
換し始めるのに必要なところまで、予備層の液相構造を維持する温度に、絶縁体
上(二維持される。
予備材料の相(二かかわらず、予備材から絶縁薄膜の少くとも一部に重畳する単
結晶層への変換は、開口部で見出される予備層/基板界面での結晶成長を含むこ
とにより実現される。この初期の結晶成長は予備材料の全体又は所望の一部を貫
いて伝搬する。
(もし複数の開口を用いるならば、特定の開口でのみ、あるいは複数の開ロζ二
延びる開口又はすべての開口に延びる開口C二おいて基板と接する予備材を用い
ることができる。あとの二つの場合、成長が複数の開口で起っても、各成長の伝
搬は他のものとは干渉せず、基板が単結晶である限り、各初期成長の伝搬の先端
は適当(−合流し伝搬を続ける。)開口部での結晶成長の誘起は、予備材中に適
当な化学ポテンシャル傾斜を作ることにより実現される。
5
傾斜は典型的な場合、熱勾配又は組成勾配を用いることにより導入される。液体
合金予備層の場合、雰囲気の温度は液体予備材が半導体原子で満たされるまで低
下される。温度が低下するとともに、独立した結晶の形成が必要でない開口部C
二おいて、露出した基板結晶上(二選択的(二手導体原子の析出が起る。
これ(二より残った予備材液体の組成変化が起り、温度が降下するにつれ、すで
(二形成されている基板結晶の延長部で結晶の形成が再び選択的(−起る。この
プロセスは単結晶が開口から予備材を貫いて連続的C二伝搬するように続く。従
って、得られる■族半導体の特性を劣化させる分離した結晶粒は形成されない。
このようにして、組成勾配を通して伝搬が実現する。
液体予備材の例はシリコンの単結晶基板を被覆する絶縁層上に形成され、溶解さ
れた30原子パーセントのシリコンと70原子パーセントのアルミニウムの合金
を用いることである。この予備材の液体状態は結晶化が必要となるまで、約85
oCの温度(二維持される。この結晶化は約8400まで温度を下げることに
より開始される。結晶成長は温度を下げ続けることC二より伝搬する。典型的な
場合、温度は1時間当、jl)10度ないし1秒当り10度の範囲の速度で降下
される。より遅い速度は一般C二非実際的であり、より速い速度は一般(ニデン
ドライト状の結晶成長を起す。結果として、所望の絶縁体上に形成された単結晶
材料が得られる。
もし、固体の予備材を用いるならば、ゾーン精製技術(二より核形成及び伝搬が
適切に導入される。
(ソーン精製C二ついての確立した説明に関しては、1956年3月20日(二
発行された米国特許第2.739,088号全参照のこと。)第1の領域は開口
に渡って形成され、予備層の境界(二延びるよう(二形成される。たとえば、第
7図中の領域(72)は開口<73)に重なるように形成される。この領域はレ
ーザ層群のような技術C−より作られる。
−先に述べたよう(二、レーザを用いるような加熱技術は、初期領域を形成する
f二は、それ自身では不十分なパワーしか持っていない可能性が、ある。加えて
、局部的な液体領域に伴う横方向の@度勾配は、液体領域の全体的な歪を大きく
する。これらの困難は基板をその融点付近、しかしそれより低い温度C二加熱し
、所4望の領域と熱勾配を形成するのに必要なレーザからのエネルギーは、本質
的に減少させることにより克服される。あるいは、(5C)に示されるような完
全(二封じられた予備材を用いることにより、液体領域の歪を避けることができ
る。結晶成長f1続き、保裏層(53)が化学エツチングのような通常の技術に
より除去される。帯状ヒータのようなエネルギー的な制限を一般(二もたない他
の熱源として、イメージ炉又は電子ビームを用いることもできる。
明らかであるが、熱源(二よらず、基板の過剰の溶解はたとえば基板をヒートシ
ンク上に置くこと(二より、基板の主表面(二手@な熱勾配を維持することによ
り保つべきである。
初期領域(72)は予備材を貫いて伝搬する。領域(74)(影で示されている
)で示されるようC−1この伝搬はエネルギー源を移動させるかあるいはエネル
ギー源に対して基板を移動させることにより行える。この動きは全予備層全体を
通して行われるのが好ましい。もし予備材全通しての伝搬が不完全であると、残
った予備材は最終の領域位置の端部で好ましくない多結晶形成を起す可能性があ
る。しかし、もしこの領域中の材料が消費できるならば、予備全体への伝搬前(
二終了させることが可能で、避ける必要はない。
ゾーン精製の実施例で気づくようC二、予備層/基板界面において最初の成長を
開始させ、予備材全体に伝搬させるためl1熱勾配か用いられる。上で述べたよ
うに、成長又は伝搬中に印加されるエネルギーは、下の絶縁材料又は基板を溶か
してはならない。
何らかの予防策をとるより、条件によっては純粋な半導体材料より低いl1li
fで融解する合金を用いるのが便利である。たとえば、多結晶シリコン予備層を
シリコン基板とともに用いるならば、同体予備層を融解するのC二必要なエネル
ギーは、アルミニウム、スズ、鉛、ゲルマニウム、金あるいはこれら材料の混合
物のような材料を合金化することにより下げられ便利4βある。最初C二合金が
用意され、次C二絶縁体上に堆積されるかあるいは多結晶シリコン予備材を絶縁
体上C二堆積され、所望の合金成分から成る上部層が多結晶シリコン上に堆積さ
れる。最初の領域が形成されたならば、上部層はシリコンと合金化し所、望の結
果が得られる。
以下の例は本発明で典型的【二用いられるプロセスパラメータ及び材R’に示す
。
(100)面に対応する主表面を有する単結晶研磨シリコンの直径3インチのウ
ェハ全周いた。ウェハは三塩化エタン、アセトン及びメタノールに順次浸すこと
(二より浄化した。ウェハは10対1のHF水溶液中に10秒間浸した。100
0tT+−おける蒸気中で熱酸化することC二より、基板の主表面上に1μm厚
の酸化物層が形成された。ウェハは石英管炉中(二置かれ、炉は約1OOOr+
−加熱された。1分当り5 CCの流量で、酸素を水バブラ中に通した。この9
バブラから出たものは、石英炉中に導入された。ウェハの処理は6時間続いた。
フォトレジストの層を次C二酸化物被膜上ζニスピンコートした。レジストは適
当な化学線放射で露光され100μm毎(二中心をおく15μm×15μmの正
方形アレイカ化じるように現像した。フォトレジスト中の開口を通してみえる下
の二酸化シリコン層の部分が、10対1のHF水溶液で化学エツチングすること
C二より除去された。化学エツチングの後、フォトレジストはアセトンで除去さ
れた。
多結晶シリコンの層を、開口を有する構造上(二次(−堆積させた。この層は基
板’1625cに加熱し、基板上にシランを通すことにより、化学気相堆積プロ
セスl二より形成した。シランは1気・圧となるように導入された。この処理は
0.48μm成長するまで続けた。プロセスは中断し、基板は室温まで冷却させ
た。
堆積した多結晶シリコン層は10対1のHF水溶液に10秒間浸すことにより浄
化した。次に、ウェハは多結晶シリコン面を露出させて、電子ビーム蒸着装置の
試料ホルダにと9つけられた。アルミニウムターゲットf二20KeVの電位で
加速した電子を照射した。堆積は約16μmの厚さのアルミニウムが得られるま
で続けた。(この厚さは多結晶シリコン原子に対するアルミニウムの比が約25
原子パーセントであることに対応する。)
ウェハは800Cに加熱された石英管炉中(二人れた。炉は約5分間この温度に
保たれ、次に1分当り約2Orの速度で室温まで@度を下げた。得られた構造は
単結晶が形成され、各開孔から延びているのが観測された。結晶は開口の端部全
越え、約25μm延びた。(この例における結晶の寸法は、多結晶シリコンとと
もに用いたアルミニウムの量により制限された。アルミニウムの割合を高くした
ため、混合体の共融点C二は、開口を約25μm越えた結晶成長め後に到達した
。もし大きな結晶が必要ならば、アルミニウムの少いものを用いる。)単結晶上
の固化したアルミニウム合金は、化学エツチングにより除去アルミニウム層を堆
積させた後、得られた構造を走査レーザ照射C二より処理することを除いて、例
1で述べたのと同じプロセスを続けた。このレーザ走査は最初に3001Tin
加熱された基板上に試料全支持させることから行われた。50Wの炭酸ガスレー
ザビームの焦点を合わせ、いくつかの開ロ上C二直径約500μmの溶融領域を
形成させ念。(ビーム波長は約10.6μmであった。)ビームは1秒”A り
l cmの速度で、アルミニウム層を横切るよう(二走査された。この軌跡内
に形成された材料は、いくつかの開口を結ぶ単結晶シリコンであった。
旦ユ
例1で述べたようなウェハを研摩し、例1で述べたようζ1熱酸化すること(二
より、200オングストロームの厚さの二酸化シリコン層が形成された。
次C二、アモルファス窒化シリコンがこの二酸化シリコン層上に堆積された。こ
の堆積は化学気相堆積7二より行った。ウェハは化学気相堆積装置の基板上C−
おいた。装置は800Cに加熱され、300対1の比率のシラン及びアンモニア
の混合ガスを、1気圧で導入した。1000オングストロームの厚さが得られる
まで処理を続けた。次にプロセスを中断し、ウェハを冷却させた。
例1で述べたリングラフィ・プロセス(二より、ウェハ全体(二100μm毎に
中心をおく5×5μmの正方形の開口のアレイが形成された。窒化シリコンと二
酸化シリコン層を通してのエツチングにより、CF4 雰囲気を用いたプラズマ
エツチング装置中で、シリコン基板が露出された。次(二、多結晶シリコンの1
000オングストローム厚の層が、例1で述べたような構造上に堆積された。多
結晶シリコンの堆積により窒化シリコン上には多結晶シリコンそれ自身が形成さ
れたが、開口部内ではシリコン領域が工に述べ’AL化学エッチャントC二より
除去された。ウェハは電子ビーム蒸着装置の試料ホルダ上に置いた。
シリコンターゲットに20KeVの電圧で加速した電子を照射した。蒸着はシリ
コンのl/2μm層が堆積するまで続けた。
このようにしてできた構造は、約3i0tl’に加熱された試料ホルダ上にマウ
ントした。直径50μmΩスポット(−焦点を絞り、7Wのパワーをもったアル
ゴンイオンレーザ(0,64μm波長)を、試料の処理C−用いた。ビームは1
秒当り約5crnの速度で開口の線に沿って走査した。得られた構造は各開口上
約10μmの単結晶を含んだ。これら結晶のそれぞれは基板結晶の方向を有した
。結晶の寸法は用いたレーザの比較的低いパワー(二より制限された。
FIG、 / −一つ
FIG、 IA
FIG、 4D
□FI6.5−−1
FIG、 5A
FIG、 5E
補正書の写しく翻訳文)提出書
(特許法牙184条の7矛1項)
昭和57年9 月28日
特許庁長官 若 杉 和 夫 殿
1、特許出願の表示
PCT/U’S s 2100075
2、発明の名称
3、特許出願人
6、添付書類の目録
(1)補正書の写しく翻訳文) 1 通請求の範囲
1、(補正後) 絶縁体薄膜(たとえば41)上に単結晶■族半導体領域(たと
えば74)を形成するプロセスにおいて、
単結晶■族半導体基板(たとえば40)の表面上C二、絶縁体薄膜を形成する工
程、基板表面の一部分を露出する工程、露出した基板の一部分及び絶縁体の一部
分上に、■族半導体を含む固体非単結晶質材料の予備層(たとえば52,62.
72)全形成する工程、基板を核生成位置として用いて、予備層中(=単結晶■
族半導体の成長を開始させる工程、及び該単結晶領域全完成させるために、該予
備層中に該成長全伝搬させる工程を特徴とするプロセス。
2、請求の範囲第1項(二記載されたプロセスにおいて、
絶縁体及び基板は実質的Cプレーナな上部表面を有する合成構造全構成すること
を更に特徴とするプロセス。
3、請求の範囲第1項C二記載されたプロセスC二おいて、
該核生成材料はシリコン又はゲルマニウムから成ることを特徴とするプロセス。
4、請求の範囲第1又は3項に記載されたプロセス該絶縁材料は酸化シリコン又
は窒化シリコンから成ることを更に特徴とするプロセス。
5、請求の範囲第1又は4項のいずれか(二記載されたプロセスにおいて、
該予備層はシリコンから成ることを更に特徴とするプロセス。
6 請求の範囲第5項に記載されたプロセスにおいて、
該予備層はシリコンの合金から成ることを更に特徴とするプロセス。
7、(追加) 請求の範囲第1.2又は3項に記載されたプロセス(二おいて、
予備層は基板との間に界面を形成する第1の端部及び絶縁体薄膜に重なる第2の
端部合有し、核生成及び伝搬の工程は、予備層を局部的に溶融させる工程及び第
1の端部から第2の端部に向う方向に、j順次それを局部的に再固化させる工程
から成ることを更(−特徴とするプロセス。
8、請求の範囲第1項に記載されたプロセス(二おいて、
該予備層はゲルマニウムから成ることを更に特徴とするプロセス。
9、請求の範囲第1項を二記載されたプロセス(二おい3 荷表昭58−500
048 (9)で、
複数の核生成位置を用いることを更ζ二特徴とするプロセス。
10、請求の範囲第1項(二記載されたプロセス(二おし・て、
合成構造は下の基板の一部分を露出するため、絶縁層中C二開口をエツチングC
二より形成することを更に特徴とするプロセス。
Claims (1)
- 【特許請求の範囲】 l、 絶縁体薄膜(たとえば41)上に単結晶■族半導体領域(たとえば74) 全形成するプロセス(二おいて、 単結晶■族半導体基板(たとえば40)の表面上に絶縁体薄膜を形成する工程、 基板表面の一部分上露出する工程、露出した基板の一部分上及び絶縁体薄膜の一 部分上に、■族半導体を含む非単結晶質材料の予備層(たとえば52,62.7 2)を形成する工程、基板を核生成位置として用いて、予備層中に単結晶■族半 導体の成長を開始させる工程、及び該予備層中に該成長を伝搬させ、該単結晶領 域を完成させる工程ケ特徴とするプロセス。 2、請求の範囲第1項に記載されたプ°ロセスにおいて、 絶縁体及び基板は実質的にプレーナ上部表面を有する合成構造全構成することを 更に特徴とするプロセス。 3、請求の範囲第1項C二記載されたプロセスにおいて、 該核生成材料はシリコン又はゲルマニウムから成ることを特徴とするプロセス。 4、請求の範囲第1又は3項C′一記載されたプロセスにおいて、 冴 該絶縁材料は酸化シリコン又は窒化シリコンから成ることを更に特徴とするプロ セス。 5、請求の範囲第1又は4項のいずれかに記載されたプロセス【二おいて、 6、請求の範囲第7項に記載されたプロセスにおいて、 該予備層はシリコンの合金から成ることを更に特徴とするプロセス。 7、請求の範囲第2項C二記載されたプロセス(二おいて、 該合成構造は支持基板の一部を酸化することにより形成されること全史に特徴と す“るプロセス。 8、請求の範囲第1項(二記載されたプロセスにおい゛て、 該予備層はゲルマニウムから成ることを更に特徴とするプロセス。 9、請求の範囲第1項C二記載されたプロセスにおいて、 複数の核生成位置が用いられることを更C二特徴とするプロセス。 10、請求の範囲第1項に記載されたプロセスC二おいて、 合成構造は下の基板の一部分を露出するため、絶縁層中に開口をエツチングする こと−より形成されることを更に特徴とするプロセス。 ■
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US23123881A | 1981-02-04 | 1981-02-04 | |
US000000231238 | 1981-02-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58500048A true JPS58500048A (ja) | 1983-01-06 |
JPH0562451B2 JPH0562451B2 (ja) | 1993-09-08 |
Family
ID=22868346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57500800A Granted JPS58500048A (ja) | 1981-02-04 | 1982-01-21 | 4族半導体材料を基礎とした構造の成長 |
Country Status (9)
Country | Link |
---|---|
US (1) | US4670086A (ja) |
EP (1) | EP0070878B1 (ja) |
JP (1) | JPS58500048A (ja) |
CA (1) | CA1204044A (ja) |
DE (1) | DE3231671T1 (ja) |
GB (1) | GB2106419B (ja) |
IT (1) | IT1149534B (ja) |
NL (1) | NL8220051A (ja) |
WO (1) | WO1982002726A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1981002948A1 (en) * | 1980-04-10 | 1981-10-15 | Massachusetts Inst Technology | Methods of producing sheets of crystalline material and devices made therefrom |
JPH084067B2 (ja) * | 1985-10-07 | 1996-01-17 | 工業技術院長 | 半導体装置の製造方法 |
JP2566914B2 (ja) * | 1985-12-28 | 1996-12-25 | キヤノン株式会社 | 薄膜半導体素子及びその形成法 |
JPH0782996B2 (ja) * | 1986-03-28 | 1995-09-06 | キヤノン株式会社 | 結晶の形成方法 |
JPH08973B2 (ja) * | 1986-03-31 | 1996-01-10 | キヤノン株式会社 | 堆積膜形成法 |
AU623861B2 (en) * | 1987-08-08 | 1992-05-28 | Canon Kabushiki Kaisha | Crystal article, method for producing the same and semiconductor device utilizing the same |
US4944835A (en) * | 1989-03-30 | 1990-07-31 | Kopin Corporation | Seeding process in zone recrystallization |
US4988641A (en) * | 1989-10-10 | 1991-01-29 | Grumman Aerospace Corporation | Graphotaxially forming a photosensitive detector array |
JP2785918B2 (ja) * | 1991-07-25 | 1998-08-13 | ローム株式会社 | 絶縁層の上に成長層を有する半導体装置の製造方法 |
JPH076960A (ja) * | 1993-06-16 | 1995-01-10 | Fuji Electric Co Ltd | 多結晶半導体薄膜の生成方法 |
US5893948A (en) * | 1996-04-05 | 1999-04-13 | Xerox Corporation | Method for forming single silicon crystals using nucleation sites |
US6478773B1 (en) * | 1998-12-21 | 2002-11-12 | Micrus Corporation | Apparatus for deployment of micro-coil using a catheter |
DE19845792A1 (de) * | 1998-09-21 | 2000-03-23 | Inst Halbleiterphysik Gmbh | Verfahren zur Erzeugung einer amorphen oder polykristallinen Schicht auf einem Isolatorgebiet |
US7585792B2 (en) * | 2005-02-09 | 2009-09-08 | S.O.I.Tec Silicon On Insulator Technologies | Relaxation of a strained layer using a molten layer |
US7402517B2 (en) * | 2005-03-31 | 2008-07-22 | Battelle Memorial Institute | Method and apparatus for selective deposition of materials to surfaces and substrates |
CN102776566A (zh) * | 2011-05-11 | 2012-11-14 | 深圳光启高等理工研究院 | 基于多晶硅的超材料制备方法和基于多晶硅的超材料 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3389022A (en) * | 1965-09-17 | 1968-06-18 | United Aircraft Corp | Method for producing silicon carbide layers on silicon substrates |
US3413157A (en) * | 1965-10-21 | 1968-11-26 | Ibm | Solid state epitaxial growth of silicon by migration from a silicon-aluminum alloy deposit |
US3549432A (en) * | 1968-07-15 | 1970-12-22 | Texas Instruments Inc | Multilayer microelectronic circuitry techniques |
US4046618A (en) * | 1972-12-29 | 1977-09-06 | International Business Machines Corporation | Method for preparing large single crystal thin films |
US3984173A (en) * | 1974-04-08 | 1976-10-05 | Texas Instruments Incorporated | Waveguides for integrated optics |
US3928092A (en) * | 1974-08-28 | 1975-12-23 | Bell Telephone Labor Inc | Simultaneous molecular beam deposition of monocrystalline and polycrystalline III(a)-V(a) compounds to produce semiconductor devices |
US4323417A (en) * | 1980-05-06 | 1982-04-06 | Texas Instruments Incorporated | Method of producing monocrystal on insulator |
US4308078A (en) * | 1980-06-06 | 1981-12-29 | Cook Melvin S | Method of producing single-crystal semiconductor films by laser treatment |
US4330363A (en) * | 1980-08-28 | 1982-05-18 | Xerox Corporation | Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas |
-
1982
- 1982-01-21 NL NL8220051A patent/NL8220051A/nl unknown
- 1982-01-21 WO PCT/US1982/000073 patent/WO1982002726A1/en active IP Right Grant
- 1982-01-21 DE DE823231671T patent/DE3231671T1/de active Granted
- 1982-01-21 EP EP82900733A patent/EP0070878B1/en not_active Expired
- 1982-01-21 GB GB08228109A patent/GB2106419B/en not_active Expired
- 1982-01-21 JP JP57500800A patent/JPS58500048A/ja active Granted
- 1982-01-29 CA CA000395191A patent/CA1204044A/en not_active Expired
- 1982-02-02 IT IT19393/82A patent/IT1149534B/it active
-
1985
- 1985-06-14 US US06/744,889 patent/US4670086A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO1982002726A1 (en) | 1982-08-19 |
EP0070878B1 (en) | 1987-05-13 |
DE3231671C2 (ja) | 1992-10-01 |
EP0070878A1 (en) | 1983-02-09 |
IT8219393A0 (it) | 1982-02-02 |
DE3231671T1 (de) | 1983-02-24 |
EP0070878A4 (en) | 1983-06-15 |
IT1149534B (it) | 1986-12-03 |
CA1204044A (en) | 1986-05-06 |
GB2106419A (en) | 1983-04-13 |
GB2106419B (en) | 1984-08-15 |
US4670086A (en) | 1987-06-02 |
NL8220051A (nl) | 1983-01-03 |
JPH0562451B2 (ja) | 1993-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5536361A (en) | Process for preparing semiconductor substrate by bonding to a metallic surface | |
JPS58500048A (ja) | 4族半導体材料を基礎とした構造の成長 | |
KR950014609B1 (ko) | 반도체부재 및 반도체부재의 제조방법 | |
US5250460A (en) | Method of producing semiconductor substrate | |
JP2608351B2 (ja) | 半導体部材及び半導体部材の製造方法 | |
US5453394A (en) | Process for preparing semiconductor substrate by bringing first and second substrates in contact | |
US6468663B1 (en) | Semiconductor substrate and process for producing the same | |
US4596604A (en) | Method of manufacturing a multilayer semiconductor device | |
JPH05175469A (ja) | 半導体基材の作製方法 | |
JPH04241414A (ja) | 半導体基板の形成方法 | |
JPS59169121A (ja) | 半導体デバイスの製造方法 | |
US5433168A (en) | Method of producing semiconductor substrate | |
JPH0312775B2 (ja) | ||
JP3194612B2 (ja) | 半導体素子の作製方法及び貼り合わせ基板 | |
JP2699359B2 (ja) | 半導体基板の製造方法 | |
JPS6155252B2 (ja) | ||
JP3171463B2 (ja) | 半導体基材の作製方法 | |
JPS5893216A (ja) | 半導体装置の製造方法 | |
JPS60234312A (ja) | Soi膜形成方法 | |
JP3112101B2 (ja) | 半導体基材の作製方法 | |
DE3382588T2 (de) | Verfahren zur herstellung von halbleitervorrichtungen mit dielektrisch isolierten halbleitergebieten. | |
JPH06196675A (ja) | 半導体基体の形成方法及び該基体を用いた半導体装置 | |
JPS63174308A (ja) | 半導体薄膜結晶層の製造方法 | |
JPH09121039A (ja) | 半導体部材 | |
JPS5961117A (ja) | 半導体装置の製造方法 |