JP2785918B2 - 絶縁層の上に成長層を有する半導体装置の製造方法 - Google Patents
絶縁層の上に成長層を有する半導体装置の製造方法Info
- Publication number
- JP2785918B2 JP2785918B2 JP3186280A JP18628091A JP2785918B2 JP 2785918 B2 JP2785918 B2 JP 2785918B2 JP 3186280 A JP3186280 A JP 3186280A JP 18628091 A JP18628091 A JP 18628091A JP 2785918 B2 JP2785918 B2 JP 2785918B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- growth
- silicon carbide
- silicon
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000013078 crystal Substances 0.000 claims description 52
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 41
- 229910052710 silicon Inorganic materials 0.000 claims description 41
- 239000010703 silicon Substances 0.000 claims description 41
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 40
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 17
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 229910052814 silicon oxide Inorganic materials 0.000 description 18
- 230000007547 defect Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 208000012868 Overgrowth Diseases 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/931—Silicon carbide semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Description
【0001】
【産業上の利用分野】この発明は半導体装置の製造方法
に関するものであり、とくに絶縁層の上に半導体成長層
を有する構造の製造方法に関するものである。
に関するものであり、とくに絶縁層の上に半導体成長層
を有する構造の製造方法に関するものである。
【0002】
【従来の技術】半導体集積回路において、一般的には、
シリコン基板の上にエピタキシャル成長層を形成し、こ
のエピタキシャル成長層に回路を形成している。ところ
で、このような構造においては、シリコン基板とエピタ
キシャル成長層がPN接合を形成し、容量を有すること
となる。このPN接合部の容量は、素子の動作速度を低
下させるものである。したがって、高速動作を要求され
る素子の形成には適さない構造であった。
シリコン基板の上にエピタキシャル成長層を形成し、こ
のエピタキシャル成長層に回路を形成している。ところ
で、このような構造においては、シリコン基板とエピタ
キシャル成長層がPN接合を形成し、容量を有すること
となる。このPN接合部の容量は、素子の動作速度を低
下させるものである。したがって、高速動作を要求され
る素子の形成には適さない構造であった。
【0003】この問題を解決するために、近年、シリコ
ン基板上の絶縁層の上にさらにシリコン単結晶層を形成
すること(SOI(Semiconductor on Insulator)技術)
が望まれている。すなわち、シリコン単結晶層をシリコ
ン基板から絶縁することにより、シリコン単結晶層に形
成した半導体素子とシリコン基板とのPN接合をなくそ
うとするものである。
ン基板上の絶縁層の上にさらにシリコン単結晶層を形成
すること(SOI(Semiconductor on Insulator)技術)
が望まれている。すなわち、シリコン単結晶層をシリコ
ン基板から絶縁することにより、シリコン単結晶層に形
成した半導体素子とシリコン基板とのPN接合をなくそ
うとするものである。
【0004】図6に、ELO(Epitaxial Lateral Over
growth))法による従来のSOI技術を示す(Lateral E
pitaxial Overgrowth of Silicon on SiO2 : D.D.Rathm
anet. al. : JOURNAL OF ELECTRO-CHEMICAL SOCIETY SO
LID-STATE SCIENCE AND TECHNOLOGY、1982年10月号、23
03頁)。まず、半導体基板2の上面にシリコン酸化膜4
を成長させる。次に、フォトレジストを用いてシリコン
酸化膜4をエッチングし、シードウインドウ6を開ける
(図6A参照)。さらに、このシードウインドウ6から
縦方向へ、シリコンの選択エピタキシャル成長を行い
う。これに引続いて、横方向のエピタキシャル成長を行
い、シリコン酸化膜4の上にエピタキシャル層8を形成
する(図6B参照)。このようにすれば、エピタキシャ
ル層8とシリコン基板2とのPN接合面がシードウイン
ドウ6の大きさまで小さくできる。したがって、PN接
合容量を小さくすることができ、素子動作の高速化を図
ることができる。
growth))法による従来のSOI技術を示す(Lateral E
pitaxial Overgrowth of Silicon on SiO2 : D.D.Rathm
anet. al. : JOURNAL OF ELECTRO-CHEMICAL SOCIETY SO
LID-STATE SCIENCE AND TECHNOLOGY、1982年10月号、23
03頁)。まず、半導体基板2の上面にシリコン酸化膜4
を成長させる。次に、フォトレジストを用いてシリコン
酸化膜4をエッチングし、シードウインドウ6を開ける
(図6A参照)。さらに、このシードウインドウ6から
縦方向へ、シリコンの選択エピタキシャル成長を行い
う。これに引続いて、横方向のエピタキシャル成長を行
い、シリコン酸化膜4の上にエピタキシャル層8を形成
する(図6B参照)。このようにすれば、エピタキシャ
ル層8とシリコン基板2とのPN接合面がシードウイン
ドウ6の大きさまで小さくできる。したがって、PN接
合容量を小さくすることができ、素子動作の高速化を図
ることができる。
【0005】また、SENTAXY法と呼ばれる方法も
ある(米原隆大他、新しいSOI-Selective Nucleation E
pitaxy、1987年(秋季)第48回応用物理学会学術講演予稿
集、19pーQー15、583頁)。これは、シリコン酸化膜等の
絶縁層に結晶成長のシリコン核を人工的に複数形成し
て、それぞれの核よりエピタキシャル成長を行う方法で
ある。核として、微小面積のシリコン窒化膜を形成して
用いる方法や、FIB(Focused Ion Beam)法によって核
形成を行う方法等が検討されている。この方法によれ
ば、エピタキシャル層とシリコン基板とを酸化膜によっ
て絶縁することができ、上記のような接合容量の問題を
解決することができる。
ある(米原隆大他、新しいSOI-Selective Nucleation E
pitaxy、1987年(秋季)第48回応用物理学会学術講演予稿
集、19pーQー15、583頁)。これは、シリコン酸化膜等の
絶縁層に結晶成長のシリコン核を人工的に複数形成し
て、それぞれの核よりエピタキシャル成長を行う方法で
ある。核として、微小面積のシリコン窒化膜を形成して
用いる方法や、FIB(Focused Ion Beam)法によって核
形成を行う方法等が検討されている。この方法によれ
ば、エピタキシャル層とシリコン基板とを酸化膜によっ
て絶縁することができ、上記のような接合容量の問題を
解決することができる。
【0006】
【発明が解決しようとする課題】しかしながら、上記の
ような従来のSOI技術には、次のような問題があっ
た。
ような従来のSOI技術には、次のような問題があっ
た。
【0007】図6に示すELO法においては、接合部が
小さくなっているとは言うものの、完全に接合部がなく
なっている訳ではない。したがって、さらなる素子の高
速化が阻まれていた。
小さくなっているとは言うものの、完全に接合部がなく
なっている訳ではない。したがって、さらなる素子の高
速化が阻まれていた。
【0008】一方、SENTAXY法によれば、エピタ
キシャル層とシリコン基板が絶縁されたものを得ること
ができ、上記のような問題はない。しかしながら、SE
NTAXY法によれば、複数設けられたそれぞれの核よ
り成長するエピタキシャル層の面方位が異なっていた。
エピタキシャル層の面方位が異なると、酸化レート等の
特性が異なることとなって、所望の特性を有する素子を
均一に形成できないという問題を生じていた。
キシャル層とシリコン基板が絶縁されたものを得ること
ができ、上記のような問題はない。しかしながら、SE
NTAXY法によれば、複数設けられたそれぞれの核よ
り成長するエピタキシャル層の面方位が異なっていた。
エピタキシャル層の面方位が異なると、酸化レート等の
特性が異なることとなって、所望の特性を有する素子を
均一に形成できないという問題を生じていた。
【0009】この発明は、上記のような問題点を解決し
て、絶縁層によって基板と絶縁されているとともに、面
方位が一様なシリコン成長層を有する半導体装置を提供
することを目的とする。
て、絶縁層によって基板と絶縁されているとともに、面
方位が一様なシリコン成長層を有する半導体装置を提供
することを目的とする。
【0010】
【課題を解決するための手段】請求項1の半導体装置の
製造方法は、シリコン基板の上に酸化絶縁層を形成する
絶縁層形成ステップ、酸化絶縁層に種結晶成長用の開口
を設ける開口形成ステップ、酸化絶縁層をマスクとし
て、前記開口から炭化シリコン種結晶層が突出するまで
結晶成長を行う種結晶成長ステップ、炭化シリコン種結
晶層をバリアとして酸化を行い、前記開口下部のシリコ
ン基板を酸化して炭化シリコン種結晶層とシリコン基板
の接続を断つ選択酸化ステップ、炭化シリコン種結晶層
に基づいて炭化シリコン成長層を結晶成長させる炭化シ
リコン成長ステップ、炭化シリコン成長層に半導体素子
を形成する素子形成ステップ、を備えたことを特徴とし
ている。
製造方法は、シリコン基板の上に酸化絶縁層を形成する
絶縁層形成ステップ、酸化絶縁層に種結晶成長用の開口
を設ける開口形成ステップ、酸化絶縁層をマスクとし
て、前記開口から炭化シリコン種結晶層が突出するまで
結晶成長を行う種結晶成長ステップ、炭化シリコン種結
晶層をバリアとして酸化を行い、前記開口下部のシリコ
ン基板を酸化して炭化シリコン種結晶層とシリコン基板
の接続を断つ選択酸化ステップ、炭化シリコン種結晶層
に基づいて炭化シリコン成長層を結晶成長させる炭化シ
リコン成長ステップ、炭化シリコン成長層に半導体素子
を形成する素子形成ステップ、を備えたことを特徴とし
ている。
【0011】請求項2の半導体装置の製造方法は、開口
形成ステップの後、種結晶成長ステップの前に、開口側
壁の酸化絶縁層に薄いポリシリコン膜または窒化シリコ
ン膜を形成するステップを有することを特徴としてい
る。
形成ステップの後、種結晶成長ステップの前に、開口側
壁の酸化絶縁層に薄いポリシリコン膜または窒化シリコ
ン膜を形成するステップを有することを特徴としてい
る。
【0012】請求項3の半導体装置の製造方法は、半導
体素子を形成した炭化シリコン成長層の上に、絶縁層形
成ステップから素子形成ステップを所定回数繰り返して
行い、酸化絶縁層によって分離された炭化シリコン成長
層を所定層得ることを特徴としている。
体素子を形成した炭化シリコン成長層の上に、絶縁層形
成ステップから素子形成ステップを所定回数繰り返して
行い、酸化絶縁層によって分離された炭化シリコン成長
層を所定層得ることを特徴としている。
【0013】
【作用】請求項1の製造方法では、種結晶成長ステップ
において、酸化絶縁層の開口から炭化シリコン種結晶層
が突出するまで結晶成長を行う。これにより、突出した
各炭化シリコン種結晶層は、同じ面方位を有するものと
なる。
において、酸化絶縁層の開口から炭化シリコン種結晶層
が突出するまで結晶成長を行う。これにより、突出した
各炭化シリコン種結晶層は、同じ面方位を有するものと
なる。
【0014】次に、酸化ステップにおいて、この炭化シ
リコン種結晶層をバリアとして酸化を行い、前記開口下
部のシリコン基板を酸化して炭化シリコン種結晶層とシ
リコン基板の接続を断つようにしている。したがって、
シリコン基板上の酸化絶縁層の上に、同じ面方位を有す
る炭化シリコン種結晶層が形成される。これを成長させ
れば、シリコン基板とは絶縁され、均一な面方位を有す
る炭化シリコン成長層を得ることができる。
リコン種結晶層をバリアとして酸化を行い、前記開口下
部のシリコン基板を酸化して炭化シリコン種結晶層とシ
リコン基板の接続を断つようにしている。したがって、
シリコン基板上の酸化絶縁層の上に、同じ面方位を有す
る炭化シリコン種結晶層が形成される。これを成長させ
れば、シリコン基板とは絶縁され、均一な面方位を有す
る炭化シリコン成長層を得ることができる。
【0015】請求項2の製造方法においては、第2ステ
ップの後第3ステップの前に、開口側壁の酸化絶縁層に
薄いポリシリコン膜または窒化シリコン膜を形成するよ
うにしている。したがって、結晶成長の際に、開口側壁
に生じる結晶欠陥を抑えることができる。
ップの後第3ステップの前に、開口側壁の酸化絶縁層に
薄いポリシリコン膜または窒化シリコン膜を形成するよ
うにしている。したがって、結晶成長の際に、開口側壁
に生じる結晶欠陥を抑えることができる。
【0016】請求項3の半導体の製造方法においては、
半導体素子を形成した炭化シリコン成長層の上に、絶縁
層形成ステップから素子形成ステップを所定回数繰り返
して行い、酸化絶縁層によって分離された炭化シリコン
成長層を所定層得るようにしている。したがって、3次
元構造の半導体装置を得ることができる。
半導体素子を形成した炭化シリコン成長層の上に、絶縁
層形成ステップから素子形成ステップを所定回数繰り返
して行い、酸化絶縁層によって分離された炭化シリコン
成長層を所定層得るようにしている。したがって、3次
元構造の半導体装置を得ることができる。
【0017】
【実施例】この発明の一実施例による半導体装置の製造
方法を、図1に示す。まず、シリコン基板2を酸素気流
中に置いて高温とし、表面を熱酸化する。これにより、
図1Aに示すように、シリコン基板2の上部表面に酸化
絶縁層であるシリコン酸化層4(SiO2)が形成される。こ
のシリコン酸化層4は、薄く形成することが好ましい。
例えば、30〜300nm程度の厚さとする。次に、第1図B
に示すように、シリコン酸化層4の上にフォトレジスト
10を塗布する。フォトレジスト10の上にマスクを置いて
紫外線露光した後、現像して、図1Cのように開口部12
を形成する。この状態において、フォトレジスト10をマ
スクとして、シリコン酸化層4のエッチングを行う。次
に、硫酸と過酸化水素の混合液により、フォトレジスト
層10を除去する。これにより、図1Dに示すように、種
結晶成長用の開口14が形成される。この開口14の巾は、
2μm以下とする。
方法を、図1に示す。まず、シリコン基板2を酸素気流
中に置いて高温とし、表面を熱酸化する。これにより、
図1Aに示すように、シリコン基板2の上部表面に酸化
絶縁層であるシリコン酸化層4(SiO2)が形成される。こ
のシリコン酸化層4は、薄く形成することが好ましい。
例えば、30〜300nm程度の厚さとする。次に、第1図B
に示すように、シリコン酸化層4の上にフォトレジスト
10を塗布する。フォトレジスト10の上にマスクを置いて
紫外線露光した後、現像して、図1Cのように開口部12
を形成する。この状態において、フォトレジスト10をマ
スクとして、シリコン酸化層4のエッチングを行う。次
に、硫酸と過酸化水素の混合液により、フォトレジスト
層10を除去する。これにより、図1Dに示すように、種
結晶成長用の開口14が形成される。この開口14の巾は、
2μm以下とする。
【0018】図1Dの状態で、開口14において露出して
いるシリコン基板2の表面を炭化する。これは、次のス
テップにおいて炭化シリコン層を成長させる際に、シリ
コン基板2と種結晶層16(3C-SiC)との間の格子不整合を
減らすためである。すなわち、シリコン基板2の表面を
炭化して、バッファ層とするためである。
いるシリコン基板2の表面を炭化する。これは、次のス
テップにおいて炭化シリコン層を成長させる際に、シリ
コン基板2と種結晶層16(3C-SiC)との間の格子不整合を
減らすためである。すなわち、シリコン基板2の表面を
炭化して、バッファ層とするためである。
【0019】次に、開口14に選択的に炭化シリコン単結
晶のエピタキシャル成長を行い、図1Eのように種結晶
層16を形成する。この際のエピタキシャル成長において
は、横方向への成長を抑えるように制御する。縦方向に
は1〜4μm程度の成長を行い、横方向には1μm以下の
成長とする。
晶のエピタキシャル成長を行い、図1Eのように種結晶
層16を形成する。この際のエピタキシャル成長において
は、横方向への成長を抑えるように制御する。縦方向に
は1〜4μm程度の成長を行い、横方向には1μm以下の
成長とする。
【0020】種結晶層16の成長の際に、シリコン酸化層
4との界面において、積層欠陥が生じるおそれがある。
したがって、上記のように、シリコン酸化層4を薄く形
成して界面面積を小さくすることにより、積層欠陥を防
ぐことができる。また、エピタキシャル成長はできるだ
け低温で行う方が好ましい。例えば、1100℃〜1200℃度
の範囲内ぐらいが妥当である。このように、低温でエピ
タキシャル成長を行うことにより、積層欠陥を抑制する
ことができるからである。さらに、(100)のシリコ
ン基板に、[100]方向に矩形パターンでシリコン酸
化層4を形成すれば、積層欠陥が抑制できる。また、成
長を行う前に、シリコン酸化層4(開口14)の側壁に、
薄いポリシリコンや窒化シリコン膜を付け、格子整合性
を良くすれば、さらに結晶欠陥を抑えることができる。
上記のようにして形成した種結晶層16のそれぞれは、同
じ面方位を有する。
4との界面において、積層欠陥が生じるおそれがある。
したがって、上記のように、シリコン酸化層4を薄く形
成して界面面積を小さくすることにより、積層欠陥を防
ぐことができる。また、エピタキシャル成長はできるだ
け低温で行う方が好ましい。例えば、1100℃〜1200℃度
の範囲内ぐらいが妥当である。このように、低温でエピ
タキシャル成長を行うことにより、積層欠陥を抑制する
ことができるからである。さらに、(100)のシリコ
ン基板に、[100]方向に矩形パターンでシリコン酸
化層4を形成すれば、積層欠陥が抑制できる。また、成
長を行う前に、シリコン酸化層4(開口14)の側壁に、
薄いポリシリコンや窒化シリコン膜を付け、格子整合性
を良くすれば、さらに結晶欠陥を抑えることができる。
上記のようにして形成した種結晶層16のそれぞれは、同
じ面方位を有する。
【0021】次に、酸化処理を行う。これにより、シリ
コン酸化層4、シリコン基板2が酸化され、フィールド
酸化層20を形成する。フィールド酸化層20は、その端部
において横方向にも成長する(バーズビーク現象)。し
たがって、酸化処理により、図2Aに示すように、開口
14の下部においてシリコン酸化層4が互いに接続する。
コン酸化層4、シリコン基板2が酸化され、フィールド
酸化層20を形成する。フィールド酸化層20は、その端部
において横方向にも成長する(バーズビーク現象)。し
たがって、酸化処理により、図2Aに示すように、開口
14の下部においてシリコン酸化層4が互いに接続する。
【0022】なお、炭化シリコンである種結晶層16の酸
化レートは、シリコン酸化層4、シリコン基板2に比べ
て十分に遅い。したがって、表面に薄い酸化層18が形成
されるだけで、大部分は炭化シリコンのままで残る。
化レートは、シリコン酸化層4、シリコン基板2に比べ
て十分に遅い。したがって、表面に薄い酸化層18が形成
されるだけで、大部分は炭化シリコンのままで残る。
【0023】また、上記の酸化処理を行う際に、シリコ
ン酸化層4を除去してから酸化を行うようにしてもよ
い。
ン酸化層4を除去してから酸化を行うようにしてもよ
い。
【0024】次に、弱いふっ化水素(Buffered HF)等に
よるエッチングを行い、種結晶層16表面の酸化シリコン
層18を除去する(図2B参照)。その後、炭化シリコン
の種結晶層16を種結晶として、エピタキシャル成長を行
う。この際のエピタキシャル成長においては、横方向へ
の成長が大きくなるように制御を行う。成長を続ける
と、各種結晶層16から成長した層が互いに接続する。こ
のようにして得られるのが、図2Cの構造である。
よるエッチングを行い、種結晶層16表面の酸化シリコン
層18を除去する(図2B参照)。その後、炭化シリコン
の種結晶層16を種結晶として、エピタキシャル成長を行
う。この際のエピタキシャル成長においては、横方向へ
の成長が大きくなるように制御を行う。成長を続ける
と、各種結晶層16から成長した層が互いに接続する。こ
のようにして得られるのが、図2Cの構造である。
【0025】炭化シリコン成長層であるエピタキシャル
成長層22は、フィールド酸化層20によって、シリコン基
板2と絶縁されている。したがって、シリコン基板2と
の間でPN接合による静電容量を生じることがない。す
なわち、各エピタキシャル成長層22に素子(トランジス
タ、FET等)を形成すれば、静電容量による低速化を
招かず、高速素子を得ることができる。さらに、PN接
合による静電容量がないので、高周波特性が良く、ラッ
チアップ特性を向上させることができる。
成長層22は、フィールド酸化層20によって、シリコン基
板2と絶縁されている。したがって、シリコン基板2と
の間でPN接合による静電容量を生じることがない。す
なわち、各エピタキシャル成長層22に素子(トランジス
タ、FET等)を形成すれば、静電容量による低速化を
招かず、高速素子を得ることができる。さらに、PN接
合による静電容量がないので、高周波特性が良く、ラッ
チアップ特性を向上させることができる。
【0026】また、各種結晶層16の面方位は一様であ
る。このため、エピタキシャル成長層22の面方位も一様
となる。したがって、酸化レート等が一様となり、エピ
タキシャル成長層22に素子を形成する際に、素子の特性
の制御が容易である。
る。このため、エピタキシャル成長層22の面方位も一様
となる。したがって、酸化レート等が一様となり、エピ
タキシャル成長層22に素子を形成する際に、素子の特性
の制御が容易である。
【0027】なお、開口14の形状は、必要とするエピタ
キシャル成長層22に応じて、適宜選択すればよい。例え
ば、図3に示すように穴としてもよく、図4に示すよう
に格子状のものとしてもよい。但し、シリコン酸化層4
のパターニング方向を<100>とすれば、欠陥の発生
を抑制することができるので、この点を考慮すればなお
良い。
キシャル成長層22に応じて、適宜選択すればよい。例え
ば、図3に示すように穴としてもよく、図4に示すよう
に格子状のものとしてもよい。但し、シリコン酸化層4
のパターニング方向を<100>とすれば、欠陥の発生
を抑制することができるので、この点を考慮すればなお
良い。
【0028】さらに、図2Cのエピタキシャル成長層22
に素子を形成した後、その上にさらに、図1、図2のス
テップを行えば、3次元構造の集積回路を形成すること
ができる。
に素子を形成した後、その上にさらに、図1、図2のス
テップを行えば、3次元構造の集積回路を形成すること
ができる。
【0029】このようにして得られた集積回路の一例
を、図5に示す。エピタキシャル成長層22aの上にフィ
ールド酸化層20bが設けられ、さらにその上にエピタキ
シャル成長層22bが設けられている。したがって、集積
度の高い集積回路を得ることができる。なお、エピタキ
シャル成長層22aに形成された素子から外部に電極を取
り出す場合には、図に示すように、開口部を設けポリシ
リコン24等によって電極26と接続すればよい。
を、図5に示す。エピタキシャル成長層22aの上にフィ
ールド酸化層20bが設けられ、さらにその上にエピタキ
シャル成長層22bが設けられている。したがって、集積
度の高い集積回路を得ることができる。なお、エピタキ
シャル成長層22aに形成された素子から外部に電極を取
り出す場合には、図に示すように、開口部を設けポリシ
リコン24等によって電極26と接続すればよい。
【0030】図5においては、エピタキシャル層が2層
設けられているが、同様にして、3層以上形成しても良
い。
設けられているが、同様にして、3層以上形成しても良
い。
【0031】
【発明の効果】請求項1の半導体装置の製造方法におい
ては、酸化絶縁層の開口から炭化シリコン種結晶層が突
出するまで結晶成長を行って、同じ面方位を有する炭化
シリコン種結晶層を得ている。さらに、全面を酸化し、
前記開口下部のシリコン基板を酸化して炭化シリコン種
結晶層とシリコン基板の接続を断つようにしている。そ
の後、炭化シリコン種結晶層から炭化シリコン成長層を
成長させるようにしている。したがって、シリコン基板
とは絶縁され、均一な面方位を有する炭化シリコン成長
層を得ることができる。すなわち、シリコン基板とPN
接合を持たない炭化シリコン成長層を形成することがで
き、高速な素子を有する半導体装置を得ることができ
る。また、面方位が一様であるため、素子形成時におけ
る制御が容易である。
ては、酸化絶縁層の開口から炭化シリコン種結晶層が突
出するまで結晶成長を行って、同じ面方位を有する炭化
シリコン種結晶層を得ている。さらに、全面を酸化し、
前記開口下部のシリコン基板を酸化して炭化シリコン種
結晶層とシリコン基板の接続を断つようにしている。そ
の後、炭化シリコン種結晶層から炭化シリコン成長層を
成長させるようにしている。したがって、シリコン基板
とは絶縁され、均一な面方位を有する炭化シリコン成長
層を得ることができる。すなわち、シリコン基板とPN
接合を持たない炭化シリコン成長層を形成することがで
き、高速な素子を有する半導体装置を得ることができ
る。また、面方位が一様であるため、素子形成時におけ
る制御が容易である。
【0032】請求項2の製造方法においては、開口形成
ステップの後、種結晶成長ステップの前に、開口側壁の
酸化絶縁層に薄いポリシリコン膜または窒化シリコン膜
を形成するようにしている。したがって、結晶成長の際
に、開口側壁に生じる結晶欠陥を抑えることができる。
ステップの後、種結晶成長ステップの前に、開口側壁の
酸化絶縁層に薄いポリシリコン膜または窒化シリコン膜
を形成するようにしている。したがって、結晶成長の際
に、開口側壁に生じる結晶欠陥を抑えることができる。
【0033】請求項3の半導体の製造方法においては、
半導体素子を形成した炭化シリコン成長層の上に、絶縁
層形成ステップから素子形成ステップを所定回数繰り返
して行い、酸化絶縁層によって分離された炭化シリコン
成長層を所定層得るようにしている。したがって、3次
元構造として、集積度の高い半導体装置を得ることがで
きる。
半導体素子を形成した炭化シリコン成長層の上に、絶縁
層形成ステップから素子形成ステップを所定回数繰り返
して行い、酸化絶縁層によって分離された炭化シリコン
成長層を所定層得るようにしている。したがって、3次
元構造として、集積度の高い半導体装置を得ることがで
きる。
【図1】この発明の一実施例による半導体装置の製造方
法を示す図である。
法を示す図である。
【図2】この発明の一実施例による半導体装置の製造方
法を示す図である。
法を示す図である。
【図3】酸化絶縁層4に設ける開口14の一例を示す図で
ある。
ある。
【図4】酸化絶縁層4に設ける開口14の他の例を示す図
である。
である。
【図5】この発明の製造方法により3次元構造に形成し
た半導体装置を示す図である。
た半導体装置を示す図である。
【図6】従来のELO(Epitaxial Lateral Overgrowt
h))法によるSOI(Semiconductor on Insulator)技術
を示す図である。
h))法によるSOI(Semiconductor on Insulator)技術
を示す図である。
2・・・シリコン基板 4・・・シリコン酸化膜 14・・・開口 16・・・炭化シリコン種結晶層 20・・・フィールド酸化層 22・・・エピタキシャル成長層
Claims (3)
- 【請求項1】シリコン基板の上に酸化絶縁層を形成する
絶縁層形成ステップ、 酸化絶縁層に種結晶成長用の開口を設ける開口形成ステ
ップ、 酸化絶縁層をマスクとして、前記開口から炭化シリコン
種結晶層が突出するまで結晶成長を行う種結晶成長ステ
ップ、 炭化シリコン種結晶層をバリアとして酸化を行い、前記
開口下部のシリコン基板を酸化して炭化シリコン種結晶
層とシリコン基板の接続を断つ選択酸化ステップ、 炭化シリコン種結晶層に基づいて炭化シリコン成長層を
結晶成長させる炭化シリコン成長ステップ、 炭化シリコン成長層に半導体素子を形成する素子形成ス
テップ、 を備えたことを特徴とする半導体装置の製造方法。 - 【請求項2】請求項1の製造方法において、 開口形成ステップの後、種結晶成長ステップの前に、開
口側壁の酸化絶縁層に薄いポリシリコン膜または窒化シ
リコン膜を形成するステップを有することを特徴とする
製造方法。 - 【請求項3】請求項1の製造方法において、 半導体素子を形成した炭化シリコン成長層の上に、絶縁
層形成ステップから素子形成ステップを所定回数繰り返
して行い、酸化絶縁層によって分離された炭化シリコン
成長層を所定層得ることを特徴とする製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3186280A JP2785918B2 (ja) | 1991-07-25 | 1991-07-25 | 絶縁層の上に成長層を有する半導体装置の製造方法 |
US07/788,397 US5296086A (en) | 1991-07-25 | 1991-11-06 | Method for manufacturing semiconductor device having grown layer on insulating layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3186280A JP2785918B2 (ja) | 1991-07-25 | 1991-07-25 | 絶縁層の上に成長層を有する半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0529217A JPH0529217A (ja) | 1993-02-05 |
JP2785918B2 true JP2785918B2 (ja) | 1998-08-13 |
Family
ID=16185543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3186280A Expired - Fee Related JP2785918B2 (ja) | 1991-07-25 | 1991-07-25 | 絶縁層の上に成長層を有する半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5296086A (ja) |
JP (1) | JP2785918B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3058954B2 (ja) * | 1991-09-24 | 2000-07-04 | ローム株式会社 | 絶縁層の上に成長層を有する半導体装置の製造方法 |
JPH05121317A (ja) * | 1991-10-24 | 1993-05-18 | Rohm Co Ltd | Soi構造形成方法 |
US5635411A (en) * | 1991-11-12 | 1997-06-03 | Rohm Co., Ltd. | Method of making semiconductor apparatus |
KR0176202B1 (ko) * | 1996-04-09 | 1999-04-15 | 김광호 | 에스.오.아이형 트랜지스터 및 그 제조방법 |
KR100248507B1 (ko) * | 1997-09-04 | 2000-03-15 | 윤종용 | 소이 트랜지스터 및 그의 제조 방법 |
JP3308245B2 (ja) * | 1999-08-12 | 2002-07-29 | 住友ゴム工業株式会社 | 空気入りタイヤ |
US8058092B2 (en) * | 2007-09-28 | 2011-11-15 | Stion Corporation | Method and material for processing iron disilicide for photovoltaic application |
JP5585268B2 (ja) * | 2010-07-22 | 2014-09-10 | セイコーエプソン株式会社 | 単結晶炭化珪素膜付き基材及び単結晶炭化珪素膜の製造方法並びに単結晶炭化珪素膜付き基材の製造方法 |
CN105576013B (zh) | 2014-10-31 | 2020-04-21 | 精工爱普生株式会社 | 带碳化硅膜基板及其制造方法、以及半导体装置 |
US9362368B2 (en) | 2014-10-31 | 2016-06-07 | Seiko Epson Corporation | Substrate with silicon carbide film, method for producing substrate with silicon carbide film, and semiconductor device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3425879A (en) * | 1965-10-24 | 1969-02-04 | Texas Instruments Inc | Method of making shaped epitaxial deposits |
US3571919A (en) * | 1968-09-25 | 1971-03-23 | Texas Instruments Inc | Semiconductor device fabrication |
GB1548520A (en) * | 1976-08-27 | 1979-07-18 | Tokyo Shibaura Electric Co | Method of manufacturing a semiconductor device |
JPS58500048A (ja) * | 1981-02-04 | 1983-01-06 | ウエスタ−ン エレクトリツク カムパニ−,インコ−ポレ−テツド | 4族半導体材料を基礎とした構造の成長 |
US4670088A (en) * | 1982-03-18 | 1987-06-02 | Massachusetts Institute Of Technology | Lateral epitaxial growth by seeded solidification |
US4891092A (en) * | 1986-01-13 | 1990-01-02 | General Electric Company | Method for making a silicon-on-insulator substrate |
JPH02172894A (ja) * | 1988-12-22 | 1990-07-04 | Nec Corp | 半導体の選択的結晶成長方法 |
JPH02288235A (ja) * | 1989-04-27 | 1990-11-28 | Fujitsu Ltd | 半導設装置の製造方法 |
-
1991
- 1991-07-25 JP JP3186280A patent/JP2785918B2/ja not_active Expired - Fee Related
- 1991-11-06 US US07/788,397 patent/US5296086A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0529217A (ja) | 1993-02-05 |
US5296086A (en) | 1994-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3058954B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
US5308445A (en) | Method of manufacturing a semiconductor device having a semiconductor growth layer completely insulated from a substrate | |
US5417180A (en) | Method for forming SOI structure | |
JP2785918B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
JP2785919B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
JP2989051B2 (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
JP2690412B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
CN1319124C (zh) | 制造绝缘体上半导体沟道结构的方法 | |
JPH05206422A (ja) | 半導体装置及びその作製方法 | |
JP3153632B2 (ja) | Soi構造の製造方法 | |
US5208167A (en) | Method for producing SOI substrate | |
JP2793460B2 (ja) | Soi構造の製造方法 | |
JPH0574669A (ja) | 半導体装置の製造方法 | |
JP3053678B2 (ja) | 半導体装置の製造方法 | |
JP3053680B2 (ja) | 半導体装置の製造方法 | |
JPH05114563A (ja) | Soi構造の製造方法 | |
JP3143188B2 (ja) | エピタキシャル成長方法 | |
JPS61154121A (ja) | 半導体装置の製造方法 | |
JP3249101B2 (ja) | Mos半導体装置 | |
JPS60145625A (ja) | 半導体装置の製造方法 | |
JP3112100B2 (ja) | 半導体基材の作製方法 | |
JPH05114562A (ja) | Soi構造の製造方法 | |
JPS5893225A (ja) | 半導体薄膜構造の製造方法 | |
JPS60109270A (ja) | 半導体装置の製造方法 | |
JPH05243536A (ja) | Soi構造の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090529 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |