JPS60234312A - Ｓｏｉ膜形成方法 - Google Patents

Ｓｏｉ膜形成方法

Info

Publication number
JPS60234312A
JPS60234312A JP59091258A JP9125884A JPS60234312A JP S60234312 A JPS60234312 A JP S60234312A JP 59091258 A JP59091258 A JP 59091258A JP 9125884 A JP9125884 A JP 9125884A JP S60234312 A JPS60234312 A JP S60234312A
Authority
JP
Japan
Prior art keywords
film
oxide film
window
single crystal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59091258A
Other languages
English (en)
Inventor
Shuichi Saito
修一 齋藤
Kohei Higuchi
行平 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59091258A priority Critical patent/JPS60234312A/ja
Publication of JPS60234312A publication Critical patent/JPS60234312A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＳＯＩ膜形成時にボイドの発生のない平坦な膜
を形成するＳＯＩ膜形成方法に関する。
〔従来技術とその問題点〕
５０１１１１（を形成する場合、５０１ｖの結晶方位を
一つの方向に配向させる方法として、Ａｐｐｌ　、　Ｐ
ｈｙｓ　、　Ｌｅｔｆ４１　（１９８２）　ｐ６４に発
表されているように半導体基ている。
第１図（ａ）　、　（ｂ）に通常良く用いられている試
料構造を示す。第１図（ａ）中、１１１′ｉ単結晶シリ
コン基板、２は酸化膜、３は多結晶シリコン膜、４は酸
化膜、５は酸化膜２形成後表層より窓をあけた部分であ
って、多結晶シリコン３と単結晶シリコン基板１とが直
接後する領域（シード部）である。また第１図ｆｂ）の
６は窓の形成をＬＯＣＯＳ法を用いて形成した場合のシ
ード部を示す。第１図（ａ）、　（ｂ）のいづれの構造
においても、酸化膜２の膜厚が１μｍ以上に厚くなると
、シード部における段差が大きく々す、ＳＯＩ形成時に
多結晶ジグコン３を溶融して結晶成長させると、シード
部の段差の所で多結晶シリコン８にボイドが発生してし
まうという問題がある。
これを避ける手段としては酸化膜２の膜厚を薄くする方
法が考えられるが、この場合には、多結晶シリコン３の
溶融時に、単結晶シリコン基板１の温度が高温となり、
転移等の欠陥が発生してしまうという問題がある。
「発明の目的］ 本発明はこのような従来の欠点を除去せしめて、ＳＯＩ
膜形成時にシード部における段差を小さくし、平坦な膜
の形成を可能ならしめたＳＯＩ膜の形成方法を提供する
ものである。
〔発明の構成〕
本発明は単結晶半導体基板上に絶縁膜を付着させ、前記
絶縁膜の一部に窓をあけて下層の単結晶半導体基板を露
出させ、前記窓をあけた部分にのみ選択的に絶縁膜と同
じ厚みの半導体を単結晶成長させた構造上に、さら罠半
導体薄膜を付着させ、前記半導体薄膜を結晶化させる工
程を行うことを特徴とするＳＯＩ暎形酸形成方法る。
〔実施例〕
以下に本発明の実施例について図面を参照して詳細に説
明する。第２図（ａ）、　（ｂ）、　（ｃ）は、本発明
の°実施例を示す試料の作製手順を示す断面構造図であ
る。第２図（ａ）に示す様に単結晶シリコン基板１０上
に酸化膜１１を１μｍ形成後、酸化膜１１の一部に５μ
ｍ幅で窓１１ａをあける。次に、第２図（ｂ）に示す様
に、前記５μｍ幅の窓１１ａの部分にのみシリコンを選
択的にエピタキシャル成長させる。１２は選択的にエピ
タキシャル成長させたシリコン層を示している。
この時の成長条件は基板温度１０３０℃で、ガスは５ｉ
ｃ１４を用いて成長を行なった。成長膜厚は５％以内で
制御可能である。しかし、この場合にシリコン層１２と
酸化膜１１との境界において、ファセットが発生し、そ
のままでは完全に平坦化できない。
次に第２図（ｃ）に示す様に、０．５μｍ厚の多結晶シ
リコン１３および０．５μｍ厚の酸化膜１４を前記試料
の酸化膜１１およびシリコン層１ｚの上に順次付着させ
る。
以上の手順によりシード部の段差の少ない試料が得られ
た。
〔発明の効果〕
前述の方法により形成したＳＯＩ［の結晶化を電子ビー
ムを用いて行なった。アニール条件は加速電圧１５ＫＶ
、ビーム電流ａｆｎＡ、走査速度６６ｍ／６６（。
ビーム長２　ａｌｌ　、基板温度６００℃であった。結
晶化した５０１膜を、電子顕微鏡を用いて観測した結果
、シード部においてボイドの発生のない平坦なＳＯＩ膜
が形成できた。本発明方法に訃いては前述した様に、選
択エピタキシャル成長させたシリコン１２には７アセツ
トが生じるが、その後、ＳＯＩを結晶化させる時に多結
晶シリコン１３およびシリコン１２を溶融して固化させ
ているために、ＳＯＩ暎の結晶化後この部分は連続的に
結晶成長しており、特九重大な問題は生じないことが明
らかになった。以上詳細に述べた通り、本発明によれば
ＳＯＩ膜のシード部においてボイドの発生のない平坦な
ＳＯＩ　ｌｉを得ることができる効果を有するものであ
る。
【図面の簡単な説明】
第１図（ａｌ　、　ｉｂ）は従来のＳＯＩ膜の代表的な
断面構造を示す断面図、第２図（ａ）　、　（ｂｌ　、
　（ｃ）は本発明による試料作製手順を示す試料断面図
を示す。 １０・・単結晶シリコン基板、１１・−・酸化膜、１２
・選択エピタキシャル成長させたシリコン、１８・・多
結晶シリコン、１４・・・酸化膜 特許出願人　日本電気株式会社 第１図 （α） （ｂン

Claims (1)

    【特許請求の範囲】
  1. １１）単結晶半導体基板上に絶縁膜を付着させ、前記絶
    縁膜の一部に窓をあけて下層の単結晶半導体基板を露出
    させ、前記窓をあけた部分のみ選択的に絶縁膜と同じ厚
    みの半導体を単結晶成長させた構造上にさらに半導体薄
    膜を付着させ、前記半導体薄膜を結晶化させる工程を行
    うことを特徴とする５ＯＩＩ模形成方法。
JP59091258A 1984-05-08 1984-05-08 Ｓｏｉ膜形成方法 Pending JPS60234312A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59091258A JPS60234312A (ja) 1984-05-08 1984-05-08 Ｓｏｉ膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59091258A JPS60234312A (ja) 1984-05-08 1984-05-08 Ｓｏｉ膜形成方法

Publications (1)

Publication Number Publication Date
JPS60234312A true JPS60234312A (ja) 1985-11-21

Family

ID=14021393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59091258A Pending JPS60234312A (ja) 1984-05-08 1984-05-08 Ｓｏｉ膜形成方法

Country Status (1)

Country Link
JP (1) JPS60234312A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63265419A (ja) * 1987-04-23 1988-11-01 Agency Of Ind Science & Technol 半導体結晶層の製造方法
EP0363689A2 (en) * 1988-09-19 1990-04-18 Kabushiki Kaisha Toshiba Semiconductor devices manufacture using selective epitaxial growth and poly-Si deposition in the same apparatus
JPH02191319A (ja) * 1988-10-17 1990-07-27 Sanyo Electric Co Ltd Ｓｏｉ構造の形成方法
KR100695144B1 (ko) 2004-12-01 2007-03-14 삼성전자주식회사 단결정 실리콘 기판 및 그 제조방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63265419A (ja) * 1987-04-23 1988-11-01 Agency Of Ind Science & Technol 半導体結晶層の製造方法
JPH0793262B2 (ja) * 1987-04-23 1995-10-09 工業技術院長 半導体結晶層の製造方法
EP0363689A2 (en) * 1988-09-19 1990-04-18 Kabushiki Kaisha Toshiba Semiconductor devices manufacture using selective epitaxial growth and poly-Si deposition in the same apparatus
EP0363689A3 (en) * 1988-09-19 1990-07-18 Kabushiki Kaisha Toshiba Semiconductor devices manufacture using selective epitaxial growth and poly-si deposition in the same apparatus
US5356830A (en) * 1988-09-19 1994-10-18 Kabushiki Kaisha Tobshiba Semiconductor device and its manufacturing method
JPH02191319A (ja) * 1988-10-17 1990-07-27 Sanyo Electric Co Ltd Ｓｏｉ構造の形成方法
KR100695144B1 (ko) 2004-12-01 2007-03-14 삼성전자주식회사 단결정 실리콘 기판 및 그 제조방법

Similar Documents

Publication Publication Date Title
JP2889588B2 (ja) 単結晶半導体材料層及び絶縁材料層の交番の形成方法
JPS60234312A (ja) Ｓｏｉ膜形成方法
JPS5918196A (ja) 単結晶薄膜の製造方法
JPH0475649B2 (ja)
JPS5945996A (ja) 半導体の気相成長方法
JPS58132919A (ja) 半導体装置の製造方法
JP3060486B2 (ja) Ｓｏｉ基板の形成方法
JPS59128292A (ja) 薄膜の結晶化方法
JPH02105517A (ja) 半導体装置の製造方法
JPS63260014A (ja) 炭化珪素単結晶薄膜の形成方法
JPH0236052B2 (ja)
JPS6012775B2 (ja) 異質基板上への単結晶半導体層形成方法
JP2793241B2 (ja) Ｓｏｉ形成法
JP2737152B2 (ja) Ｓｏｉ形成方法
JPH05335234A (ja) 半導体基板の製造方法
JP3101740B2 (ja) 半導体基板の製造方法
JPS5893218A (ja) 半導体薄膜構造の製造方法
JPS61284911A (ja) 単結晶薄膜の形成方法
JP2696928B2 (ja) ヘテロエピタキシャル成長方法
JPS5945997A (ja) 半導体の気相成長方法
JPS61206215A (ja) 半導体単結晶構造
JPS5886716A (ja) 単結晶半導体膜形成法
JPS62145768A (ja) Ｓｏｉ膜の構造
JPH0334847B2 (ja)
JPS6015916A (ja) 単結晶薄膜の製造方法