JPH05175469A - 半導体基材の作製方法 - Google Patents

半導体基材の作製方法

Info

Publication number
JPH05175469A
JPH05175469A JP4154190A JP15419092A JPH05175469A JP H05175469 A JPH05175469 A JP H05175469A JP 4154190 A JP4154190 A JP 4154190A JP 15419092 A JP15419092 A JP 15419092A JP H05175469 A JPH05175469 A JP H05175469A
Authority
JP
Japan
Prior art keywords
porous
substrate
etching
single crystal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4154190A
Other languages
English (en)
Other versions
JP3112121B2 (ja
Inventor
Kiyobumi Sakaguchi
清文 坂口
Takao Yonehara
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP04154190A priority Critical patent/JP3112121B2/ja
Publication of JPH05175469A publication Critical patent/JPH05175469A/ja
Application granted granted Critical
Publication of JP3112121B2 publication Critical patent/JP3112121B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76245—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using full isolation by porous oxide silicon, i.e. FIPOS techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 基板と薄膜との熱膨張係数の差による剥がれ
や割れを防ぐ。 【構成】 Ｓｉ基体１１を多孔質化した後、該多孔質化
したＳｉ基体１２上に非多孔質Ｓｉ単結晶層１３を形成
する工程と、前記多孔質Ｓｉ基体１２と、絶縁性基体１
４とを前記非多孔質Ｓｉ単結晶層１３を介して貼合せる
１次貼合わせ工程と、前記１次貼合せ工程の後、化学エ
ッチングによって前記多孔質Ｓｉを除去するエッチング
工程と、前記エッチング工程後に行なう、前記１次貼り
合わせをより強固なものにする２次貼合わせの工程と、
を有する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体基材の作製方法に
関する。特に、誘電体分離あるいは、絶縁物上の単結晶
半導体層に作成された電子デバイス、集積回路に適する
半導体基材の作製方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】絶縁物
上の単結晶Ｓｉ半導体層の形成は、シリコン オン イ
ンシュレーター（ＳＯＩ）技術として広く知られ、この
ＳＯＩ技術を利用したデバイスは、通常のＳｉ回路を作
製するバルクＳｉ基体では到達しえない数々の優位点を
有することから多くの研究がなされてきた。すなわち、
ＳＯＩ技術を利用することで、１．誘電体分離が容易で
高集積化が可能、２．対放射線耐性に優れている、３．
浮遊容量が低減され高速化が可能、４．ウエル工程が省
略できる、５．ラッチアップを防止できる、６．薄膜化
による完全空乏型電界効果トランジスタが可能、等の優
位点が得られる。
【０００３】上記したようなデバイス特性上の多くの利
点を実現するために、ここ数十年に渡り、ＳＯＩ構造の
形成方法について研究されてきている。この内容は、例
えば以下の文献にまとめられている。
【０００４】Ｓｐｅｃｉａｌ Ｉｓｓｕｅ：“Ｓｉｎｇ
ｌｅ−ｃｒｙｓｔａｌ ｓｉｌｉｃｏｎ ｏｎ ｎｏｎ
−ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ ｉｎｓｕｌａｔｏｒ
ｓ”；ｅｄｉｔｅｄ ｂｙ Ｇ．Ｗ．Ｃｕｌｌｅｎ，Ｊ
ｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，
ｖｏｌｕｍｅ６３，ｎｏ．３，ｐｐ４２９〜５９０（１
９８３） また、古くは、単結晶サファイア基体上にＳｉをＣＶＤ
法（化学気相法）で、ヘテロエピタキシーさせて形成す
るＳＯＳ（シリコン オン サファイア）が知られてお
り、最も成熟したＳＯＩ技術として一応の成功を収めは
したが、Ｓｉ層と下地サファイア基体界面の格子不整合
により大量の結晶欠陥、サファイア基体からのアルミニ
ュームのＳｉ層への混入、そして何よりも基体の高価格
と大面積化への遅れにより、その応用の広がりが妨げら
れている。
【０００５】比較的近年には、サファイア基体を使用せ
ずにＳＯＩ構造を実現しようという試みが行なわれてい
る。この試みは、次の二つに大別される。 （Ｉ）Ｓｉ単結晶基板を表面酸化後に、窓を開けてＳｉ
基板を部分的に表出させ、その部分をシードとして横方
向へエピタキシャル成長させ、ＳｉＯ2 上へＳｉ単結晶
を形成する（この場合には、ＳｉＯ2 上にＳｉ層の堆積
をともなう）。 （II）Ｓｉ単結晶基板そのものを活性層として使用し、
その下部にＳｉＯ2 層を形成する（この方法は、Ｓｉ層
の堆積をともなわない）。
【０００６】従来上記（Ｉ）を実現する手段としては、
例えば以下の４つの方法が知られている。
【０００７】（１）ＣＶＤ法により、直接単結晶Ｓｉを
横方向エピタキシャル成長させる方法。
【０００８】（２）非晶質Ｓｉを堆積して、熱処理によ
り固相横方向エピタキシャル成長させる方法。
【０００９】（３）非晶質、あるいは多結晶Ｓｉ層に電
子線、レーザー光等のエネルギービームを収束して照射
し、溶融再結晶により単結晶をＳｉＯ2 上に成長させる
方法。
【００１０】（４）棒状ヒーターにより帯状に溶融領域
を走査する方法（Ｚｏｎｅ Ｍｅｌｔｉｎｇ Ｒｅｃｒ
ｙｓｔａｌｌｉｚａｔｉｏｎ）。
【００１１】これらの方法にはそれぞれ一長一短がある
が、その制御性、生産性、均一性、品質に多大の問題を
残しており、いまだに工業的に実用化したものはない。
【００１２】たとえば（１）のＣＶＤ法では、平坦薄膜
化するには犠牲酸化が必要になるという問題があり、ま
た（２）の固相成長法ではその結晶性が悪くなるという
問題がある。
【００１３】また、（３）のビームアニール法では、収
束ビーム走査による処理時間と、ビームの重なり具合、
焦点調整などの制御性に問題がある。
【００１４】（４）のＺｏｎｅ Ｍｅｌｔｉｎｇ Ｒｅ
ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ法は、もっとも成熟し
ており、比較的大規模な集積回路も試作されてはいる
が、依然として、亜粒界等の結晶欠陥は多数残留してお
り、少数キャリアデバイスを作成するにいたってない。
【００１５】上記（II）の方法であるＳｉ基板をエピタ
キシャル成長の種子として用いない方法においては、次
の３種類の方法が挙げられる。
【００１６】（５）Ｖ型の溝が表面に異方性エッチング
されたＳｉ単結晶基板に酸化膜を形成し、該酸化膜上
に、多結晶Ｓｉ層をＳｉ基板と同じ程厚く堆積した後、
Ｓｉ基板の表面から研磨によって、厚い多結晶Ｓｉ層上
にＶ溝に囲まれて誘電分離されたＳｉ単結晶領域を形成
する方法。
【００１７】この方法においては、結晶性は良好である
が、多結晶Ｓｉを数百ミクロンも厚く堆積する工程と、
単結晶Ｓｉ基板を裏面より研磨して分離したＳｉ活性層
のみを残す工程に、制御性と生産性の点から問題があ
る。
【００１８】（６）サイモックス（ＳＩＭＯＸ：Ｓｅｐ
ｅｒａｔｉｏｎ ｂｙ Ｉｏｎ Ｉｍｐｌａｎｔｅｄ
ｏｘｙｇｅｎ）と称されるＳｉ単結晶基板中に酸素のイ
オン注入によりＳｉＯ2 層を形成する方法。この方法は
Ｓｉプロセスと整合性がよいため現在もっとも成熟した
方法である。
【００１９】しかしながら、ＳｉＯ2 層を形成するため
には、酸素イオンを１０18ｉｏｎｓ／ｃｍ2 以上も注入
する必要があるが、その注入時間は長大であり、生産性
は高いとはいえず、また、ウエハーコストは高い。更に
結晶欠陥は多く残存し、工業的に見て、少数キャリアデ
バイスを作製できる充分な品質に至っていない。
【００２０】（７）多孔質Ｓｉの酸化による誘電体分離
によりＳＯＩ構造を形成する方法。
【００２１】この方法は、Ｐ型Ｓｉ単結晶基板表面にＮ
型Ｓｉ層をプロトンイオン注入（イマイ他、Ｊ．Ｃｒｙ
ｓｔ．Ｇｒｏｗｔｈ，ｖｏｌ．６３，５４７（１９８
３））、もしくは、エピタキシャル成長とパターニング
によって島状に形成し、表面よりＳｉ島を囲むように、
ＨＦ溶液中の陽極化成法によりＰ型Ｓｉ基板のみを多孔
質化した後、増速酸化法によりＮ型Ｓｉ島を誘電体分離
する方法である。
【００２２】この方法では、分離されているＳｉ領域
は、デバイス工程の前に決定されており、デバイス設計
の自由度を制限する場合があるという問題点がある。
【００２３】以上のように、ＳＯＩ構造を実現しようと
して、さまざまな方法が考えられてはいるが、いずれも
解決すべき課題をかかえており、特に、ＳＯＩ層には多
量の結晶欠陥が存在しており、Ｓｉウエハ並の良質なＳ
ｉ単結晶層を得ることは難しいという問題がある。
【００２４】ところで、近年、絶縁性基板の一つである
光透過性基板は、光受光素子であるコンタクトセンサー
や、投影型液晶画像表示装置を構成するうえにおいて重
要となってきており、センサーや表示装置の画素（絵
素）を、より一層、高密度化、高解像度化、高精細化す
るため、高性能な駆動素子を必要としている。そのた
め、光透過性基板上に設けられる素子としても、優れた
結晶性を有する単結晶層を用いて作製されることが必要
となっているが、非晶質Ｓｉや多結晶Ｓｉでは、その欠
陥の多い結晶構造ゆえに、現在あるいは今後要求される
に十分な性能を持った駆動素子を作製することが難し
い。
【００２５】また、ガラスに代表される光透過性基板上
には、一般的に、その結晶構造の無秩序性から、堆積し
た薄膜Ｓｉ層は、基板の無秩序性を反映して、非晶質
か、良くて多結晶層にしかならず、高性能なデバイスは
作製できない。それは、基板の結晶構造が非晶質である
ことによっており、単にＳｉ層を堆積しても、良質な単
結晶層は得られない。
【００２６】そこで、良質なＳＯＩ層を得る方法とし
て、Ｓｉ単結晶基板を、熱酸化した別のＳｉ単結晶基板
に熱処理を用いて貼合わせ、ＳＯＩ構造を形成する方法
が考えられている。
【００２７】本発明の発明者の１人である米原隆夫は先
に上述の課題点を解決すべく特願平２−２０６５４８号
において次の提案を行なった。
【００２８】即ち特願平２−２０６５４８号に開示され
た発明は、半導体基体の形成方法において、非多孔質半
導体単結晶層と多孔質半導体層とを有する基体を形成
し、該単結晶層の表面に絶縁性材料表面を有する基体を
接合し、該多孔質半導体層をエッチングにより除去する
ことを特徴とする半導体基体の形成方法である。
【００２９】特願平２−２０６５４８号に開示された発
明は絶縁物上に結晶性が単結晶ウエハ並に優れた半導体
層を得るうえで、生産性、均一性、制御性の点で非常に
優れた方法を提供した発明である。
【００３０】しかしながら、上述した貼り合わせにより
ＳＯＩ構造を形成する方法では、貼合わせのために高温
処理を行ない、熱膨張係数の異なる基板どおしの貼合わ
せを行なった場合、接触面で両者の基板の膨張の程度が
異なるため、剥がれが生じる可能性があった。
【００３１】また、一旦貼合わせて結合が行われたとし
ても、両基板とも厚いバルクを用いて貼り合わせが行な
われているため、伸縮性に富んでおらず、そのため割れ
が生じる可能性があった。
【００３２】特に、異種基板同士を貼合わせることは難
しい。
【００３３】したがって、上記いずれの方法を用いても
絶縁性基板の一つである光透過性ガラス基板上にＳｉウ
エハ並の結晶性を有するＳＯＩ層を安定して設けること
は容易ではなかった。
【００３４】本発明は、先に提案した特願平２−２０６
５４８号を更に改善するための発明である。
【００３５】本発明の目的は、上述の貼合わせ法を用い
て、剥れや、割れの発生のないＳＯＩ構造を実現する半
導体基材の作製方法を提供することにある。
【００３６】本発明の別の目的は、透明ガラス基板（光
透過性基板）をはじめとする絶縁性基板上に結晶性が単
結晶ウエハ並に優れたＳｉ結晶層を得るうえで、生産
性、均一性、制御性、歩留り、コストの面において卓越
した半導体基材の作製方法を提供することにある。
【００３７】本発明の更に別の目的は、従来のＳＯＩデ
バイスの利点を実現し、応用可能な半導体基材の作製方
法を提供することにある。
【００３８】本発明の更に別の目的は、ＳＯＩ構造の大
規模集積回路を作製する場合にも、高価なＳＯＳや、Ｓ
ＩＭＯＸの代替足り得る半導体基材の作製方法を提供す
ることにある。
【００３９】
【課題を解決するための手段】本発明の半導体基材の作
製方法の第１の態様は次のとおりのものである。
【００４０】即ち、Ｓｉ基体を多孔質化した後、該多孔
質化したＳｉ基体上に非多孔質Ｓｉ単結晶層を形成する
工程と、前記多孔質Ｓｉ基体と、絶縁性基体とを前記非
多孔質Ｓｉ単結晶層を介して貼合せる１次貼合わせ工程
と、前記１次貼合せ工程の後、化学エッチングによって
前記多孔質Ｓｉを除去するエッチング工程と、前記エッ
チング工程後に行なう、前記１次貼り合わせをより強固
なものにする２次貼合わせの工程と、を有することを特
徴とするものである。
【００４１】本発明の第２の態様は、Ｓｉ基体を多孔質
化した後、該多孔質化したＳｉ基体上に非多孔質Ｓｉ単
結晶層を形成する工程と、前記多孔質Ｓｉ基体と、絶縁
性基体とを前記非多孔質Ｓｉ単結晶層を介して貼合せる
１次貼合わせ工程と、前記１次貼合せ工程の後、前記基
体を弗酸に浸す化学エッチングによって前記多孔質Ｓｉ
を除去するエッチング工程と、前記エッチング工程後に
行なう、前記１次貼り合わせをより強固なものにする２
次貼合わせの工程と、を有することを特徴とする半導体
基材の作製方法である。
【００４２】本発明の第３の態様は、Ｓｉ基体を多孔質
化した後、該多孔質化したＳｉ基体上に非多孔質Ｓｉ単
結晶層を形成する工程と、前記多孔質Ｓｉ基体と、絶縁
性基体とを前記非多孔質Ｓｉ単結晶層を介して貼合せる
１次貼合わせ工程と、前記１次貼合せ工程の後、前記基
体を弗酸とアルコールとの混合液に浸すエッチングによ
って前記多孔質Ｓｉを除去するエッチング工程と、前記
エッチング工程後に行なう、前記１次貼り合わせをより
強固なものにする２次貼合わせの工程と、を有すること
を特徴とする半導体基材の作製方法である。
【００４３】本発明の第４の態様は、Ｓｉ基体を多孔質
化した後、該多孔質化したＳｉ基体上に非多孔質Ｓｉ単
結晶層を形成する工程と、前記多孔質Ｓｉ基体と、絶縁
性基体とを前記非多孔質Ｓｉ単結晶層を介して貼合せる
１次貼合わせ工程と、前記１次貼合せ工程の後、前記基
体を弗酸と過酸化水素水との混合液に浸す化学エッチン
グによって前記多孔質Ｓｉを除去するエッチング工程
と、前記エッチング工程後に行なう、前記１次貼り合わ
せをより強固なものにする２次貼合わせの工程と、を有
することを特徴とする半導体基材の作製方法である。
【００４４】本発明の第５の態様は、Ｓｉ基体を多孔質
化した後、該多孔質化したＳｉ基体上に非多孔質Ｓｉ単
結晶層を形成する工程と、前記多孔質Ｓｉ基体と、絶縁
性基体とを前記非多孔質Ｓｉ単結晶層を介して貼合せる
１次貼合わせ工程と、前記１次貼合せ工程の後、前記基
体を弗酸とアルコールと過酸化水素との混合液に浸す化
学エッチングによって前記多孔質Ｓｉを除去するエッチ
ング工程と、前記エッチング工程後に行なう、前記１次
貼り合わせをより強固なものにする２次貼合わせの工程
と、を有することを特徴とする半導体基材の作製方法で
ある。
【００４５】本発明の第６の態様は、Ｓｉ基体を多孔質
化した後、該多孔質化したＳｉ基体上に非多孔質Ｓｉ単
結晶層を形成する工程と、前記多孔質Ｓｉ基体と、絶縁
性基体とを前記非多孔質Ｓｉ単結晶層を介して貼合せる
１次貼合わせ工程と、前記１次貼合せ工程の後、前記基
体をバッファード弗酸（弗酸と弗化アンモニウムとの混
合水溶液）に浸す化学エッチングによって前記多孔質Ｓ
ｉを除去するエッチング工程と、前記エッチング工程後
に行なう、前記１次貼り合わせをより強固なものにする
２次貼合わせの工程と、を有することを特徴とする半導
体基材の作製方法である。
【００４６】本発明の第７の態様は、Ｓｉ基体を多孔質
化した後、該多孔質化したＳｉ基体上に非多孔質Ｓｉ単
結晶層を形成する工程と、前記多孔質Ｓｉ基体と、絶縁
性基体とを前記非多孔質Ｓｉ単結晶層を介して貼合せる
１次貼合わせ工程と、前記１次貼合せ工程の後、前記基
体をバッファード弗酸（弗酸と弗化アンモニウムとの混
合水溶液）とアルコールとの混合液に浸す化学エッチン
グによって前記多孔質Ｓｉを除去するエッチング工程
と、前記エッチング工程後に行なう、前記１次貼り合わ
せをより強固なものにする２次貼合わせの工程と、を有
することを特徴とする半導体基材の作製方法である。
【００４７】本発明の第８の態様は、Ｓｉ基体を多孔質
化した後、該多孔質化したＳｉ基体上に非多孔質Ｓｉ単
結晶層を形成する工程と、前記多孔質Ｓｉ基体と、絶縁
性基体とを前記非多孔質Ｓｉ単結晶層を介して貼合せる
１次貼合わせ工程と、前記１次貼合せ工程の後、前記基
体をバッファード弗酸（弗酸と弗化アンモニウムとの混
合水溶液）と過酸化水素水との混合液に浸す化学エッチ
ングによって前記多孔質Ｓｉを除去するエッチング工程
と、前記エッチング工程後に行なう、前記１次貼り合わ
せをより強固なものにする２次貼合わせの工程と、を有
することを特徴とする半導体基材の作製方法である。
【００４８】本発明の第９の態様は、Ｓｉ基体を多孔質
化した後、該多孔質化したＳｉ基体上に非多孔質Ｓｉ単
結晶層を形成する工程と、前記多孔質Ｓｉ基体と、絶縁
性基体とを前記非多孔質Ｓｉ単結晶層を介して貼合せる
１次貼合わせ工程と、前記１次貼合せ工程の後、前記基
体をバッファード弗酸（弗酸と弗化アンモニウムとの混
合水溶液）とアルコールと過酸化水素との混合液に浸す
化学エッチングによって前記多孔質Ｓｉを除去するエッ
チング工程と、前記エッチング工程後に行なう、前記１
次貼り合わせをより強固なものにする２次貼合わせの工
程と、を有することを特徴とする半導体基材の作製方法
である。
【００４９】本発明の第１０の態様は、Ｓｉ基体上の一
方の表面層に非多孔質Ｓｉ単結晶層を残して前記Ｓｉ基
体を多孔質化する工程と、前記多孔質Ｓｉ基体と絶縁性
基体とを前記Ｓｉ単結晶層を介して貼合せる１次貼合わ
せ工程と、前記１次貼合せ工程の後、化学エッチングに
よって前記多孔質Ｓｉを除去するエッチング工程と、前
記エッチング工程後に行なう、前記１次貼り合わせをよ
り強固なものにする２次貼合わせの工程と、を有するこ
とを特徴とする半導体基材の作製方法である。本発明に
よれば、Ｓｉ／ＳｉＯ2 層と光透過性基板等の絶縁性基
板とをより強固に結合させる２次貼合わせの工程を、多
孔質Ｓｉ基板をエッチングして薄膜化した後に行うた
め、基板と薄膜との貼合わせとすることができる。その
ため、より強固な結合をさせるための高温での加熱処理
をしても、薄膜の伸縮性に富んだ性質のため、薄膜が基
板に合わせるように貼合わさり、貼合わせ工程時の基板
と薄膜との熱膨張係数の差による剥がれや割れを防ぐこ
とができる。そして光透過性基板をはじめとする絶縁性
基板上に良質な単結晶構造を有する薄膜Ｓｉ層を均一に
形成することができる。
【００５０】また、本発明の半導体基板の作製方法とし
て、Ｓｉ基板の一方の面側の表面層を残して、多孔質化
した場合には、大面積に渡って均一平坦な、極めて優れ
た結晶性を有するＳｉ単結晶を用いて、表面にＳｉ活性
層を残し、その片面から該活性層までを除去することに
より絶縁性基板上に欠陥の著しく少ないＳｉ単結晶を低
コストで得ることができる。
【００５１】本発明によれば、絶縁物基板上に、結晶性
が単結晶ウエハ並に優れたＳｉ結晶層を得るうえで、Ｓ
ｉと熱膨張係数の異なる光透過性基板上にＳｉ単結晶層
を、剥がれや割れを起こさず強固に貼合わせることがで
き、生産性、均一性、制御性、経済性の面において卓越
した方法を提供することができる。
【００５２】さらに、本発明によれば、従来のＳＯＩデ
バイスの利点を実現し、応用可能な半導体基板の作製方
法を提供することができる。
【００５３】また、本発明によれば、ＳＯＩ構造の大規
模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭ
ＯＸの代替足り得る半導体基板の作製方法を提供するこ
とができる。
【００５４】また本発明は、元々良質な単結晶Ｓｉ基板
を出発材料として、単結晶層を表面のみに残して、下部
のＳｉ基板を化学的に除去して光透過性基板上に移設さ
せるものであり、熱膨張係数の異なる材料同士の貼合わ
せ方法を確立し、多数処理を短時間に行うことを可能と
したものである。
【００５５】特に本発明の第２の態様乃至第９の態様に
示した発明は、多孔質Ｓｉのエッチングの際に半導体プ
ロセス上、悪影響をおよぼさない湿式化学エッチング液
を用いるものであり、かつ、このエッチング液の多孔質
Ｓｉと非多孔質Ｓｉに対するエッチングの選択比が５桁
以上もあることから制御性、生産性に非常に優れた半導
体基材の作製方法を提供するものである。以下、本発明
について詳しく説明する。 （実施態様例１−１）図１（ａ）〜（ｅ）は本発明の半
導体基材の作製方法の一例を説明するための工程図で、
それぞれ各工程における模式的断面図として示されてい
る。
【００５６】多孔質Ｓｉ層には、透過電子顕微鏡による
観察によれば、平均約６００オングストローム程度の径
の孔が形成されており、その密度は単結晶Ｓｉに比べる
と、半分以下になるにもかかわらず、単結晶性は維持さ
れており、多孔質層の上部へ単結晶Ｓｉ層をエピタキシ
ャル成長させることも可能である。ただし、１０００℃
以上では、内部の孔の再配列が起こり、増速エッチング
の特性が損なわれる。このため、Ｓｉ層のエピタキシャ
ル成長には、分子線エピタキシャル成長、プラズマＣＶ
Ｄ法、減圧ＣＶＤ法、光ＣＶＤ法、バイアス・スパッタ
法、液相成長法等の低温成長が好適とされている。
【００５７】Ｐ型あるいは高濃度Ｎ型（多孔質化が実現
できる程度に高濃度なＮ型）Ｓｉ基板のすべてを多孔質
化した後に単結晶層をエピタキシャル成長させる方法に
ついて説明する。
【００５８】まず図１（ａ）に示すように、Ｐ型Ｓｉ単
結晶基板１１を用意して、その全部を多孔質化する。
【００５９】次に図１（ｂ）に示すように、種々の成長
法により、エピタキシャル成長を多孔質化した基板１２
表面に行い、薄膜単結晶層１３を形成する。Ｐ型Ｓｉ基
板はＨＦ溶液を用いた陽極化成法によって多孔質化させ
る。この多孔質Ｓｉ層は、単結晶Ｓｉの密度２．３３ｇ
／ｃｍ3 に比べて、ＨＦ溶液濃度を５０〜２０％に変化
させることでその密度を１．１〜０．６ｇ／ｃｍ3 の範
囲に変化させることができる。この多孔質層は、下記の
理由により、Ｎ型Ｓｉ層には形成されず、Ｐ型Ｓｉ基板
のみに形成される。この多孔質Ｓｉ層は、透過電子顕微
鏡による観察によれば、平均約６００オングストローム
程度の径の孔が形成される。
【００６０】多孔質Ｓｉは、Ｕｈｌｉｒ等によって１９
５６年に半導体の電解研磨の研究過程において発見され
た（Ａ．Ｕｈｌｉｒ，Ｂｅｌｌ Ｓｙｓｔ．Ｔｅｃｈ．
Ｊ．，ｖｏｌ．３５，３３３（１９５６））。またウナ
ガミ等は陽極化成におけるＳｉの溶解反応を研究し、Ｈ
Ｆ溶液中のＳｉの陽極反応には正孔が必要であり、その
反応は、次のようであると報告している（Ｔ．ウナガ
ミ、Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．ｓｏｃ．，ｖｏｌ．
１２７，４７６（１９８０））。
【００６１】 Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ+ →ＳｉＦ2 ＋２Ｈ+ ＋ｎｅ- ＳｉＦ2 ＋２ＨＦ→ＳｉＦ4 ＋Ｈ2 ＳｉＦ2 ＋２ＨＦ→Ｈ2 ＳｉＦ6 または、 Ｓｉ＋４ＨＦ＋（４−λ）ｅ+ →ＳｉＦ4 ＋４Ｈ+ ＋λｅ- ＳｉＦ4 ＋２ＨＦ→Ｈ2 ＳｉＦ6 ここで、ｅ+ およびｅ- はそれぞれ正孔と電子を表して
いる。また、ｎおよびλはそれぞれＳｉ１原子が溶解す
るために必要な正孔の数であり、ｎ＞２またはλ＞４な
る条件が満たされた場合に多孔質Ｓｉが形成されるとし
ている。
【００６２】以上のことから、一般的には正孔の存在す
るＰ型Ｓｉは多孔質化されるが、Ｎ型Ｓｉは多孔質化さ
れない。この多孔質化における選択性は長野等およびイ
マイによって実証されている（長野、中島、安野、大
中、梶原、電子通信学会技術研究報告、ｖｏｌ．７９，
ＳＳＤ７９−９５４９（１９７９），（Ｋ．イマイ、Ｓ
ｏｌｉｄ−Ｓｔａｔｅ Ｅｌｅｃｔｏｒｏｎｉｃｓ，ｖ
ｏｌ．２４，１５９（１９８１））。
【００６３】しかし、高濃度Ｎ型Ｓｉであれば多孔質化
されるとの報告もあり（Ｒ，Ｐ．Ｈｏｌｍｓｔｒｏｍ
ａｎｄ Ｊ．Ｙ．Ｃｈｉ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔ
ｔ．，ｖｏｌ．４２，３８６（１９８３））、Ｐ型，Ｎ
型の別にこだわらず、多孔質化を実現できる基板を選ぶ
ことが重要である。
【００６４】また、多孔質層は、その内部に大量の空隙
が形成されているために、密度が半分以下に減少する。
その結果、堆積に比べて表面積が飛躍的に増大するた
め、その化学エッチング速度は、通常の単結晶層のエッ
チング速度に比べて、著しく増速される。
【００６５】次に、図１（ｃ）に示すように、絶縁性基
板として、例えばガラスに代表される光透過性基板１４
を用意して、Ｓｉ単結晶層１３の表面に光透過性基板１
４をＶａｎ ｄｅｒ Ｗａａｌｓ（ファンデルワール
ス）力で引き合っている程度に貼合わせる（１次貼合わ
せ）。ここで、Ｓｉ単結晶層１３の表面に酸化層を形成
した後、該酸化層と光透過性基板１４とを貼り合わせて
も良い。又、光透過性基板１４の代わりに単結晶Ｓｉの
表面に酸化層を形成した基板を使用することもできる。
１次貼合わせの貼合わせ強度は、この後の２次貼合わせ
が行われるまでの工程によってはがれたりせずに、１次
貼合わせ状態を保っていられる程度の強度である。１次
貼合わせは室温で行なうこともできるし、加熱しながら
行なうこともできるが、加熱する場合の加熱温度は２次
貼合わせで使用する温度よりも低くする必要がある。２
次貼合せの温度は、絶縁性基板の材質にもよるが、好適
には２００℃〜８００℃程度である。
【００６６】この後に、図１（ｄ）に示すように、多孔
質Ｓｉ基板１２を全部エッチングして光透過性基板１４
上に薄膜化した単結晶Ｓｉ層１３を残存させ形成する。
このエッチングの際に、エッチング液が光透過性ガラス
基板１４をもエッチングしてしまう場合には、光透過性
ガラス基板１４の裏面にエッチング防止膜を設ける。た
だし、光透過性ガラス基板１４が多少エッチングされる
だけで、エッチング後の表面が元の光学研磨の表面と何
ら差のない場合、および光透過性ガラス基板１４が全く
エッチングされない場合にはエッチング防止膜は必要な
い。エッチング防止膜として、Ｓｉ3 Ｎ4 層を堆積し
て、接触させた２枚の基板全体を被覆して、多孔質Ｓｉ
基板上のＳｉ3 Ｎ4 を除去する。他のエッチング防止膜
として、Ｓｉ3 Ｎ4 の代わりにアピエゾンワックスを用
いてもよい。
【００６７】そして最終的に、熱処理を施して、Ｓｉ／
ＳｉＯ2 層と光透過性基板１４とをより強固に結合さ
せ、２次貼合わせを行う。上記したように、薄膜と光透
過性基板との貼合わせとなるため、薄膜が基板に合わせ
る様に貼合わせが行われ、熱膨張係数の差による基板の
剥がれや割れを防ぐことができる。
【００６８】図１（ｅ）には本実施態様例で得られる半
導体基材が示される。光透過性基板１４上に結晶性がＳ
ｉウエハと同等な単結晶Ｓｉ層１３が平坦に、しかも均
一に薄膜化されて、ウエハ全域に、大面積に形成され
る。こうして得られた半導体基材は、絶縁分離された電
子素子作製用として好適に使用することができる。 （実施態様例１−２）以下、本発明の半導体基材の作製
方法の他の実施態様例について、図面を参照しながら詳
述する。
【００６９】図２（ａ）〜（ｅ）は本発明の半導体基材
の作製方法の別の一例を説明するための工程図で、それ
ぞれ各工程における模式的断面図として示されている。
【００７０】まず、図２（ａ）に示されているように、
種々の薄膜成長法によるエピタキシャル成長により低キ
ャリア濃度層２２を形成する。あるいは、高キャリア濃
度Ｓｉ基板２１の表面をカウンタードープにより低キャ
リア濃度層２２を形成する。あるいは、Ｐ型Ｓｉ単結晶
基板２１の表面をプロトンをイオン注入してＮ型単結晶
層２２を形成する。
【００７１】次に、図２（ｂ）に示されるように、Ｐ型
あるいは高濃度Ｎ型Ｓｉ単結晶基板２１を裏面よりＨＦ
溶液を用いた陽極化成法によって多孔質Ｓｉ基板２３に
変質させる。この多孔質Ｓｉ層は、単結晶Ｓｉの密度
２．３３ｇ／ｃｍ3 に比べて、ＨＦ溶液濃度を５０〜２
０％に変化させることでその密度を１．１〜０．６ｇ／
ｃｍ3 の範囲に変化させることができる。この多孔質化
は、上述したように、Ｐ型あるいは高濃度Ｎ型Ｓｉ基板
に形成される。
【００７２】次に、図２（ｃ）に示すように、絶縁性基
板として例えばガラスに代表される光透過性基板２４を
用意して、Ｓｉ単結晶層２２の表面と光透過性基板２４
とをＶａｎ ｄｅｒ Ｗａａｌｓ力で引き合っている程
度に貼合わせる（一次貼合わせ）。ここでＳｉ単結晶層
２２表面に酸化層を形成した後、該酸化層と光透過性基
板２４とを貼り合わせても良い。又、光透過性基板２４
の代わりに単結晶Ｓｉの表面に酸化層を形成した基板を
使用することもできる。
【００７３】この１次貼合わせの貼合わせ強度は、この
後の２次貼合わせが行われるまでの工程によってはがれ
たりせずに、１次貼合わせ状態を保っていられる程度の
強度である。
【００７４】この後に、図２（ｄ）に示すように、多孔
質Ｓｉ基板２３を全部エッチングして光透過性基板２４
上に薄膜化した単結晶Ｓｉ層２２を残存させ形成する。
このエッチングの際に、エッチング液が光透過性ガラス
基板２４をもエッチングしてしまう場合には、光透過性
ガラス基板２４の裏面にエッチング防止膜を設ける。た
だし、光透過性ガラス基板２４が多少エッチングされる
だけで、エッチング後の表面が元の光学研磨の表面と何
ら差のない場合、および光透過性ガラス基板２４が全く
エッチングされない場合にはエッチング防止膜は必要な
い。エッチング防止膜として、Ｓｉ3 Ｎ4 層を堆積し
て、接触させた２枚の基板全体を被覆して、多孔質Ｓｉ
基板上のＳｉ3 Ｎ4 を除去する。他のエッチング防止膜
として、Ｓｉ3 Ｎ4 の代わりにアピエゾンワックスを用
いてもよい。
【００７５】そして最終的に、図２（ｅ）に示されるよ
うに、熱処理を施して、Ｓｉ／ＳｉＯ2 層と光透過性基
板２４とをより強固に結合させ、２次貼合わせを行う。
上記したように、薄膜と光透過性基板との貼合わせとな
るため、薄膜が基板に合わせる様に貼合わせが行われ、
熱膨張係数の差による基板の剥がれや割れを防ぐことが
できる。
【００７６】図２（ｅ）には本実施態様例で得られる半
導体基材が示される。光透過性基板２４上に結晶性がＳ
ｉウエハと同等な単結晶Ｓｉ層２２が平坦に、しかも均
一に薄膜化されて、ウエハ全域に、大面積に形成され
る。こうして得られた半導体基材は、絶縁分離された電
子素子作製という点から見ても好適に使用することがで
きる。
【００７７】以上は、多孔質化を行う前にエピタキシャ
ル層を形成し、その後、陽極化成により選択的に、エピ
タキシャル層以外の領域を多孔質化する方法である。 （実施態様例２−１）図３（ａ）〜（ｄ）は本実施態様
例を説明するための工程図で、それぞれ各工程における
模式的断面図として示されている。
【００７８】本実施態様例では、Ｐ型あるいは高濃度Ｎ
型Ｓｉ基板のすべてを多孔質化した後に、非多孔質単結
晶Ｓｉ層をエピタキシャル成長させる方法について説明
する。
【００７９】まず、図３（ａ）に示すように、Ｐ型Ｓｉ
単結晶基板３１を用意して、その全部を多孔質化（３
２）する。
【００８０】次に図３（ｂ）に示すように、種々の成長
法により、エピタキシャル成長を多孔質化した基板３２
表面に行い、単結晶Ｓｉ層３３を形成する。
【００８１】次に図３（ｃ）に示されるように、多孔質
Ｓｉ基板３２上の単結晶Ｓｉ層３３表面を酸化して酸化
膜３５を形成する。この酸化層３５は、最終的な活性層
である単結晶層３３の界面準位を低減させるために形成
するものである。
【００８２】次に、酸化膜３５表面に光透過性ガラス基
板等の絶縁性基板３４を、Ｖａｎｄｅｒ Ｗａａｌｓ力
で引き合っている程度、あるいは貼り合わせ界面が両基
板の熱膨張係数の差により剥がれない程度に、室温ある
いは加熱して貼合わせる（１次貼合わせ）。ここで絶縁
性基板３４としてはガラス基板の他に単結晶Ｓｉの表面
に酸化層を形成した基板等を用いることもできる。この
１次貼合わせの貼合わせ強度は、この後の完全結合によ
る２次貼合わせが行われるまでの工程によってはがれた
りせずに、１次貼合わせ状態を保っていられる程度の強
度である。
【００８３】この後に、光透過性ガラス基板３４の裏面
にエッチング防止膜３６を設ける。エッチング防止膜３
６として、Ｓｉ3 Ｎ4 層を堆積して、接触させた２枚の
基板全体を被覆して、多孔質Ｓｉ基板上のＳｉ3 Ｎ4 を
除去する。他のエッチング防止膜として、Ｓｉ3 Ｎ4 の
代わりにアピエゾンワックスを用いてもよい。
【００８４】次に図３（ｄ）に示されるように、多孔質
Ｓｉ基板３２を全部、弗酸に浸し、撹拌することによっ
て、多孔質Ｓｉ３２のみを無電解湿式化学エッチングし
て除去し、光透過性基板３４上に薄膜化した単結晶Ｓｉ
層３３を残存させる。
【００８５】次に図３（ｅ）に示されるように、熱処理
を施して、Ｓｉ／ＳｉＯ2 層と光透過性基板３４とをよ
り強固に完全結合させる２次貼合わせを行い、エッチン
グ防止膜３６を除去すると、実施態様例で得られる半導
体基材が得られる。
【００８６】以下に、本実施態様例で用いた弗酸によ
る、多孔質Ｓｉの選択エッチング法について述べる。
【００８７】図５に、多孔質Ｓｉと単結晶Ｓｉを、４９
％弗酸に浸潤し、撹拌したときのエッチングされた多孔
質Ｓｉと単結晶Ｓｉの厚みのエッチング時間依存性を示
す。
【００８８】多孔質Ｓｉは単結晶Ｓｉを陽極化成によっ
て作成した。その条件を以下にしめす。陽極化成によっ
て形成する多孔質Ｓｉの出発材料は、単結晶Ｓｉに限定
されるものではなく、他の結晶構造のＳｉでも可能であ
る。
【００８９】 印加電圧： ２．６（Ｖ） 電流密度： ３０（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝
１：１：１ 時間： ２．４（時間） 多孔質Ｓｉの厚み： ３００（μｍ） Ｐｏｒｏｓｉｔｙ： ５６（％） 上記条件により作成した多孔質Ｓｉを室温において４９
％弗酸（白丸）に浸潤し、撹拌した。のちに、該多孔質
Ｓｉの厚みの減少を測定した。多孔質Ｓｉは急速にエッ
チングされ、４０分ほどで９０μｍ、更に、８０分経過
させると２０５μｍの層厚にわたって、高度の表面性を
有して、均一にエッチングされた。エッチング速度は溶
液濃度及び、温度に依存する。
【００９０】また、５００μｍ厚の非多孔質Ｓｉを室温
において４９％弗酸（黒丸）に浸潤し、撹拌した。のち
に、該非多孔質Ｓｉの厚みの減少を測定した。非多孔質
Ｓｉは、１２０分経過した後にも、５０オングストロー
ム以下しかエッチングされなかった。
【００９１】エッチング後の多孔質Ｓｉと非多孔質Ｓｉ
を水洗し、その表面を２次イオンにより微量分析したと
ころ何等不純物は検出されなかった。
【００９２】溶液濃度および温度の条件は、多孔質Ｓｉ
のエッチング速度および多孔質Ｓｉと非多孔質Ｓｉとの
エッチングの選択比が製造工程等で実用上差し支えない
範囲で設定される。
【００９３】ここで多孔質Ｓｉをエッチングするための
エッチング液について以下に述べる。
【００９４】多孔質Ｓｉをエッチングする方法として
は、一般に次の２つの方法が知られている。
【００９５】１．ＮａＯＨ水溶液で多孔質Ｓｉをエッチ
ングする方法（Ｇ．Ｂｏｎｃｈｉｌ，Ｒ．Ｈｅｒｉｎ
ｏ，Ｋ．Ｂａｒｌａ，ａｎｄ Ｊ．Ｃ．Ｐｆｉｓｔｅ
ｒ，Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，ｖｏｌ．
１３０，ｎｏ．７；１６１１（１９８３））。
【００９６】２．単結晶Ｓｉをエッチングすることが可
能なエッチング液で多孔質Ｓｉをエッチングする方法。
【００９７】上記２の方法は、通常、フッ硝酸系のエッ
チング液が用いられるが、このときのＳｉのエッチング
過程は、次のように示される。
【００９８】 Ｓｉ＋２Ｏ→ＳｉＯ2 ＳｉＯ2 ＋４ＨＦ→ＳｉＦ4 ＋Ｈ2 Ｏ 即ち、Ｓｉが硝酸で酸化され、ＳｉＯ2 に変質し、その
ＳｉＯ2 をフッ酸でエッチングすることによりＳｉのエ
ッチングが進む。
【００９９】結晶Ｓｉをエッチングする方法としては、
上記フッ硝酸系エッチング液の他に、エチレンジアミン
系、ＫＯＨ系、ヒドラジン系などがある。
【０１００】これらのことから、多孔質Ｓｉの選択エッ
チングを行うためには、上記結晶Ｓｉのエッチングに使
用されるエッチング液以外で多孔質Ｓｉをエッチングす
ることのできるエッチング液を選ぶことが望ましい。従
来行われている多孔質Ｓｉの選択エッチングは、ＮａＯ
Ｈ水溶液をエッチング液としたエッチングのみである。
【０１０１】また、上記したように、フッ硝酸系のエッ
チング液では、多孔質Ｓｉがエッチングされるが、単結
晶Ｓｉもエッチングされてしまうという可能性がある。
【０１０２】従来行われているＮａＯＨ水溶液を用いた
多孔質Ｓｉの選択エッチング方法では、Ｎａイオンがエ
ッチング表面に吸着することは避けられない。
【０１０３】このＮａイオンは、不純物汚染の主たる原
因となり、可動なうえ、界面準位を形成するなどの悪影
響を与えるのみであり、半導体プロセスにおいては導入
されないことが望ましい。
【０１０４】本実施態様例ではエッチング液として弗酸
を使用している。弗酸は、非多孔質Ｓｉに対してエッチ
ング作用を持たず、通常の半導体プロセスで用いられて
おり、エッチング時の汚染がきわめて少ない。
【０１０５】これにより、本実施態様例においては、プ
ロセス上悪影響をおよぼすことなく、非多孔質Ｓｉをエ
ッチングせずに、効率よく、しかも均一に、多孔質Ｓｉ
を選択的に化学エッチングすることができる。 （実施態様例２−２）図４（ａ）〜（ｄ）は本実施態様
例を説明するための工程図で、それぞれ各工程における
模式的断面図として示されている。
【０１０６】まず、図４（ａ）に示されているように、
種々の薄膜成長法によるエピタキシャル成長により、低
キャリア濃度層４２を形成する。あるいは、高キャリア
濃度Ｓｉ基板４１の表面をカウンタードープにより低キ
ャリア濃度層４２を形成する。あるいは、Ｐ型Ｓｉ単結
晶基板４１の表面にプロトンをイオン注入してＮ型単結
晶層４２を形成する。
【０１０７】次に、図４（ｂ）に示されるように、Ｐ型
あるいは高濃度Ｎ型Ｓｉ単結晶基板４１を、裏面よりＨ
Ｆ溶液を用いた陽極化成法によって多孔質Ｓｉ基板４３
に変質させる。この多孔質Ｓｉ層は、単結晶Ｓｉの密度
２．３３ｇ／ｃｍ3 に比べて、ＨＦ溶液濃度を５０〜２
０％に変化させることで、その密度を１．１〜０．６ｇ
／ｃｍ3 の範囲に変化させることができる。この多孔質
層は、上述したように、Ｐ型あるいは高濃度Ｎ型Ｓｉ基
板に形成される。
【０１０８】次に図４（ｃ）に示すように、絶縁性基板
の一つとして、ガラスに代表される光透過性基板４４を
用意して、多孔質Ｓｉ基板上の単結晶Ｓｉ層表面を酸化
して後、該酸化表面と光透過性基板４４とをＶａｎ ｄ
ｅｒ Ｗａａｌｓ力で引き合っている程度あるいは貼り
合わせ界面が両基板の熱膨張係数の差により剥がれない
程度に、室温あるいは加熱して貼合わせる（１次貼合わ
せ）。ここで光透過性基板４４の代わりに単結晶Ｓｉの
表面に酸化層を形成した基板等を用いることもできる。
この１次貼合わせの貼合わせ強度は、この後の完全結合
による２次貼合わせが行われるまでの工程によってはが
れたりせずに、１次貼合わせ状態を保っていられる程度
の強度である。また、単結晶層表面の酸化層４５は、最
終的な活性層である単結晶層４２の界面準位を低減させ
るために形成する。
【０１０９】この後に、光透過性ガラス基板４４の裏面
にエッチング防止膜４６を設ける。エッチング防止膜と
して、Ｓｉ3 Ｎ4 層を堆積して、接触させた２枚の基板
全体を被覆して、多孔質Ｓｉ基板上のＳｉ3 Ｎ4 を除去
する。他のエッチング防止膜として、Ｓｉ3 Ｎ4 の代わ
りにアピエゾンワックスを用いてもよい。
【０１１０】次に図４（ｄ）に示すように、多孔質Ｓｉ
基板４３を全部弗酸に浸し、撹拌することによって、多
孔質Ｓｉを無電解湿式化学エッチングして光透過性基板
４４上に、薄膜化した単結晶Ｓｉ層４２を残存させる。
【０１１１】そして最終的に、熱処理を施して、Ｓｉ／
ＳｉＯ2 層と光透過性基板４４とを完全結合させ、２次
貼合わせを行う。
【０１１２】上記したように、薄膜と光透過性基板との
貼合わせとなるため、薄膜が基板に合わせる様に貼合わ
せが行われ、熱膨張係数の差による基板の剥がれや割れ
を防ぐことができる。
【０１１３】図４（ｅ）には本実施態様例により得られ
る半導体基材が示される。光透過性基板４４上に結晶性
がＳｉウエハと同等な単結晶Ｓｉ層４２が平坦に、しか
も均一に薄層化されて、ウエハ全域に、大面積に形成さ
れる。こうして得られた半導体基材は、絶縁分離された
電子素子作製という点から見ても好適に使用することが
できる。
【０１１４】溶液濃度および温度の条件は、多孔質Ｓｉ
のエッチング速度および多孔質Ｓｉと非多孔質Ｓｉとの
エッチングの選択比が製造工程等で実用上差し支えない
範囲で設定される。
【０１１５】以上は、多孔質化を行う前にエピタキシャ
ル層を形成し、その後、陽極化成により選択的に、エピ
タキシャル層以外の領域を多孔質化する方法である。
【０１１６】また、上記の実施態様例２−１及び２−２
では、酸化層３５、４５及びエッチング防止膜３６、４
６を設けて作製しているが、これらを設けずに作製する
ことも可能であり、同様に本発明の効果を得ることがで
きる。
【０１１７】なお、エッチング速度は溶液濃度及び温度
に依存する。エッチング溶液濃度及び温度の条件は実用
上差し支えない範囲で設定される。実施態様例２−１及
び実施態様例２−２では、一例として、４９％弗酸、室
温の場合について取り上げたが、本発明はかかる条件に
限定されるものではない。好ましくは、弗酸濃度は５％
〜９５％、温度は通常用いられる温度で行われる。 （実施態様例３−１）実施態様例２−１及び実施態様例
２−２においてエッチング液として使用した弗酸を弗酸
とアルコールとの混合液に代えてエッチングを行なうこ
とも可能である。この場合、実施態様例２−１及び実施
態様例２−２と同様に非多孔質Ｓｉをエッチングせず
に、効率よく、しかも均一に、多孔質Ｓｉを選択的にエ
ッチングすることができる。
【０１１８】以下に、本実施態様例で使用する弗酸とア
ルコールとの混合液による、多孔質Ｓｉの選択エッチン
グ法について述べる。
【０１１９】図６に、多孔質Ｓｉと単結晶Ｓｉを４９％
弗酸とアルコールとの混合液（１０：１）に撹拌するこ
となしに浸潤したときのエッチングされた多孔質Ｓｉと
単結晶Ｓｉの厚みのエッチング時間依存性を示す。
【０１２０】多孔質Ｓｉは単結晶Ｓｉを陽極化成によっ
て作成し、その条件を以下にしめす。陽極化成によって
形成する多孔質Ｓｉの出発材料は、単結晶Ｓｉに限定さ
れるものではなく、他の結晶構造のＳｉでも可能であ
る。
【０１２１】 印加電圧： ２．６（Ｖ） 電流密度： ３０（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝
１：１：１ 時間： ２．４（時間） 多孔質Ｓｉの厚み： ３００（μｍ） Ｐｏｒｏｓｉｔｙ： ５６（％） 上記条件により作成した多孔質Ｓｉを室温において４９
％弗酸とアルコールとの混合液（１０：１）（白丸）に
撹拌することなしに浸潤した。のちに、該多孔質Ｓｉの
厚みの減少を測定した。多孔質Ｓｉは急速にエッチング
され、４０分ほどで８５μｍ、更に、８０分経過させる
と１９５μｍの層厚にわたって、高度の表面性を有し
て、均一にエッチングされた。エッチング速度は溶液濃
度及び、温度に依存する。
【０１２２】また、５００μｍ厚の非多孔質Ｓｉを室温
において４９％弗酸とアルコールとの混合液（１０：
１）（黒丸）に撹拌することなしに浸潤した。のちに、
該非多孔質Ｓｉの厚みの減少を測定した。非多孔質Ｓｉ
は、１２０分経過した後にも、５０オングストローム以
下しかエッチングされなかった。
【０１２３】特に、アルコールを添加することによっ
て、エッチングによる反応生成気体の気泡を、瞬時にエ
ッチング表面から、撹拌することなく、除去でき、均一
にかつ効率よく多孔質Ｓｉをエッチングすることができ
る。
【０１２４】エッチング後の多孔質Ｓｉと非多孔質Ｓｉ
を水洗し、その表面を２次イオンにより微量分析したと
ころ何等不純物は検出されなかった。
【０１２５】エッチング溶液濃度及び温度の条件は、エ
ッチング速度が製造工程等で実用上差し支えない範囲及
び上記アルコールの効果を奏する範囲で設定される。本
実施態様例では、一例として、４９％弗酸とエチルアル
コールとの混合液（１０：１）、室温の場合について取
り上げたが、本発明はかかる条件に限定されるものでは
ない。
【０１２６】ＨＦ濃度は、エッチング液に対して、好ま
しくは１〜９５％、より好ましくは５〜９０％、さらに
好ましくは５〜８０％の範囲で設定される。アルコール
濃度は、エッチング液に対して、好ましくは８０％以
下、より好ましくは６０％以下、さらに好ましくは４０
％以下で、且つ上記アルコールの効果を奏する範囲で設
定される。温度は、好ましくは０〜１００℃、より好ま
しくは５〜８０℃、さらに好ましくは５〜６０℃の範囲
で設定される。
【０１２７】本発明に用いられるアルコールはエチルア
ルコールのほか、イソプロピルアルコールなど製造工程
等に実用上差し支えなく、さらに上記アルコール添加効
果を望むことのできるアルコールを用いることができ
る。 （実施態様例３−２）実施態様例２−１及び実施態様例
２−２においてエッチング液として使用した弗酸を弗酸
と過酸化水素水との混合液に代えてエッチングを行なう
ことも可能である。この場合、実施態様例２−１及び実
施態様例２−２と同様に非多孔質Ｓｉをエッチングせず
に、効率よく、しかも均一に、多孔質Ｓｉを選択的にエ
ッチングすることができる。
【０１２８】以下に、本実施態様例で使用する弗酸と過
酸化水素水との混合液による、多孔質Ｓｉの選択エッチ
ング法について述べる。
【０１２９】図７に、多孔質Ｓｉと単結晶Ｓｉを、４９
％弗酸と３０％過酸化水素水との混合液（１：５）に浸
潤し、撹拌したときのエッチングされた多孔質Ｓｉと単
結晶Ｓｉの厚みのエッチング時間依存性を示す。
【０１３０】多孔質Ｓｉは単結晶Ｓｉを陽極化成によっ
て作成し、その条件を以下にしめす。陽極化成によって
形成する多孔質Ｓｉの出発材料は、単結晶Ｓｉに限定さ
れるものではなく、他の結晶構造のＳｉでも可能であ
る。
【０１３１】 印加電圧： ２．６（Ｖ） 電流密度： ３０（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝
１：１：１ 時間： ２．４（時間） 多孔質Ｓｉの厚み： ３００（μｍ） Ｐｏｒｏｓｉｔｙ： ５６（％） 上記条件により作成した多孔質Ｓｉを室温において４９
％弗酸と３０％過酸化水素水との混合液（１：５）（白
丸）に撹拌することなしに浸潤した。のちに、該多孔質
Ｓｉの厚みの減少を測定した。多孔質Ｓｉは急速にエッ
チングされ、４０分ほどで１１２μｍ、更に、８０分経
過させると２５６μｍの層厚にわたって、高度の表面性
を有して、均一にエッチングされた。エッチング速度は
溶液濃度及び、温度に依存する。
【０１３２】また、５００μｍ厚の非多孔質Ｓｉを室温
において４９％弗酸と３０％過酸化水素水との混合液
（１：５）（黒丸）に浸潤し、撹拌した。のちに、該非
多孔質Ｓｉの厚みの減少を測定した。非多孔質Ｓｉは、
１２０分経過した後にも、５０オングストローム以下し
かエッチングされなかった。
【０１３３】特に、過酸化水素水を添加することによっ
て、シリコンの酸化を増速し、反応速度を無添加に比べ
て増速することが可能であり、更に過酸化水素水の比率
を変えることにより、その反応速度を制御することがで
きる。
【０１３４】エッチング後の多孔質Ｓｉと非多孔質Ｓｉ
を水洗し、その表面を２次イオンにより微量分析したと
ころ何等不純物は検出されなかった。
【０１３５】過酸化水素水の溶液濃度は、ここでは３０
％としたが、下記の過酸化水素水の添加効果がそこなわ
れず、且つ製造工程等で実用上差し支えない濃度で設定
される。
【０１３６】なお、エッチング速度は弗酸、過酸化水素
水の溶液濃度及び温度に依存する。過酸化水素水を添加
することによって、シリコンの酸化を増速し、反応速度
を無添加に比べて増速することが可能となり、更に過酸
化水素水の比率を変えることにより、その反応速度を制
御することができる。
【０１３７】エッチング溶液濃度及び温度の条件は、弗
酸及び上記過酸化水素水の効果を奏し、エッチング速度
が製造工程等で実用上差し支えない範囲で設定される。
本実施態様例では、一例として、４９％弗酸と過酸化水
素水との混合液（１：５）、室温の場合について取り上
げたが、本発明はかかる条件に限定されるものではな
い。
【０１３８】ＨＦ濃度は、エッチング液に対して、好ま
しくは１〜９５％、より好ましくは５〜９０％、さらに
好ましくは５〜８０％の範囲で設定される。Ｈ2 Ｏ2 濃
度は、エッチング液に対して、好ましくは１〜９５％、
より好ましくは５〜９０％、さらに好ましくは１０〜８
０％で、且つ上記過酸化水素水の効果を奏する範囲で設
定される。温度は、好ましくは０〜１００℃、より好ま
しくは５〜８０℃、さらに好ましくは５〜６０℃の範囲
で設定される。 （実施態様例３−３）実施態様例２−１及び実施態様例
２−２においてエッチング液として使用した弗酸を弗酸
とアルコール及び過酸化水素水との混合液に代えてエッ
チングを行なうことも可能である。この場合、実施態様
例２−１及び実施態様例２−２と同様に非多孔質Ｓｉを
エッチングせずに、効率よく、しかも均一に、多孔質Ｓ
ｉを選択的にエッチングすることができる。
【０１３９】以下に、本実施態様例で使用する弗酸とア
ルコールと過酸化水素水との混合液による、多孔質Ｓｉ
の選択エッチング法について述べる。
【０１４０】図８に、多孔質Ｓｉと単結晶Ｓｉを、４９
％弗酸とアルコールと３０％過酸化水素水との混合液
（１０：６：５０）に撹拌することなしに浸潤したとき
のエッチングされた多孔質Ｓｉと単結晶Ｓｉの厚みのエ
ッチング時間依存性を示す。
【０１４１】多孔質Ｓｉは単結晶Ｓｉを陽極化成によっ
て作成し、その条件を以下にしめす。陽極化成によって
形成する多孔質Ｓｉの出発材料は、単結晶Ｓｉに限定さ
れるものではなく、他の結晶構造のＳｉでも可能であ
る。
【０１４２】 印加電圧： ２．６（Ｖ） 電流密度： ３０（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝
１：１：１ 時間： ２．４（時間） 多孔質Ｓｉの厚み： ３００（μｍ） Ｐｏｒｏｓｉｔｙ： ５６（％） 上記条件により作成した多孔質Ｓｉを室温において４９
％弗酸とアルコールと３０％過酸化水素水との混合液
（１０：６：５０）（白丸）に撹拌することなしに浸潤
した。のちに、該多孔質Ｓｉの厚みの減少を測定した。
多孔質Ｓｉは急速にエッチングされ、４０分ほどで１０
７μｍ、更に、８０分経過させると２４４μｍも、高度
の表面性を有して、均一にエッチングされる。エッチン
グ速度は溶液濃度及び、温度に依存する。
【０１４３】また、５００μｍ厚の非多孔質Ｓｉを室温
において４９％弗酸とアルコールと３０％過酸化水素水
との混合液（１０：６：５０）（黒丸）に撹拌すること
なしに浸潤した。のちに、該非多孔質Ｓｉの厚みの減少
を測定した。非多孔質Ｓｉは、１２０分経過した後に
も、５０オングストローム以下しかエッチングされなか
った。
【０１４４】エッチング後の多孔質Ｓｉと非多孔質Ｓｉ
を水洗し、その表面を２次イオンにより微量分析したと
ころ何等不純物は検出されなかった。
【０１４５】過酸化水素水の溶液濃度は、ここでは３０
％であるが、下記の過酸化水素水の添加効果がそこなわ
れず、且つ製造工程等で実用上差し支えない濃度で設定
される。
【０１４６】なお、エッチング速度は弗酸、過酸化水素
水の溶液濃度及び温度に依存する。過酸化水素水を添加
することによって、シリコンの酸化を増速し、反応速度
を無添加に比べて増速することが可能となり、更に過酸
化水素水の比率を変えることにより、その反応速度を制
御することができる。またアルコールを添加することに
よって、エッチングによる反応生成気体の気泡を、瞬時
にエッチング表面から、撹拌することなく、除去でき、
均一にかつ効率よく多孔質Ｓｉをエッチングすることが
できる。
【０１４７】エッチング溶液濃度及び温度の条件は、弗
酸及び上記過酸化水素水と上記アルコールの効果を奏
し、エッチング速度が製造工程等で実用上差し支えない
範囲で設定される。本実施態様例では、一例として、４
９％弗酸とエチルアルコールと過酸化水素水との混合液
（１０：６：５０）、室温の場合について取り上げた
が、本発明はかかる条件に限定されるものではない。
【０１４８】ＨＦ濃度は、エッチング液に対して、好ま
しくは１〜９５％、より好ましくは５〜９０％、さらに
好ましくは５〜８０％の範囲で設定される。Ｈ2 Ｏ2 濃
度は、エッチング液に対して、好ましくは１〜９５％、
より好ましくは５〜９０％、さらに好ましくは１０〜８
０％で、且つ上記過酸化水素水の効果を奏する範囲で設
定される。アルコール濃度は、エッチング液に対して、
好ましくは８０％以下、より好ましくは６０％以下、さ
らに好ましくは４０％以下で、且つ上記アルコールの効
果を奏する範囲で設定される。温度は、好ましくは０〜
１００℃、より好ましくは５〜８０℃、さらに好ましく
は５〜６０℃の範囲で設定される。
【０１４９】本発明に用いられるアルコールはエチルア
ルコールのほか、イソプロピルアルコールなど製造工程
等に実用上差し支えなく、さらに上記アルコール添加効
果を望むことのできるアルコールを用いることができ
る。 （実施態様例３−４）実施態様例２−１及び実施態様例
２−２においてエッチング液として使用した弗酸をバッ
ファード弗酸に代えてエッチングを行なうことも可能で
ある。この場合、実施態様例２−１及び実施態様例２−
２と同様に非多孔質Ｓｉをエッチングせずに、効率よ
く、しかも均一に、多孔質Ｓｉを選択的にエッチングす
ることができる。
【０１５０】以下に、本実施態様例で使用するバッファ
ード弗酸による、多孔質Ｓｉの選択エッチング法につい
て述べる。
【０１５１】図９に、多孔質Ｓｉと単結晶Ｓｉを、バッ
ファード弗酸（４．５％弗酸と３６％弗化アンモニウム
との混合水溶液）に浸潤し、撹拌したときのエッチング
された多孔質Ｓｉと単結晶Ｓｉの厚みのエッチング時間
依存性を示す。
【０１５２】多孔質Ｓｉは単結晶Ｓｉを陽極化成によっ
て作成し、その条件を以下にしめす。陽極化成によって
形成する多孔質Ｓｉの出発材料は、単結晶Ｓｉに限定さ
れるものではなく、他の結晶構造のＳｉでも可能であ
る。
【０１５３】 印加電圧： ２．６（Ｖ） 電流密度： ３０（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝
１：１：１ 時間： ２．４（時間） 多孔質Ｓｉの厚み： ３００（μｍ） Ｐｏｒｏｓｉｔｙ： ５６（％） 上記条件により作成した多孔質Ｓｉを室温においてバッ
ファード弗酸（４．５％弗酸と３６％弗化アンモニウム
との混合水溶液）（白丸）に撹拌することなしに浸潤し
た。のちに、該多孔質Ｓｉの厚みの減少を測定した。多
孔質Ｓｉは急速にエッチングされ、４０分ほどで７０μ
ｍ、更に、１２０分経過させると１１８μｍも、高度の
表面性を有して、均一にエッチングされる。エッチング
速度は溶液濃度及び、温度に依存する。
【０１５４】また、５００μｍ厚の非多孔質Ｓｉを室温
においてバッファード弗酸（４．５％弗酸と３６％弗化
アンモニウムとの混合水溶液）（黒丸）に浸潤し、撹拌
した。のちに、該非多孔質Ｓｉの厚みの減少を測定し
た。非多孔質Ｓｉは、１２０分経過した後にも、５０オ
ングストローム以下しかエッチングされなかった。
【０１５５】エッチング後の多孔質Ｓｉと非多孔質Ｓｉ
を水洗し、その表面を２次イオンにより微量分析したと
ころ何等不純物は検出されなかった。
【０１５６】バッファード弗酸としては、フッ化アンモ
ニウム（ＮＨ4 Ｆ）３６％、フッ化水素（ＨＦ）４．５
％の水溶液が用いられる。
【０１５７】なお、エッチング速度は溶液濃度及び温度
に依存する。溶液濃度及び温度の条件は実用上差し支え
ない範囲で設定される。本願では、一例として、フッ化
アンモニウム（ＮＨ4 Ｆ）３６％、フッ化水素（ＨＦ）
４．５％の水溶液のバッファード弗酸、室温の場合につ
いて取り上げたが、本発明はかかる溶液濃度及び温度条
件に限定されるものではない。
【０１５８】バッファード弗酸中のＨＦ濃度は、エッチ
ング液に対して、好ましくは１〜９５％、より好ましく
は１〜８５％、さらに好ましくは１〜７０％の範囲で設
定され、バッファード弗酸中のＮＨ4 Ｆ濃度は、エッチ
ング液に対して、好ましくは１〜９５％、より好ましく
は５〜９０％、さらに好ましくは５〜８０％の範囲で設
定される。温度は、好ましくは０〜１００℃、より好ま
しくは５〜８０℃、さらに好ましくは５〜６０℃の範囲
で設定される。 （実施態様例３−５）実施態様例２−１及び実施態様例
２−２においてエッチング液として使用した弗酸をバッ
ファード弗酸とアルコールとの混合液に代えてエッチン
グを行なうことも可能である。この場合、実施態様例２
−１及び実施態様例２−２と同様に非多孔質Ｓｉをエッ
チングせずに、効率よく、しかも均一に、多孔質Ｓｉを
選択的にエッチングすることができる。
【０１５９】以下に、本実施態様例で使用するバッファ
ード弗酸とアルコールとの混合液による、多孔質Ｓｉの
選択エッチング法について述べる。
【０１６０】図１０に、多孔質Ｓｉと単結晶Ｓｉを、バ
ッファード弗酸（４．５％弗酸と３６％弗化アンモニウ
ムとの混合水溶液）とアルコールとの混合液（１０：
１）に撹はんすることなしに浸潤したときのエッチング
された多孔質Ｓｉと単結晶Ｓｉの厚みのエッチング時間
依存性を示す。
【０１６１】多孔質Ｓｉは単結晶Ｓｉを陽極化成によっ
て作成し、その条件を以下にしめす。陽極化成によって
形成する多孔質Ｓｉの出発材料は、単結晶Ｓｉに限定さ
れるものではなく、他の結晶構造のＳｉでも可能であ
る。
【０１６２】 印加電圧： ２．６（Ｖ） 電流密度： ３０（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝
１：１：１ 時間： ２．４（時間） 多孔質Ｓｉの厚み： ３００（μｍ） Ｐｏｒｏｓｉｔｙ： ５６（％） 上記条件により作成した多孔質Ｓｉを室温においてバッ
ファード弗酸（４．５％弗酸と３６％弗化アンモニウム
との混合水溶液）とアルコールとの混合液（１０：１）
（白丸）に撹はんすることなしに浸潤した。のちに、該
多孔質Ｓｉの厚みの減少を測定した。多孔質Ｓｉは急速
にエッチングされ、４０分ほどで８３μｍ、更に、１２
０分経過させると１４０μｍも、高度の表面性を有し
て、均一にエッチングされる。エッチング速度は溶液濃
度及び、温度に依存する。
【０１６３】また、５００μｍ厚の非多孔質Ｓｉを室温
においてバッファード弗酸（４．５％弗酸と３６％弗化
アンモニウムとの混合水溶液）とアルコールとの混合液
（１０：１）（黒丸）に撹はんすることなしに浸潤し
た。のちに、該非多孔質Ｓｉの厚みの減少を測定した。
非多孔質Ｓｉは、１２０分経過した後にも、５０オング
ストローム以下しかエッチングされなかった。
【０１６４】エッチング後の多孔質Ｓｉと非多孔質Ｓｉ
を水洗し、その表面を二次イオンにより微量分析したと
ころ何等不純物は検出されなかった。
【０１６５】なお、エッチング速度はバッファード弗酸
の溶液濃度及び温度に依存する。アルコールを添加する
ことによって、エッチングによる反応生成気体の気泡
を、瞬時にエッチング表面から、撹拌することなく、除
去でき、均一にかつ効率よく多孔質Ｓｉをエッチングす
ることができる。
【０１６６】エッチング溶液濃度及び温度の条件は、エ
ッチング速度が製造工程等で実用上差し支えない範囲及
び上記アルコールの効果を奏する範囲で設定される。本
実施態様例では、一例として、バッファード弗酸（４．
５％弗酸と３６％弗化アンモニウムとの混合水溶液）と
エチルアルコールとの混合液（１０：１）、室温の場合
について取り上げたが、本発明はかかる条件に限定され
るものではない。
【０１６７】バッファード弗酸中のＨＦ濃度は、エッチ
ング液に対して、好ましくは１〜９５％、より好ましく
は１〜８５％、さらに好ましくは１〜７０％の範囲で設
定される。
【０１６８】またバッファード弗酸中の弗化アンモニウ
ム（ＮＨ4 Ｆ）濃度は、エッチング液に対して、好まし
くは１〜９５％、より好ましくは５〜９０％、更に好ま
しくは５〜８０％の範囲で設定される。
【０１６９】アルコール濃度は、エッチング液に対し
て、好ましくは８０％以下、より好ましくは６０％以
下、さらに好ましくは４０％以下で、且つ上記アルコー
ルの効果を奏する範囲で設定される。
【０１７０】温度は、好ましくは０〜１００℃、より好
ましくは５〜８０℃、さらに好ましくは５〜６０℃の範
囲で設定される。
【０１７１】本発明に用いられるアルコールはエチルア
ルコールのほか、イソプロピルアルコールなど製造工程
等に実用上差し支えなく、さらに上記アルコール添加効
果を望むことのできるアルコールを用いることができ
る。 （実施態様例３−６）実施態様例２−１及び実施態様例
２−２においてエッチング液として使用した弗酸をバッ
ファード弗酸と過酸化水素水との混合液に代えてエッチ
ングを行なうことも可能である。この場合、実施態様例
２−１及び実施態様例２−２と同様に非多孔質Ｓｉをエ
ッチングせずに、効率よく、しかも均一に、多孔質Ｓｉ
を選択的にエッチングすることができる。
【０１７２】以下に、本実施態様例で使用するバッファ
ード弗酸と過酸化水素水との混合液による、多孔質Ｓｉ
の選択エッチング法について述べる。
【０１７３】図１１に、多孔質Ｓｉと単結晶Ｓｉを、バ
ッファード弗酸（４．５％弗酸と３６％弗化アンモニウ
ムとの混合水溶液）３０％過酸化水素水との混合液
（１：５）に浸潤し、撹拌したときのエッチングされた
多孔質Ｓｉと単結晶Ｓｉの厚みのエッチング時間依存性
を示す。
【０１７４】多孔質Ｓｉは単結晶Ｓｉを陽極化成によっ
て作成し、その条件を以下にしめす。陽極化成によって
形成する多孔質Ｓｉの出発材料は、単結晶Ｓｉに限定さ
れるものではなく、他の結晶構造のＳｉでも可能であ
る。
【０１７５】 印加電圧： ２．６（Ｖ） 電流密度： ３０（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝
１：１：１ 時間： ２．４（時間） 多孔質Ｓｉの厚み： ３００（μｍ） Ｐｏｒｏｓｉｔｙ： ５６（％） 上記条件により作成した多孔質Ｓｉを室温においてバッ
ファード弗酸（４．５％弗酸と３６％弗化アンモニウム
との混合水溶液）と３０％過酸化水素水との混合液
（１：５）（白丸）に浸潤し、撹拌した。のちに、該多
孔質Ｓｉの厚みの減少を測定した。多孔質Ｓｉは急速に
エッチングされ、４０分ほどで８８μｍ、更に、１２０
分経過させると１４７μｍも、高度の表面性を有して、
均一にエッチングされる。エッチング速度は溶液濃度及
び、温度に依存する。
【０１７６】また、５００μｍ厚の非多孔質Ｓｉを室温
においてバッファード弗酸（４．５％弗酸と３６％弗化
アンモニウムとの混合水溶液）と３０％過酸化水素水と
の混合液（１：５）（黒丸）に浸潤し、撹拌した。のち
に、該非多孔質Ｓｉの厚みの減少を測定した。非多孔質
Ｓｉは、１２０分経過した後にも、５０オングストロー
ム以下しかエッチングされなかった。
【０１７７】エッチング後の多孔質Ｓｉと非多孔質Ｓｉ
を水洗し、その表面を２次イオンにより微量分析したと
ころ何等不純物は検出されなかった。
【０１７８】過酸化水素水の溶液濃度は、ここでは３０
％であるが、下記の過酸化水素水の添加効果がそこなわ
れず、且つ製造工程等で実用上差し支えない濃度で設定
される。
【０１７９】なお、エッチング速度はバッファード弗
酸，過酸化水素水の溶液濃度及び温度に依存する。過酸
化水素水を添加することによって、シリコンの酸化を増
速し、反応速度を無添加に比べて増速することが可能と
なり、更に過酸化水素水の比率を変えることにより、そ
の反応速度を制御することができる。
【０１８０】エッチング溶液濃度及び温度の条件は、バ
ッファード弗酸及び上記過酸化水素水の効果を奏し、エ
ッチング速度が製造工程等で実用上差し支えない範囲で
設定される。本願では、一例として、バッファード弗酸
と過酸化水素水との混合液（１：５）、室温の場合につ
いて取り上げたが、本発明はかかる条件に限定されるも
のではない。
【０１８１】バッファード弗酸中のＨＦ濃度は、エッチ
ング液に対して、好ましくは１〜９５％、より好ましく
は１〜８５％、さらに好ましくは１〜７０％の範囲で設
定される。
【０１８２】Ｈ2 Ｏ2 濃度は、エッチング液に対して、
好ましくは１〜９５％、より好ましくは５〜９０％、さ
らに好ましくは１０〜８０％で、且つ上記過酸化水素水
の効果を奏する範囲で設定される。
【０１８３】温度は、好ましくは０〜１００℃、より好
ましくは５〜８０℃、さらに好ましくは５〜６０℃の範
囲で設定される。 （実施態様例３−７）実施態様例２−１及び実施態様例
２−２においてエッチング液として使用した弗酸をバッ
ファード弗酸とアルコール及び過酸化水素水との混合液
に代えてエッチングを行なうことも可能である。この場
合、実施態様例２−１及び実施態様例２−２と同様に非
多孔質Ｓｉをエッチングせずに、効率よく、しかも均一
に多孔質Ｓｉを選択的にエッチングすることができる。
【０１８４】以下に、本実施態様例で使用するバッファ
ード弗酸とアルコールと過酸化水素水との混合液によ
る、多孔質Ｓｉの選択エッチング法について述べる。
【０１８５】図１２に、多孔質Ｓｉと単結晶Ｓｉを、バ
ッファード弗酸（４．５％弗酸と３６％弗化アンモニウ
ムとの混合水溶液）とアルコールと３０％過酸化水素水
との混合液（１０：６：５０）に撹拌することなしに浸
潤したときのエッチングされた多孔質Ｓｉと単結晶Ｓｉ
の厚みのエッチング時間依存性を示す。
【０１８６】多孔質Ｓｉは単結晶Ｓｉを陽極化成によっ
て作成し、その条件を以下にしめす。陽極化成によって
形成する多孔質Ｓｉの出発材料は、単結晶Ｓｉに限定さ
れるものではなく、他の結晶構造のＳｉでも可能であ
る。
【０１８７】 印加電圧： ２．６（Ｖ） 電流密度： ３０（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝
１：１：１ 時間： ２．４（時間） 多孔質Ｓｉの厚み： ３００（μｍ） Ｐｏｒｏｓｉｔｙ： ５６（％） 上記条件により作成した多孔質Ｓｉを室温においてバッ
ファード弗酸（４．５％弗酸と３６％弗化アンモニウム
との混合水溶液）とアルコールと３０％過酸化水素水と
の混合液（１０：６：５０）（白丸）に撹拌することな
しに浸潤した。のちに、該多孔質Ｓｉの厚みの減少を測
定した。多孔質Ｓｉは急速にエッチングされ、４０分ほ
どで８３μｍ、更に、１２０分経過させると１４０μｍ
も、高度の表面性を有して、均一にエッチングされる。
エッチング速度は溶液濃度及び、温度に依存する。
【０１８８】また、５００μｍ厚の非多孔質Ｓｉを室温
においてバッファード弗酸（４．５％弗酸と３６％弗化
アンモニウムとの混合水溶液）とアルコールと３０％過
酸化水素水との混合液（１０：６：５０）（黒丸）に撹
拌することなしに浸潤した。のちに、該非多孔質Ｓｉの
厚みの減少を測定した。非多孔質Ｓｉは、１２０分経過
した後にも、５０オングストローム以下しかエッチング
されなかった。
【０１８９】エッチング後の多孔質Ｓｉと非多孔質Ｓｉ
を水洗し、その表面を２次イオンにより微量分析したと
ころ何等不純物は検出されなかった。
【０１９０】過酸化水素水の溶液濃度は、ここでは３０
％であるが、下記の過酸化水素水の添加効果がそこなわ
れず、且つ製造工程等で実用上差し支えない濃度で設定
される。
【０１９１】なお、エッチング速度は弗酸，過酸化水素
水の溶液濃度及び温度に依存する。
【０１９２】過酸化水素水を添加することによって、シ
リコンの酸化を増速し、反応速度を無添加に比べて増速
することが可能となり、更に過酸化水素水の比率を変え
ることにより、その反応速度を制御することができる。
【０１９３】またアルコールを添加することによって、
エッチングによる反応生成気体の気泡を、瞬時にエッチ
ング表面から、撹拌することなく、除去でき、均一にか
つ効率よく多孔質Ｓｉをエッチングすることができる。
【０１９４】エッチング溶液濃度及び温度の条件は、バ
ッファード弗酸及び上記過酸化水素水と上記アルコール
の効果を奏し、エッチング速度が製造工程等で実用上差
し支えない範囲で設定される。本実施態様例では、一例
として、バッファード弗酸とエチルアルコールと過酸化
水素水との混合液（１０：６：５０）、室温の場合につ
いて取り上げたが、本発明はかかる条件に限定されるも
のではない。
【０１９５】バッファード弗酸中のＨＦ濃度は、エッチ
ング液に対して、好ましくは１〜９５％、より好ましく
は５〜９０％、さらに好ましくは５〜８０％の範囲で設
定される。Ｈ2 Ｏ2 濃度は、エッチング液に対して、好
ましくは１〜９５％、より好ましくは５〜９０％、さら
に好ましくは１０〜８０％で、且つ上記過酸化水素水の
効果を奏する範囲で設定される。
【０１９６】アルコールの濃度は、エッチング液に対し
て、好ましくは８０％以下、より好ましくは６０％以
下、さらに好ましくは４０％以下で、且つ上記アルコー
ルの効果を奏する範囲で設定される。
【０１９７】温度は、好ましくは０〜１００℃、より好
ましくは５〜８０℃、さらに好ましくは５〜６０℃の範
囲で設定される。
【０１９８】本発明に用いられるアルコールはエチルア
ルコールのほか、イソプロピルアルコールなど製造工程
等に実用上差し支えなく、さらに上記アルコール添加効
果を望むことのできるアルコールを用いることができ
る。
【０１９９】
【実施例】以下、具体的な実施例によって本発明を詳し
く説明するが本発明にはこれら実施例に限定されるもの
ではない。 （実施例１）（酸化層を形成しない例） 本実施例は、図１の工程に従って、説明する。
【０２００】まず２００μｍの厚みを持った比抵抗０．
０１Ω・ｃｍのＰ型あるいはＮ型（１００）単結晶Ｓｉ
基板を、５０％のＨＦ溶液中において陽極化成を行っ
た。このときの電流密度は、１００ｍＡ／ｃｍ2 であっ
た。また、このときの多孔質化速度は、８．４μｍ／ｍ
ｉｎ．であり、２００μｍの厚みを持った（１００）Ｓ
ｉ基板全体は、２４分で多孔質化された（図１
（ａ））。
【０２０１】次に、該（１００）多孔質Ｓｉ基板上に、
ＭＢＥ（分子線エピタキシー：Ｍｏｌｅｃｕｌａｒ Ｂ
ｅａｍ Ｅｐｉｔａｘｙ）法により、０．０６３Ω・ｃ
ｍのＳｉエピタキシャル層１３を０．５μｍ低温成長さ
せた。堆積条件は、以下のとおりである（図１
（ｂ））。
【０２０２】 温度： ７００℃ 圧力： １×１０-9Ｔｏｒｒ 成長速度： ０．１ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面に光学研磨を施した
溶融石英ガラス基板１４を重ね合わせ、接触させた（図
１（ｃ））。
【０２０３】比抵抗０．０１Ω・ｃｍのＳｉ単結晶のフ
ッ硝酸酢酸溶液（４９％弗酸：７０％硝酸：９９．５％
酢酸＝１：３：８）に対するエッチング速度は、約毎分
１μｍ弱程度であるが、０．０６３Ω・ｃｍのＳｉ単結
晶１３はこのエッチング液ではほとんどエッチングされ
ない。また、前述したように、多孔質層のエッチング速
度はその百倍ほど増速される。すなわち、２００μｍの
厚みを持った多孔質化されたＳｉ基板は、２分で除去さ
れ、溶融石英ガラス基板１４上に０．５μｍの厚みを持
った単結晶Ｓｉ層１３が形成できた。エピタキシャル層
１３には何ら変化はなかった。このとき、溶融石英ガラ
ス基板１４裏面は０．１μｍエッチングされるが、その
表面は、元の光学研磨面と何ら差はなかった（図１
（ｄ））。
【０２０４】その後、酸素雰囲気中で８００℃、０．５
時間加熱することにより、ＳＯＩ薄膜層１３と溶融石英
ガラス基板１４は強固に接合された（図１（ｅ））。
【０２０５】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。 （実施例２）まず２００μｍの厚みを持った比抵抗０．
０１Ω・ｃｍのＰ型あるいはＮ型（１００）単結晶Ｓｉ
基板を、５０％のＨＦ溶液中において陽極化成を行っ
た。このときの電流密度は、１００ｍＡ／ｃｍ2 であっ
た。また、このときの多孔質化速度は、８．４μｍ／ｍ
ｉｎ．であり、２００μｍの厚みを持った（１００）Ｓ
ｉ基板全体は、２４分で多孔質化された（図１
（ａ））。
【０２０６】次に、該（１００）多孔質Ｓｉ基板上に、
ＭＢＥ（分子線エピタキシー：Ｍｏｌｅｃｕｌａｒ Ｂ
ｅａｍ Ｅｐｉｔａｘｙ）法により、０．０６３Ω・ｃ
ｍのＳｉエピタキシャル層１３を０．５μｍ低温成長さ
せた。堆積条件は、以下のとおりである（図１
（ｂ））。
【０２０７】 温度： ７００℃ 圧力： １×１０-9Ｔｏｒｒ 成長速度： ０．１ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面を酸化した後、酸化
膜の表面に光学研磨を施した溶融石英ガラス基板１４を
重ね合わせ、接触させた（図１（ｃ））。
【０２０８】比抵抗０．０１Ω・ｃｍのＳｉ単結晶のフ
ッ硝酸酢酸溶液（４９％弗酸：７０％硝酸：９９．５％
酢酸＝１：３：８）に対するエッチング速度は、約毎分
１μｍ弱程度であるが、０．０６３Ω・ｃｍのＳｉ単結
晶１３はこのエッチング液ではほとんどエッチングされ
ない。また、前述したように、多孔質層のエッチング速
度はその百倍ほど増速される。すなわち、２００μｍの
厚みを持った多孔質化されたＳｉ基板は、２分で除去さ
れ、溶融石英ガラス基板１４上に０．５μｍの厚みを持
った単結晶Ｓｉ層１３が形成できた。エピタキシャル層
１３には何ら変化はなかった。このとき、溶融石英ガラ
ス基板１４裏面は０．１μｍエッチングされるが、その
表面は、元の光学研磨面と何ら差はなかった（図１
（ｄ））。
【０２０９】その後、酸素雰囲気中で８００℃、０．５
時間加熱することにより、ＳＯＩ薄膜層１３と溶融石英
ガラス基板１４は強固に接合された（図１（ｅ））。
【０２１０】透過電子顕微鏡による断面観察の結果、実
施例１と同様に、Ｓｉ層には新たな結晶欠陥は導入され
ておらず、良好な結晶性が維持されていることが確認さ
れた。 （実施例３）本実施例は、図１の工程に従って実施し
た。
【０２１１】まず２００μｍの厚みを持った、Ｐ型ある
いは高濃度Ｎ型（１００）単結晶Ｓｉ基板を、５０％の
ＨＦ溶液中において陽極化成を行った。このときの電流
密度は、１００ｍＡ／ｃｍ2 であった。また、このとき
の多孔質化速度は、８．４μｍ／ｍｉｎ．であり、２０
０μｍの厚みを持った（１００）Ｓｉ基板全体は、２４
分で多孔質化された（図１（ａ））。
【０２１２】次に、該（１００）多孔質Ｓｉ基板上に、
プラズマＣＶＤ法により、Ｓｉエピタキシャル層を０．
５μｍ低温成長させた。堆積条件は、以下のとおりであ
る（図１（ｂ））。
【０２１３】 ガス： ＳｉＨ4 高周波電力： １００Ｗ 温度： ８００℃ 圧力： １×１０-2Ｔｏｒｒ 成長速度： ２．５ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面を酸化した後、酸化
膜の表面に光学研磨を施した５００℃付近に軟化点のあ
るガラス基板を重ね合わせ、接触させる（図１
（ｃ））。
【０２１４】通常のＳｉ単結晶のＫＯＨ，６Ｍ溶液に対
するエッチング速度は、約毎分１μｍ弱程度であるが、
前述したように、多孔質層のエッチング速度はその百倍
ほど増速される。すなわち、２００μｍの厚みを持った
多孔質化されたＳｉ基板は、２分で除去され、低軟化点
ガラス基板上に０．５μｍの厚みを持った単結晶Ｓｉ層
が形成できた。エピタキシャル層には何ら変化はなかっ
た（図１（ｄ））。
【０２１５】その後、酸素雰囲気中で４５０℃、０．５
時間加熱することにより、ＳＯＩ薄膜層と低軟化点ガラ
ス基板は強固に接合された（図１（ｅ））。
【０２１６】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。 （実施例４）まず２００μｍの厚みを持った、Ｐ型ある
いは高濃度Ｎ型（１００）単結晶Ｓｉ基板を５０％のＨ
Ｆ溶液中において陽極化成を行った。このときの電流密
度は、１００ｍＡ／ｃｍ2 であった。また、このときの
多孔質化速度は、８．４μｍ／ｍｉｎ．であり、２００
μｍの厚みを持った（１００）Ｓｉ基板全体は、２４分
で多孔質化された（図１（ａ））。
【０２１７】次に、該（１００）多孔質Ｓｉ基板上にバ
イアス・スパッタ法により、Ｓｉエピタキシャル層を１
μｍ低温成長させた。堆積条件は、以下のとおりである
（図１（ｂ））。
【０２１８】 ＲＦ周波数： １００ＭＨｚ 高周波電力： ６００Ｗ 温度： ３００℃ Ａｒガス圧力： ８×１０-3Ｔｏｒｒ 成長速度： ６０ｍｉｎ． ターゲット直流バイアス： −２００Ｖ 基板直流バイアス： ＋５Ｖ 次に、このエピタキシャル層の表面を酸化した後、酸化
膜の表面に光学研磨を施した５００℃付近に軟化点のあ
るガラス基板を重ね合わせ、接触させる（図１
（ｃ））。
【０２１９】通常のＳｉ単結晶のＮａＯＨ，７Ｍ溶液に
対するエッチング速度は、約毎分１μｍ弱程度である
が、前述したように、多孔質層のエッチング速度はその
百倍ほど増速される。すなわち、２００μｍの厚みを持
った多孔質化されたＳｉ基板は、２分で除去され、低軟
化点ガラス基板上に１μｍの厚みを持った単結晶Ｓｉ層
が形成できた。エピタキシャル層には何ら変化はなかっ
た。（図１（ｄ））。
【０２２０】その後、酸素雰囲気中で４５０℃、０．５
時間加熱することにより、ＳＯＩ薄膜層と低軟化点ガラ
ス基板は強固に接合された（図１（ｅ））。
【０２２１】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。 （実施例５）本実施例も同様に図１の工程に従って実施
した。
【０２２２】２００μｍの厚みを持った比抵抗０．０１
Ω・ｃｍのＰ型あるいはＮ型（１００）単結晶Ｓｉ基板
を、５０％のＨＦ溶液中において陽極化成を行った。こ
のときの電流密度は、１００ｍＡ／ｃｍ2 であった。ま
た、このときの多孔質化速度は、８．４μｍ／ｍｉｎ．
であり、２００μｍの厚みを持った（１００）Ｓｉ基板
全体は、２４分で多孔質化された。
【０２２３】該（１００）多孔質Ｓｉ基板上に液相成長
法により、０．０６３Ω・ｃｍのＳｉエピタキシャル層
を０．５μｍ低温成長させた。堆積条件は、以下のとお
りである。
【０２２４】 溶媒： Ｓｎ 成長温度： ９００℃ 成長雰囲気： Ｈ2 成長時間： １０ｍｉｎ． 次に、このエピタキシャル層の表面を酸化した後、酸化
膜の表面に光学研磨を施した８００℃付近に軟化点のあ
るガラス基板を重ね合わせ、接触させる。
【０２２５】比抵抗０．０１Ω・ｃｍのＳｉ単結晶のフ
ッ硝酸酢酸溶液（４９％弗酸：７０％硝酸：９９．５％
酢酸＝１：３：８）に対するエッチング速度は、約毎分
１μｍ弱程度であるが、０．０６３Ω・ｃｍのＳｉ単結
晶はこのエッチング液ではほとんどエッチングされな
い。また前述したように、多孔質層のエッチング速度は
その百倍ほど増速される。すなわち、２００μｍの厚み
を持った多孔質化されたＳｉ基板は、２分で除去され、
ガラス基板上に０．５μｍの厚みを持った単結晶Ｓｉ層
が形成できた。エピタキシャル層には何ら変化はなかっ
た。このとき、溶融石英ガラス基板裏面は０．１μｍエ
ッチングされるが、その表面は、元の光学研磨面と何ら
差はなかった。
【０２２６】その後、酸素雰囲気中で７５０℃、０．５
時間加熱することにより、ＳＯＩ薄膜層とガラス基板は
強固に接合された。
【０２２７】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。 （実施例６）図１の工程に従って、本実施例を実施し
た。
【０２２８】２００μｍの厚みを持った、Ｐ型あるいは
Ｎ型（１００）単結晶Ｓｉ基板を５０％のＨＦ溶液中に
おいて陽極化成を行った。このときの電流密度は、１０
０ｍＡ／ｃｍ2 であった。また、このときの多孔質化速
度は、８．４μｍ／ｍｉｎ．であり、２００μｍの厚み
を持った（１００）Ｓｉ基板全体は、２４分で多孔質化
された。
【０２２９】該（１００）多孔質Ｓｉ基板上に減圧ＣＶ
Ｄ法により、Ｓｉエピタキシャル層を０．５μｍ低温成
長させた。堆積条件は、以下のとおりである。
【０２３０】 ソースガス： ＳｉＨ4 キャリアガス： Ｈ2 温度： ８５０℃ 圧力： １×１０-2Ｔｏｒｒ 成長速度： ３．３ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面を酸化した後、酸化
膜の表面に光学研磨を施した溶融石英ガラス基板を重ね
合わせ、接触させる。
【０２３１】通常のＳｉ単結晶のフッ硝酸溶液（４０％
弗酸：６５％硝酸：水＝６：１００：４０）に対するエ
ッチング速度は、約毎分０．５μｍ弱程度である。ま
た、前述したように、多孔質層のエッチング速度はその
百倍ほど増速される。すなわち、２００μｍの厚みを持
った多孔質化されたＳｉ基板は、４分で除去され、溶融
石英基板上に０．５μｍの厚みを持った単結晶Ｓｉ層が
形成できた。エピタキシャル層には何ら変化はなかっ
た。このとき、溶融石英ガラス基板裏面はほとんどエッ
チングされず、その表面は、元の光学研磨面と何ら差は
なかった。
【０２３２】ソースガスとして、ＳｉＨ2 Ｃｌ2 を用い
た場合には、成長温度を数十度上昇させる必要がある
が、多孔質基板に特有な増速エッチング特性は維持され
た。
【０２３３】その後、窒素雰囲気中で８００℃、０．５
時間加熱することにより、ＳＯＩ薄膜層と溶融石英ガラ
ス基板は強固に接合された。
【０２３４】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。 （実施例７）（酸化層を形成しない例） 図２の工程に従って、本実施例を実施した。
【０２３５】まず２００μｍの厚みを持った比抵抗０．
０１Ω・ｃｍのＰ型あるいはＮ型（１００）単結晶Ｓｉ
基板上にＣＶＤ法により、Ｓｉエピタキシャル層を１μ
ｍ成長させた。堆積条件は、以下のとおりである（図２
（ａ））。
【０２３６】 反応ガス流量： ＳｉＨ2 Ｃｌ2 １０００ ＳＣ
ＣＭ Ｈ2 ２３０ ｌ／ｍｉｎ． ＰＨ3 （５０ｐｐｍ） ７２ ＳＣＣＭ 温度： １０８０ ℃ 圧力： ８０ Ｔｏｒｒ 時間： ２ ｍｉｎ． この基板を５０％のＨＦ溶液中において陽極化成を行っ
た。このときの電流密度は、１００ｍＡ／ｃｍ2 であっ
た。また、このときの多孔質化速度は、８．４μｍ／ｍ
ｉｎ．であり、２００μｍの厚みを持った（１００）Ｓ
ｉ基板全体は、２４分で多孔質化された。前述したよう
に、この陽極化成では、（１００）Ｓｉ基板のみが多孔
質化され、Ｓｉエピタキシャル層には変化がなかった
（図２（ｂ））。
【０２３７】次に、このエピタキシャル層の表面に光学
研磨を施した溶融石英ガラス基板を重ね合わせ、接触さ
せた（図２（ｃ））。
【０２３８】比抵抗０．０１Ω・ｃｍのＳｉ単結晶のフ
ッ硝酸酢酸溶液（４９％弗酸：７０％硝酸：９９．５％
酢酸＝１：３：８）に対するエッチング速度は、約毎分
１μｍ弱程度であるが、０．０６３Ω・ｃｍのＳｉ単結
晶はこのエッチング液ではほとんどエッチングされな
い。また、前述したように、多孔質層のエッチング速度
はその百倍ほど増速される。すなわち、２００μｍの厚
みを持った多孔質化されたＳｉ基板は、２分で除去さ
れ、溶融石英ガラス基板上に１μｍの厚みを持った単結
晶Ｓｉ層が形成できた。エピタキシャル層には何ら変化
はなかった。このとき、溶融石英ガラス基板裏面は０．
１μｍエッチングされるが、その表面は、元の光学研磨
面と何ら差はなかった（図２（ｄ））。
【０２３９】その後、酸素雰囲気中で８００℃、０．５
時間加熱することにより、ＳＯＩ薄膜層と溶融石英ガラ
ス基板は強固に接合された（図２（ｅ））。
【０２４０】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。 （実施例８）まず２００μｍの厚みを持った比抵抗０．
０１Ω・ｃｍのＰ型あるいはＮ型（１００）単結晶Ｓｉ
基板上にＣＶＤ法により、Ｓｉエピタキシャル層を１μ
ｍ成長させた。堆積条件は、以下のとおりである（図２
（ａ））。
【０２４１】 反応ガス流量： ＳｉＨ2 Ｃｌ2 １０００ ＳＣ
ＣＭ Ｈ2 ２３０ ｌ／ｍｉｎ． ＰＨ3 （５０ｐｐｍ） ７２ ＳＣＣＭ 温度： １０８０ ℃ 圧力： ８０ Ｔｏｒｒ 時間： ２ ｍｉｎ． この基板を５０％のＨＦ溶液中において陽極化成を行っ
た。このときの電流密度は、１００ｍＡ／ｃｍ2 であっ
た。また、このときの多孔質化速度は、８．４μｍ／ｍ
ｉｎ．であり、２００μｍの厚みを持った（１００）Ｓ
ｉ基板全体は、２４分で多孔質化された。前述したよう
に、この陽極化成では、（１００）Ｓｉ基板のみが多孔
質化され、Ｓｉエピタキシャル層には変化がなかった
（図２（ｂ））。
【０２４２】次に、このエピタキシャル層の表面を酸化
した後、酸化膜の表面に光学研磨を施した溶融石英ガラ
ス基板を重ね合わせ、接触させた（図２（ｃ））。
【０２４３】比抵抗０．０１Ω・ｃｍのＳｉ単結晶のフ
ッ硝酸酢酸溶液（４９％弗酸：７０％硝酸：９９．５％
酢酸＝１：３：８）に対するエッチング速度は、約毎分
１μｍ弱程度であるが、０．０６３Ω・ｃｍのＳｉ単結
晶はこのエッチング液ではほとんどエッチングされな
い。また、前述したように、多孔質層のエッチング速度
はその百倍ほど増速される。すなわち、２００μｍの厚
みを持った多孔質化されたＳｉ基板は、２分で除去さ
れ、溶融石英ガラス基板上に１μｍの厚みを持った単結
晶Ｓｉ層が形成できた。エピタキシャル層には何ら変化
はなかった。このとき、溶融石英ガラス基板裏面は０．
１μｍエッチングされるが、その表面は、元の光学研磨
面と何ら差はなかった（図２（ｄ））。
【０２４４】その後、酸素雰囲気中で８００℃、０．５
時間加熱することにより、ＳＯＩ薄膜層と溶融石英ガラ
ス基板は強固に接合された（図２（ｅ））。
【０２４５】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。 （実施例９）同様に図２の工程に従って、本実施例を実
施した。
【０２４６】２００μｍの厚みを持ったＰ型あるいは高
濃度Ｎ型（１００）単結晶Ｓｉ基板上にＣＶＤ法によ
り、Ｓｉエピタキシャル層を０．５μｍ成長させた。堆
積条件は、以下のとおりである。
【０２４７】 反応ガス流量： ＳｉＨ2 Ｃｌ2 １０００ ＳＣ
ＣＭ Ｈ2 ２３０ ｌ／ｍｉｎ． ＰＨ3 （５０ｐｐｍ） ７２ ＳＣＣＭ 温度： １０８０ ℃ 圧力： ８０ Ｔｏｒｒ 時間： １ ｍｉｎ． この基板を５０％のＨＦ溶液中において陽極化成を行っ
た。このときの電流密度は、１００ｍＡ／ｃｍ2 であっ
た。また、このときの多孔質化速度は、８．４μｍ／ｍ
ｉｎ．であり、２００μｍの厚みを持った（１００）Ｓ
ｉ基板全体は、２４分で多孔質化された。前述したよう
に、この陽極化成では、（１００）Ｓｉ基板のみが多孔
質化され、Ｓｉエピタキシャル層には変化がなかった。
【０２４８】次に、このエピタキシャル層の表面を酸化
した後、酸化膜の表面に光学研磨を施した溶融石英ガラ
ス基板を重ね合わせ、接触させる。
【０２４９】通常のＳｉ単結晶のフッ硝酸溶液（４０％
弗酸：６５％硝酸：水＝６：１００：４０）に対するエ
ッチング速度は、約毎分０．５μｍ弱程度である。ま
た、前述したように、多孔質層のエッチング速度はその
百倍ほど増速される。すなわち、２００μｍの厚みを持
った多孔質化されたＳｉ基板は、４分で除去され、溶融
石英基板上に０．５μｍの厚みを持った単結晶Ｓｉ層が
形成できた。エピタキシャル層には何ら変化はなかっ
た。このとき、溶融石英ガラス基板裏面はほとんどエッ
チングされず、その表面は、元の光学研磨面と何ら差は
なかった。
【０２５０】その後、窒素雰囲気中で８００℃、０．５
時間加熱することにより、ＳＯＩ薄膜層と溶融石英ガラ
ス基板は強固に接合された。
【０２５１】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。 （実施例１０）図２の工程に従って、本実施例を実施し
た。
【０２５２】２００μｍの厚みを持ったＰ型あるいは高
濃度Ｎ型（１００）単結晶Ｓｉ基板上にＭＢＥ法によ
り、Ｓｉエピタキシャル層を０．５μｍ成長させた。堆
積条件は、以下のとおりである。
【０２５３】 温度： ７００℃ 圧力： １×１０-9Ｔｏｒｒ 成長速度： ０．１ｎｍ／ｓｅｃ この基板を５０％のＨＦ溶液中において陽極化成を行っ
た。このときの電流密度は、１００ｍＡ／ｃｍ2 であっ
た。また、このときの多孔質化速度は、８．４μｍ／ｍ
ｉｎ．であり、２００μｍの厚みを持った（１００）Ｓ
ｉ基板全体は、２４分で多孔質化された。前述したよう
に、この陽極化成では、（１００）Ｓｉ基板のみが多孔
質化され、Ｓｉエピタキシャル層には変化がなかった。
【０２５４】次に、このエピタキシャル層の表面を酸化
した後、酸化膜の表面に光学研磨を施した８００℃付近
に軟化点のあるガラス基板を重ね合わせ、接触させる。
【０２５５】通常のＳｉ単結晶のフッ硝酸溶液（４０％
弗酸：６５％硝酸：水＝６：１００：４０）に対するエ
ッチング速度は、約毎分０．５μｍ弱程度である。ま
た、前述したように、多孔質層のエッチング速度はその
百倍ほど増速される。すなわち、２００μｍの厚みを持
った多孔質化されたＳｉ基板は、４分で除去され、溶融
石英基板上に０．５μｍの厚みを持った単結晶Ｓｉ層が
形成できた。エピタキシャル層には何ら変化はなかっ
た。このとき、ガラス基板裏面はほとんどエッチングさ
れず、その表面は、元の光学研磨面と何ら差はなかっ
た。
【０２５６】その後、酸素雰囲気中で７５０℃、０．５
時間加熱することにより、ＳＯＩ薄膜層とガラス基板は
強固に接合された。
【０２５７】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。 （実施例１１）図２の工程に従って、本実施例を実施し
た。
【０２５８】２００μｍの厚みを持った比抵抗０．０１
Ω・ｃｍのＰ型（１００）単結晶Ｓｉ基板表面にプロト
ンのイオン注入によって、Ｎ型Ｓｉ層を１μｍ形成し
た。Ｈ+ 注入量は、５×１０15（ｉｏｎｓ／ｃｍ2 ）で
あった。この基板を５０％のＨＦ溶液中において陽極化
成を行った。このときの電流密度は、１００ｍＡ／ｃｍ
2 であった。また、このときの多孔質化速度は、８．４
μｍ／ｍｉｎ．であり、２００μｍの厚みを持ったＰ型
（１００）Ｓｉ基板全体は、２４分で多孔質化された。
前述したように、この陽極化成では、Ｐ型（１００）Ｓ
ｉ基板のみが多孔質化され、Ｎ型Ｓｉ層には変化がなか
った。
【０２５９】次に、このエピタキシャル層の表面を酸化
した後、酸化膜の表面に光学研磨を施した溶融石英ガラ
ス基板を重ね合わせ、接触させる。
【０２６０】比抵抗０．０１Ω・ｃｍのＳｉ単結晶のフ
ッ硝酸酢酸溶液（４９％弗酸：７０％硝酸：９９．５％
酢酸＝１：３：８）に対するエッチング速度は、約毎分
１μｍ弱程度であるが、０．０６３Ω・ｃｍのＳｉ単結
晶はこのエッチング液ではほとんどエッチングされな
い。また、前述したように、多孔質層のエッチング速度
はその百倍ほど増速される。すなわち、２００μｍの厚
みを持った多孔質化されたＳｉ基板は、２分で除去さ
れ、溶融石英ガラス基板上に１μｍの厚みを持った単結
晶Ｓｉ層が形成できた。エピタキシャル層には何ら変化
はなかった。このとき、溶融石英ガラス基板裏面は０．
１μｍエッチングされるが、その表面は、元の光学研磨
面と何ら差はなかった。
【０２６１】その後、酸素雰囲気中で８００℃、０．５
時間加熱することにより、ＳＯＩ薄膜層と溶融石英ガラ
ス基板は強固に接合された。
【０２６２】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。 （実施例１２）図２の工程に従って、本実施例を実施し
た。
【０２６３】２００μｍの厚みを持った比抵抗０．０１
Ω・ｃｍのＰ型（１００）単結晶Ｓｉ基板表面にＰ+
（リンイオン）のイオン注入によって、比抵抗０．０６
３Ω・ｃｍの高抵抗Ｓｉ層を１μｍ形成した。Ｐ+ 注入
量は、５×１０15（ｉｏｎｓ／ｃｍ2 ）であった。この
基板を５０％のＨＦ溶液中において陽極化成を行った。
このときの電流密度は、１００ｍＡ／ｃｍ2 であった。
また、このときの多孔質化速度は、８．４μｍ／ｍｉ
ｎ．であり、２００μｍの厚みを持った低抵抗Ｐ型（１
００）Ｓｉ基板全体は、２４分で多孔質化された。前述
したように、この陽極化成では、低抵抗Ｐ型（１００）
Ｓｉ基板のみが多孔質化され、高抵抗Ｓｉ層には変化が
なかった。
【０２６４】次に、このエピタキシャル層の表面を酸化
した後、酸化膜の表面に光学研磨を施した溶融石英ガラ
ス基板を重ね合わせ、接触させる。
【０２６５】比抵抗０．０１Ω・ｃｍのＳｉ単結晶のフ
ッ硝酸酢酸溶液（４９％弗酸：７０％硝酸：９９．５％
酢酸＝１：３：８）に対するエッチング速度は、約毎分
１μｍ弱程度であるが、０．０６３Ω・ｃｍのＳｉ単結
晶はこのエッチング液ではほとんどエッチングされな
い。また、前述したように、多孔質層のエッチング速度
はその百倍ほど増速される。すなわち、２００μｍの厚
みを持った多孔質化されたＳｉ基板は、２分で除去さ
れ、溶融石英ガラス基板上に１μｍの厚みを持った単結
晶Ｓｉ層が形成できた。エピタキシャル層には何ら変化
はなかった。このとき、溶融石英ガラス基板裏面は０．
１μｍエッチングされるが、その表面は、元の光学研磨
面と何ら差はなかった。
【０２６６】その後、酸素雰囲気中で８００℃、０．５
時間加熱することにより、ＳＯＩ薄膜層と溶融石英ガラ
ス基板は強固に接合された。
【０２６７】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。 （実施例１３）まず、２００μｍの厚みを持った比抵抗
０．０１Ω・ｃｍのＰ型あるいはＮ型（１００）単結晶
Ｓｉ基板に対して、ＨＦ溶液中において陽極化成による
多孔質化を行った。
【０２６８】陽極化成条件は以下のとおりであった。
【０２６９】 印加電圧： ２．６（Ｖ） 電流密度： ３０（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：
１：１ 時間： １．６（時間） 多孔質Ｓｉの厚み： ２００（μｍ） Ｐｏｒｏｓｉｔｙ： ５６（％） 次に、該（１００）多孔質Ｓｉ基板上に、ＭＢＥ（分子
線エピタキシー：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐ
ｉｔａｘｙ）法により、０．０６３Ω・ｃｍのＳｉエピ
タキシャル層（非多孔質Ｓｉ単結晶層）を０．５μｍ低
温成長させた。堆積条件は、以下のとおりである。
【０２７０】 温度： ７００℃ 圧力： １×１０-9Ｔｏｒｒ 成長速度： ０．１ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面を１０００Å酸化し
た後、酸化膜の表面に光学研磨を施した溶融石英ガラス
基板を重ね合わせ、接触させた（１次貼合せ）。溶融石
英ガラス基板のみを化学エッチング耐性に優れたＳｉ3
Ｎ4 で被覆した。
【０２７１】その後、該貼合せた基板を、４９％弗酸で
撹拌しながら選択エッチングした。７８分後には、非多
孔質Ｓｉ単結晶層だけがエッチングされずに残り、非多
孔質単結晶Ｓｉをエッチ・ストップの材料として、多孔
質Ｓｉ基板は選択エッチングされ、完全に除去された。
【０２７２】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く７８分後でも５０Å
以下程度であり、多孔質層のエッチング速度との選択比
は十の五乗以上にも達し、非多孔質層におけるエッチン
グ量（数十Å）は実用上無視できる膜厚減少である。
【０２７３】すなわち、２００μｍの厚みを持った多孔
質化されたＳｉ基板は、除去され、Ｓｉ3 Ｎ4 被覆膜を
除去した後には、溶融石英ガラス基板上に０．５μｍの
厚みを持った単結晶Ｓｉ層が形成できた。エピタキシャ
ル層には何ら変化はなかった。
【０２７４】その後、酸素雰囲気中で８００℃、０．５
時間加熱することにより、ＳＯＩ薄膜層と溶融石英ガラ
ス基板は強固に接合された（２次貼合せ）。
【０２７５】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０２７６】Ｓｉ3 Ｎ4 被覆膜はアピエゾンワックスで
代用できる。 （実施例１４）まず、２００μｍの厚みを持った、Ｐ型
あるいは高濃度Ｎ型（１００）単結晶Ｓｉ基板をＨＦ溶
液中において陽極化成による多孔質化を行った。
【０２７７】陽極化成条件は、実施例１３に示したもの
と同様のものとした。
【０２７８】次に、該（１００）多孔質Ｓｉ基板上にプ
ラズマＣＶＤ法により、Ｓｉエピタキシャル層（非多孔
質Ｓｉ単結晶層）を０．５μｍ低温成長させた。堆積条
件は、以下のとおりである。
【０２７９】 ガス： ＳｉＨ4 高周波電力： １００ Ｗ 温度： ８００ ℃ 圧力： １×１０-2 Ｔｏｒｒ 成長速度： ２．５ ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面を１０００Å酸化し
た後、酸化膜の表面に光学研磨を施した５００℃付近に
軟化点のあるガラス基板を重ね合わせ、接触させた（１
次貼合せ）。ガラス基板のみを化学エッチング耐性に優
れたＳｉ3 Ｎ4で被覆した。
【０２８０】その後、該貼合せた基板を４９％弗酸で撹
拌しながら選択エッチングした。７８分後には、非多孔
質単結晶Ｓｉ層だけがエッチングされずに残り、単結晶
Ｓｉをエッチ・ストップの材料として、多孔質Ｓｉ基板
は選択エッチングされ、完全に除去された。
【０２８１】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く７８分後でも５０Å
以下程度であり、多孔質層のエッチング速度との選択比
は十の五乗以上にも達し、非多孔質層におけるエッチン
グ量（数十Å）は実用上無視できる膜厚減少である。
【０２８２】すなわち、２００μｍの厚みを持った多孔
質化されたＳｉ基板は、除去され、Ｓｉ3 Ｎ4 被覆膜を
除去した後には、低軟化点ガラス基板上に０．５μｍの
厚みを持った単結晶Ｓｉ層が形成できた。エピタキシャ
ル層には何ら変化はなかった。
【０２８３】その後、酸素雰囲気中で４５０℃、０．５
時間加熱することにより、ＳＯＩ薄膜層と低軟化点ガラ
ス基板は強固に接合された（２次貼合せ）。
【０２８４】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。 （実施例１５）まず、２００μｍの厚みを持った、Ｐ型
あるいは高濃度Ｎ型（１００）単結晶Ｓｉ基板をＨＦ溶
液中において陽極化成による多孔質化を行った。
【０２８５】陽極化成条件は、実施例１３に示したもの
と同様のものとした。
【０２８６】次に、該（１００）多孔質Ｓｉ基板上にバ
イアス・スパッタ法により、Ｓｉエピタキシャル層（非
多孔質Ｓｉ単結晶層）を１μｍ低温成長させた。堆積条
件は、以下のとおりである。
【０２８７】 ＲＦ周波数： １００ ＭＨｚ 高周波電力： ６００ Ｗ 温度： ３００ ℃ Ａｒガス圧力：８×１０-3 Ｔｏｒｒ 成長時間： ６０ ｍｉｎ． ターゲット直流バイアス： −２００ Ｖ 基板直流バイアス： ＋５ Ｖ 次に、このエピタキシャル層の表面を１０００Å酸化し
た後、酸化膜の表面に光学研磨を施した５００℃付近に
軟化点のあるガラス基板を重ね合わせ、接触させた（１
次貼合せ）。ガラス基板のみを化学エッチング耐性に優
れたＳｉ3 Ｎ4で被覆した。
【０２８８】その後、該貼り合わせた基板を、４９％弗
酸で撹拌しながら選択エッチングした。７８分後には、
非多孔質単結晶Ｓｉ層だけがエッチングされずに残り、
単結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓ
ｉ基板は選択エッチングされ、完全に除去された。
【０２８９】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は極めて低く、７８分後でも５０Å
以下程度であり、多孔質層のエッチング速度との選択比
は十の五乗以上にも達し、非多孔質層におけるエッチン
グ量（数十Å）は実用上無視できる膜厚減少である。
【０２９０】すなわち、２００μｍの厚みを持った多孔
質化されたＳｉ基板は除去され、Ｓｉ3 Ｎ4 被覆膜を除
去した後には、低軟化点ガラス基板上に１μｍの厚みを
持った単結晶Ｓｉ層が形成できた。エピタキシャル層に
は何ら変化はなかった。
【０２９１】その後、酸素雰囲気中で４５０℃、０．５
時間加熱することにより、ＳＯＩ薄膜層と低軟化点ガラ
ス基板は強固に接合された（２次貼合せ）。
【０２９２】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。 （実施例１６）まず、２００μｍの厚みを持った比抵抗
０．０１Ω・ｃｍのＰ型あるいはＮ型（１００）単結晶
Ｓｉ基板に対して、ＨＦ溶液中において陽極化成による
多孔質化を行った。
【０２９３】陽極化成条件は、実施例１３に示したもの
と同様のものとした。
【０２９４】次に、該（１００）多孔質Ｓｉ基板上に液
相成長法により、０．０６３Ω・ｃｍのＳｉエピタキシ
ャル層（非多孔質Ｓｉ単結晶層）を０．５μｍ低温成長
させた。堆積条件は、以下のとおりである。
【０２９５】 溶媒： Ｓｎ 成長温度： ９００ ℃ 成長雰囲気： Ｈ2 成長時間： １０ ｍｉｎ． 次に、このエピタキシャル層の表面を１０００Å酸化し
た後、酸化膜の表面に光学研磨を施した８００℃付近に
軟化点のあるガラス基板を重ね合わせ、接触させた（１
次貼合せ）。ガラス基板のみを化学エッチング耐性に優
れたＳｉ3 Ｎ4で被覆した。
【０２９６】その後、該貼合せた基板を、４９％弗酸で
撹拌しながら選択エッチングした。７８分後には、非多
孔質単結晶Ｓｉ層だけがエッチングされずに残り、単結
晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓｉ基
板は選択エッチングされ、完全に除去された。
【０２９７】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は極めて低く、７８分後でも５０Å
以下程度であり、多孔質層のエッチング速度との選択比
は十の五乗以上にも達し、非多孔質層におけるエッチン
グ量（数十Å）は実用上無視できる膜厚減少である。
【０２９８】すなわち、２００μｍの厚みを持った多孔
質化されたＳｉ基板は、除去され、Ｓｉ3 Ｎ4 被覆膜を
除去した後には、ガラス基板上に０．５μｍの厚みを持
った単結晶Ｓｉ層が形成できた。エピタキシャル層には
何ら変化はなかった。
【０２９９】その後、酸素雰囲気中で７５０℃、０．５
時間加熱することにより、ＳＯＩ薄膜層とガラス基板は
強固に接合された（２次貼合せ）。
【０３００】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。 （実施例１７）まず２００μｍの厚みを持ったＰ型ある
いはＮ型（１００）単結晶Ｓｉ基板をＨＦ溶液中におい
て陽極化成による多孔質化を行った。
【０３０１】陽極化成条件は、実施例１３に示したもの
と同様のものとした。
【０３０２】次に、該（１００）多孔質Ｓｉ基板上に減
圧ＣＶＤ法により、Ｓｉエピタキシャル層（非多孔質Ｓ
ｉ単結晶層）を０．５μｍ低温成長させた。堆積条件
は、以下のとおりである。
【０３０３】 ソースガス： ＳｉＨ4 キャリアガス： Ｈ2 温度： ８５０ ℃ 圧力：１×１０-2 Ｔｏｒｒ 成長速度： ３．３ ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面を１０００Å酸化し
た後、酸化膜の表面に光学研磨を施した溶融石英ガラス
基板を重ね合わせ、接触させた（１次貼合せ）。溶融石
英ガラス基板のみを化学エッチング耐性に優れたＳｉ3
Ｎ4 で被覆した。
【０３０４】その後、該貼合せた基板を、４９％弗酸で
撹拌しながら選択エッチングした。７８分後には、単結
晶Ｓｉ層だけがエッチングされずに残り、単結晶Ｓｉを
エッチ・ストップの材料として、多孔質Ｓｉ基板は選択
エッチングされ、完全に除去された。
【０３０５】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く７８分後でも５０Å
以下程度であり、多孔質層のエッチング速度との選択比
は十の五乗以上にも達し、非多孔質層におけるエッチン
グ量（数十Å）は実用上無視できる膜厚減少である。
【０３０６】すなわち、２００μｍの厚みを持った多孔
質化されたＳｉ基板は、除去され、Ｓｉ3 Ｎ4 被覆膜を
除去した後には、溶融石英基板上に０．５μｍの厚みを
持った単結晶Ｓｉ層が形成できた。エピタキシャル層に
は何ら変化はなかった。
【０３０７】ソースガスとして、ＳｉＨ2 Ｃｌ2 を用い
た場合には、成長温度を数十度上昇させる必要がある
が、多孔質基板に特有な増速エッチング特性は維持され
た。
【０３０８】その後、窒素雰囲気中で８００℃、０．５
時間加熱することにより、ＳＯＩ薄膜層と溶融石英ガラ
ス基板は強固に接合された（２次貼合せ）。
【０３０９】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。 （実施例１８）２００μｍの厚みを持った比抵抗０．０
１Ω・ｃｍのＰ型あるいはＮ型（１００）単結晶Ｓｉ基
板上にＣＶＤ法により、Ｓｉエピタキシャル層（非多孔
質Ｓｉ単結晶層）を１μｍ成長させた。堆積条件は、以
下のとおりである。
【０３１０】 反応ガス流量： ＳｉＨ2 Ｃｌ2 １０００ ＳＣ
ＣＭ Ｈ2 ２３０ ｌ／ｍｉｎ． ＰＨ3 （５０ｐｐｍ） ７２ ＳＣＣＭ 温度： １０８０ ℃ 圧力： ８０ Ｔｏｒｒ 時間： ２ ｍｉｎ． この基板をＨＦ溶液中において陽極化成による多孔質化
を行った。
【０３１１】陽極化成条件は、実施例１３に示したもの
と同様のものとした。
【０３１２】前述したように、この陽極化成では、（１
００）Ｓｉ基板のみが多孔質化され、Ｓｉエピタキシャ
ル層（非多孔質Ｓｉ単結晶層）には変化がなかった。
【０３１３】次に、このエピタキシャル層の表面を１０
００Å酸化した後、酸化膜の表面に光学研磨を施した溶
融石英ガラス基板を重ね合わせ、接触させた（１次貼合
せ）。溶融石英ガラス基板のみを化学エッチング耐性に
優れたＳｉ3 Ｎ4 で被覆した。
【０３１４】その後、該貼り合わせた基板を、４９％弗
酸で撹拌しながら選択エッチングした。７８分後には、
単結晶Ｓｉ層だけがエッチングされずに残り、単結晶Ｓ
ｉをエッチ・ストップの材料として、多孔質Ｓｉ基板は
選択エッチングされ、完全に除去された。
【０３１５】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く７８分後でも５０Å
以下程度であり、多孔質層のエッチング速度との選択比
は十の五乗以上にも達し、非多孔質層におけるエッチン
グ量（数十Å）は実用上無視できる膜厚減少である。
【０３１６】すなわち、２００μｍの厚みを持った多孔
質化されたＳｉ基板は、除去され、Ｓｉ3 Ｎ4 被覆膜を
除去した後には、溶融石英ガラス基板上に１μｍの厚み
を持った単結晶Ｓｉ層が形成できた。エピタキシャル層
には何ら変化はなかった。
【０３１７】その後、酸素雰囲気中で８００℃、０．５
時間加熱することにより、ＳＯＩ薄膜層と溶融石英ガラ
ス基板は強固に接合された（２次貼合せ）。
【０３１８】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。 （実施例１９）２００μｍの厚みを持ったＰ型あるいは
高濃度Ｎ型（１００）単結晶Ｓｉ基板上にＣＶＤ法によ
り、Ｓｉエピタキシャル層（非多孔質Ｓｉ単結晶層）を
０．５μｍ成長させた。堆積条件は、以下のとおりであ
る。
【０３１９】 反応ガス流量： ＳｉＨ2 Ｃｌ2 １０００ ＳＣＣ
Ｍ Ｈ2 ２３０ ｌ／ｍｉｎ． ＰＨ3 （５０ｐｐｍ） ７２ ＳＣＣＭ 温度： １０８０ ℃ 圧力： ８０ Ｔｏｒｒ 時間： １ ｍｉｎ． 次に、この基板をＨＦ溶液中において陽極化成による多
孔質化を行った。
【０３２０】陽極化成条件は、実施例１３に示したもの
と同様のものとした。
【０３２１】前述したように、この陽極化成では、（１
００）Ｓｉ基板のみが多孔質化され、Ｓｉエピタキシャ
ル層（非多孔質Ｓｉ単結晶層）には変化がなかった。
【０３２２】次に、このエピタキシャル層の表面を１０
００Å酸化した後、酸化膜の表面に光学研磨を施した溶
融石英ガラス基板を重ね合わせ、接触させた（１次貼合
せ）。溶融石英ガラス基板のみを化学エッチング耐性に
優れたＳｉ3 Ｎ4 で被覆した。
【０３２３】その後、該貼合せた基板を、４９％弗酸で
撹拌しながら選択エッチングした。７８分後には、非多
孔質単結晶Ｓｉ層だけがエッチングされずに残り、単結
晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓｉ基
板は選択エッチングされ、完全に除去された。
【０３２４】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く７８分後でも５０Å
以下程度であり、多孔質層のエッチング速度との選択比
は十の五乗以上にも達し、非多孔質層におけるエッチン
グ量（数十Å）は実用上無視できる膜厚減少である。
【０３２５】すなわち、２００μｍの厚みを持った多孔
質化されたＳｉ基板は、除去され、Ｓｉ3 Ｎ4 被覆膜を
除去した後には、溶融石英基板上に０．５μｍの厚みを
持った単結晶Ｓｉ層が形成できた。エピタキシャル層に
は何ら変化はなかった。
【０３２６】その後、窒素雰囲気中で８００℃、０．５
時間加熱することにより、ＳＯＩ薄膜層と溶融石英ガラ
ス基板は強固に接合された（２次貼合せ）。
【０３２７】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。 （実施例２０）２００μｍの厚みを持ったＰ型あるいは
高濃度Ｎ型（１００）単結晶Ｓｉ基板上にＭＢＥ法によ
り、Ｓｉエピタキシャル層（非多孔質Ｓｉ単結晶層）を
０．５μｍ成長させた。堆積条件は、以下のとおりであ
る。
【０３２８】 温度： ７００ ℃ 圧力： １×１０-9 Ｔｏｒｒ 成長速度： ０．１ ｎｍ／ｓｅｃ この基板をＨＦ溶液中において陽極化成による多孔質化
を行った。
【０３２９】陽極化成条件は、実施例１３に示したもの
と同様のものとした。
【０３３０】前述したように、この陽極化成では、（１
００）Ｓｉ基板のみが多孔質化され、Ｓｉエピタキシャ
ル層（非多孔質Ｓｉ単結晶層）には変化がなかった。
【０３３１】次に、このエピタキシャル層の表面を酸化
した後、酸化膜の表面に光学研磨を施した８００℃付近
に軟化点のあるガラス基板を重ね合わせ、接触させた
（１次貼合せ）。ガラス基板のみを化学エッチング耐性
に優れたＳｉ3 Ｎ4 で被覆した。
【０３３２】その後、該貼合せた基板を、４９％弗酸で
撹拌しながら選択エッチングした。７８分後には、単結
晶Ｓｉ層だけがエッチングされずに残り、単結晶Ｓｉを
エッチ・ストップの材料として、多孔質Ｓｉ基板は選択
エッチングされ、完全に除去された。
【０３３３】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く７８分後でも５０Å
以下程度であり、多孔質層のエッチング速度との選択比
は十の五乗以上にも達し、非多孔質層におけるエッチン
グ量（数十Å）は実用上無視できる膜厚減少である。
【０３３４】すなわち、２００μｍの厚みを持った多孔
質化されたＳｉ基板は、除去され、Ｓｉ3 Ｎ4 被覆膜を
除去した後には、溶融石英基板上に０．５μｍの厚みを
持った単結晶Ｓｉ層が形成できた。エピタキシャル層に
は何ら変化はなかった。
【０３３５】その後、酸素雰囲気中で７５０℃、０．５
時間加熱することにより、ＳＯＩ薄膜層とガラス基板は
強固に接合された（２次貼合せ）。
【０３３６】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。 （実施例２１）２００μｍの厚みを持った比抵抗０．０
１Ω・ｃｍのＰ型（１００）単結晶Ｓｉ基板表面にプロ
トンのイオン注入によって、Ｎ型Ｓｉ層を１μｍ形成し
た。Ｈ+ 注入量は、５×１０15（ｉｏｎｓ／ｃｍ2 ）で
あった。この基板をＨＦ溶液中において陽極化成による
多孔質化を行った。
【０３３７】陽極化成条件は、実施例１３に示したもの
と同様のものとした。
【０３３８】前述したように、この陽極化成では、Ｐ型
（１００）Ｓｉ基板のみが多孔質化され、Ｎ型Ｓｉ層に
は変化がなかった。
【０３３９】次に、このＮ型Ｓｉ層の表面を１０００Å
酸化した後、酸化膜の表面に光学研磨を施した溶融石英
ガラス基板を重ね合わせ、接触させた（１次貼合せ）。
溶融石英ガラス基板のみを化学エッチング耐性に優れた
Ｓｉ3 Ｎ4 で被覆した。
【０３４０】その後、該貼合せた基板を４９％弗酸で撹
拌しながら選択エッチングした。７８分後には、単結晶
Ｓｉ層だけがエッチングされずに残り、単結晶Ｓｉをエ
ッチ・ストップの材料として、多孔質Ｓｉ基板は選択エ
ッチングされ、完全に除去された。
【０３４１】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く７８分後でも５０Å
以下程度であり、多孔質層のエッチング速度との選択比
は十の五乗以上にも達し、非多孔質層におけるエッチン
グ量（数十Å）は実用上無視できる膜厚減少である。
【０３４２】すなわち、２００μｍの厚みを持った多孔
質化されたＳｉ基板は、除去され、Ｓｉ3 Ｎ4 被覆膜を
除去した後には、溶融石英ガラス基板上に１μｍの厚み
を持った単結晶Ｓｉ層が形成できた。エピタキシャル層
には何ら変化はなかった。
【０３４３】その後、酸素雰囲気中で８００℃、０．５
時間加熱することにより、ＳＯＩ薄膜層と溶融石英ガラ
ス基板は強固に接合された（２次貼合せ）。
【０３４４】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。 （実施例２２）２００μｍの厚みを持った比抵抗０．０
１Ω・ｃｍのＰ型（１００）単結晶Ｓｉ基板表面にＰ+
（リンイオン）のイオン注入によって、比抵抗０．０６
３Ω・ｃｍの高抵抗Ｓｉ層を１μｍ形成した。Ｐ+ 注入
量は、５×１０15（ｉｏｎｓ／ｃｍ2 ）であった。この
基板をＨＦ溶液中において陽極化成による多孔質化を行
った。
【０３４５】陽極化成条件は、実施例１３に示したもの
と同様のものとした。
【０３４６】前述したように、この陽極化成では、低抵
抗Ｐ型（１００）Ｓｉ基板のみが多孔質化され、高抵抗
Ｓｉ層には変化がなかった。
【０３４７】次に、この高抵抗Ｓｉ層の表面を１０００
Å酸化した後、酸化膜の表面に光学研磨を施した溶融石
英ガラス基板を重ね合わせ、接触させた（１次貼合
せ）。溶融石英ガラス基板のみを化学エッチング耐性に
優れたＳｉ3 Ｎ4 で被覆した。
【０３４８】その後、該貼合せた基板を４９％弗酸で撹
拌しながら選択エッチングした。７８分後には、単結晶
Ｓｉ層だけがエッチングされずに残り、単結晶Ｓｉをエ
ッチ・ストップの材料として、多孔質Ｓｉ基板は選択エ
ッチングされ、完全に除去された。
【０３４９】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く７８分後でも５０Å
以下程度であり、多孔質層のエッチング速度との選択比
は十の五乗以上にも達し、非多孔質層におけるエッチン
グ量（数十Å）は実用上無視できる膜厚減少である。
【０３５０】すなわち、２００μｍの厚みを持った多孔
質化されたＳｉ基板は、除去され、Ｓｉ3 Ｎ4 被覆膜を
除去した後には、溶融石英ガラス基板上に１μｍの厚み
を持った単結晶Ｓｉ層が形成できた。エピタキシャル層
には何ら変化はなかった。
【０３５１】その後、酸素雰囲気中で８００℃、０．５
時間加熱することにより、ＳＯＩ薄膜層と溶融石英ガラ
ス基板は強固に接合された（２次貼合せ）。
【０３５２】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。 （実施例２３）まず、２００μｍの厚みを持った比抵抗
０．０１Ω・ｃｍのＰ型あるいはＮ型（１００）単結晶
Ｓｉ基板に対して、ＨＦ溶液中において陽極化成による
多孔質化を行った。
【０３５３】陽極化成条件は実施例１３と同様とした。
【０３５４】次に、該（１００）多孔質Ｓｉ基板上に、
ＭＢＥ（分子線エピタキシー：Ｍｏｌｅｃｕｌａｒ Ｂ
ｅａｍ Ｅｐｉｔａｘｙ）法により、０．０６３Ω・ｃ
ｍのＳｉエピタキシャル層（非多孔質Ｓｉ単結晶層）を
０．５μｍ低温成長させた。堆積条件は、以下のとおり
である。
【０３５５】 温度： ７００ ℃ 圧力： １×１０-9 Ｔｏｒｒ 成長速度： ０．１ ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面に光学研磨を施した
溶融石英ガラス基板を重ね合わせ、接触させた（１次貼
合せ）。溶融石英ガラス基板のみを化学エッチング耐性
に優れたＳｉ3 Ｎ4 で被覆した。
【０３５６】その後、該貼合せた基板を４９％弗酸で撹
拌しながら選択エッチングした。７８分後には、非多孔
質Ｓｉ単結晶層だけがエッチングされずに残り、非多孔
質単結晶Ｓｉをエッチ・ストップの材料として、多孔質
Ｓｉ基板は選択エッチングされ、完全に除去された。
【０３５７】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く７８分後でも５０Å
以下程度であり、多孔質層のエッチング速度との選択比
は十の五乗以上にも達し、非多孔質層におけるエッチン
グ量（数十Å）は実用上無視できる膜厚減少である。
【０３５８】すなわち、２００μｍの厚みを持った多孔
質化されたＳｉ基板は、除去され、Ｓｉ3 Ｎ4 被覆膜を
除去した後には、溶融石英ガラス基板上に０．５μｍの
厚みを持った単結晶Ｓｉ層が形成できた。エピタキシャ
ル層には何ら変化はなかった。
【０３５９】その後、酸素雰囲気中で８００℃、０．５
時間加熱することにより、ＳＯＩ薄膜層と溶融石英ガラ
ス基板は強固に接合された（２次貼合せ）。
【０３６０】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０３６１】Ｓｉ3 Ｎ4 被覆膜はアピエゾンワックスで
代用できる。 （実施例２４）２００μｍの厚みを持った比抵抗０．０
１Ω・ｃｍのＰ型あるいはＮ型（１００）単結晶Ｓｉ基
板上にＣＶＤ法により、Ｓｉエピタキシャル層（非多孔
質Ｓｉ単結晶層）を１μｍ成長させた。堆積条件は、以
下のとおりである。
【０３６２】 反応ガス流量： ＳｉＨ2 Ｃｌ2 １０００ ＳＣＣ
Ｍ Ｈ2 ２３０ ｌ／ｍｉｎ ＰＨ3 （５０ｐｐｍ） ７２ ＳＣＣＭ 温度： １０８０ ℃ 圧力： ８０ Ｔｏｒｒ 時間： ２ ｍｉｎ． この基板をＨＦ溶液中において陽極化成による多孔質化
を行った。
【０３６３】陽極化成条件は、実施例１に示したものと
同様のものとした。
【０３６４】前述したように、この陽極化成では、（１
００）Ｓｉ基板のみが多孔質化され、Ｓｉエピタキシャ
ル層（非多孔質Ｓｉ単結晶層）には変化がなかった。
【０３６５】次に、このエピタキシャル層の表面に、光
学研磨を施した溶融石英ガラス基板を重ね合わせ、接触
させた（１次貼合せ）。溶融石英ガラス基板のみを化学
エッチング耐性に優れたＳｉ3 Ｎ4 で被覆した。
【０３６６】その後、該貼り合わせた基板を、４９％弗
酸で撹拌しながら選択エッチングした。７８分後には、
単結晶Ｓｉ層だけがエッチングされずに残り、単結晶Ｓ
ｉをエッチ・ストップの材料として、多孔質Ｓｉ基板は
選択エッチングされ、完全に除去された。
【０３６７】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く７８分後でも５０Å
以下程度であり、多孔質層のエッチング速度との選択比
は十の五乗以上にも達し、非多孔質層におけるエッチン
グ量（数十Å）は実用上無視できる膜厚減少である。
【０３６８】すなわち、２００μｍの厚みを持った多孔
質化されたＳｉ基板は、除去され、Ｓｉ3 Ｎ4 被覆膜を
除去した後には、溶融石英ガラス基板上に１μｍの厚み
を持った単結晶Ｓｉ層が形成できた。エピタキシャル層
には何ら変化はなかった。
【０３６９】その後、酸素雰囲気中で８００℃、０．５
時間加熱することにより、ＳＯＩ薄膜層と溶融石英ガラ
ス基板は強固に接合された（２次貼合せ）。
【０３７０】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０３７１】上述した実施例においては、絶縁性基板と
して光透過性基板を用いてＳＯＩ構造を実現したが、も
ちろん光不透過性基板を使用しても本発明の効果を得る
ことができる。
【０３７２】このとき、光不透過性基板が本発明のエッ
チング液に対して耐性が強ければ、エッチング防止膜は
必要はないことは明らかである。 （実施例２５〜実施例３６）実施例１３乃至実施例２４
で使用したエッチング液を４９％弗酸とアルコールとの
混合液（１０：１）に代えてそれぞれエッチングを行っ
た以外、実施例１３乃至実施例２４と同様にして単結晶
Ｓｉ層を形成した。
【０３７３】多孔質Ｓｉを４９％弗酸とアルコールとの
混合液（１０：１）を使用して選択エッチングしたとこ
ろ８２分後には、非多孔質Ｓｉ単結晶層がエッチングさ
れずに残った。
【０３７４】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く８２分後でも５０Å
以下程度であり、多孔質層のエッチング速度との選択比
は十の五乗以上にも達し、非多孔質層におけるエッチン
グ量（数十Å）は実用上無視できる膜厚減少であった。
【０３７５】最終的に得られたＳｉ層を透過電子顕微鏡
を用いて断面観察した結果、Ｓｉ層には新たな結晶欠陥
は導入されておらず、良好な結晶性が維持されているこ
とが確認された。 （実施例３７〜実施例４８）実施例１３〜実施例２４で
使用したエッチング液を４９％弗酸と３０％過酸化水素
水との混合液（１：５）に代えてそれぞれエッチングを
行った以外、実施例１３〜実施例２４と同様にして単結
晶Ｓｉ層を形成した。
【０３７６】多孔質Ｓｉを４９％弗酸と３０％過酸化水
素水との混合液（１：５）を使用して選択エッチングし
たところ６２分後には、非多孔質Ｓｉ単結晶層がエッチ
ングされずに残った。
【０３７７】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く６２分後でも５０Å
以下程度であり、多孔質層のエッチング速度との選択比
は十の五乗以上にも達し、非多孔質層におけるエッチン
グ量（数十Å）は実用上無視できる膜厚減少であった。
【０３７８】最終的に得られたＳｉ層を透過電子顕微鏡
を用いて断面観察した結果、Ｓｉ層には新たな結晶欠陥
は導入されておらず、良好な結晶性が維持されているこ
とが確認された。 （実施例４９〜実施例６０）実施例１３〜実施例２４で
使用したエッチング液を４９％弗酸とアルコールと３０
％過酸化水素水との混合液（１０：６：５０）に代えて
それぞれエッチングを行った以外、実施例１３〜実施例
２４と同様にして単結晶Ｓｉ層を形成した。多孔質Ｓｉ
を４９％弗酸とアルコールと３０％過酸化水素水との混
合液（１０：６：５０）を使用して選択エッチングした
ところ６５分後には、非多孔質Ｓｉ単結晶がエッチング
されずに残った。
【０３７９】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く６５分後でも５０Å
以下程度であり、多孔質層のエッチング速度との選択比
は十の五乗以上にも達し、非多孔質層におけるエッチン
グ量（数十Å）は実用上無視できる膜厚減少であった。
【０３８０】最終的に得られたＳｉ層を透過電子顕微鏡
を用いて断面観察した結果、Ｓｉ層には新たな結晶欠陥
は導入されておらず、良好な結晶性が維持されているこ
とが確認された。 （実施例６１〜実施例７２）実施例１３〜実施例２４で
使用したエッチング液をバッファード弗酸（４．５％弗
酸と３６％弗化アンモニウムとの混合水溶液）に代えて
それぞれエッチングを行った以外、実施例１３〜実施例
２４と同様にして単結晶Ｓｉ層を形成した。多孔質Ｓｉ
をバッファード弗酸を使用して選択エッチングしたとこ
ろ、２５８分後には非多孔質Ｓｉ単結晶がエッチングさ
れずに残った。
【０３８１】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く２５８分後でも５０
Å以下程度であり、多孔質層のエッチング速度との選択
比は十の五乗以上にも達し、非多孔質層におけるエッチ
ング量（数十Å）は実用上無視できる膜厚減少であっ
た。
【０３８２】最終的に得られたＳｉ層を透過電子顕微鏡
を用いて断面観察した結果、Ｓｉ層には新たな結晶欠陥
は導入されておらず、良好な結晶性が維持されているこ
とが確認された。 （実施例７３〜実施例８４）実施例１３〜実施例２４で
使用したエッチング液をバッファード弗酸（４．５％弗
酸と３６％弗化アンモニウムとの混合水溶液）とアルコ
ールとの混合液（１０：１）に代えてそれぞれエッチン
グを行った以外、実施例１３〜実施例２４と同様にして
単結晶Ｓｉ層を形成した。多孔質Ｓｉをその混合液を使
用して選択エッチングしたところ、２７５分後には非多
孔質Ｓｉ単結晶がエッチングされずに残った。
【０３８３】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く２７５分後でも５０
Å以下程度であり、多孔質層のエッチング速度との選択
比は十の五乗以上にも達し、非多孔質層におけるエッチ
ング量（数十Å）は実用上無視できる膜厚減少であっ
た。
【０３８４】最終的に得られたＳｉ層を透過電子顕微鏡
を用いて断面観察した結果、Ｓｉ層には新たな結晶欠陥
は導入されておらず、良好な結晶性が維持されているこ
とが確認された。 （実施例８５〜実施例９６）実施例１３〜実施例２４で
使用したエッチング液をバッファード弗酸（４．５％弗
酸と３６％弗化アンモニウムとの混合水溶液）と３０％
過酸化水素水との混合液（１：５）に代えてそれぞれエ
ッチングを行った以外、実施例１３〜実施例２４と同様
にして単結晶Ｓｉ層を形成した。多孔質Ｓｉをその混合
液を使用して選択エッチングしたところ、１９１分後に
は非多孔質Ｓｉ単結晶がエッチングされずに残った。
【０３８５】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く１９１分後でも５０
Å以下程度であり、多孔質層のエッチング速度との選択
比は十の五乗以上にも達し、非多孔質層におけるエッチ
ング量（数十Å）は実用上無視できる膜厚減少であっ
た。
【０３８６】最終的に得られたＳｉ層を透過電子顕微鏡
を用いて断面観察した結果、Ｓｉ層には新たな結晶欠陥
は導入されておらず、良好な結晶性が維持されているこ
とが確認された。 （実施例９７〜実施例１０８）実施例１３〜実施例２４
で使用したエッチング液をバッファード弗酸（４．５％
弗酸と３６％弗化アンモニウムとの混合水溶液）とアル
コールと３０％過酸化水素水との混合液（１０：６：５
０）に代えてそれぞれエッチングを行った以外、実施例
１３〜実施例２４と同様にして単結晶Ｓｉ層を形成し
た。多孔質Ｓｉをその混合液を使用して選択エッチング
したところ、２０５分後には非多孔質Ｓｉ単結晶がエッ
チングされずに残った。
【０３８７】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く２０５分後でも５０
Å以下程度であり、多孔質層のエッチング速度との選択
比は十の五乗以上にも達し、非多孔質層におけるエッチ
ング量（数十Å）は実用上無視できる膜厚減少であっ
た。
【０３８８】最終的に得られたＳｉ層を透過電子顕微鏡
を用いて断面観察した結果、Ｓｉ層には新たな結晶欠陥
は導入されておらず、良好な結晶性が維持されているこ
とが確認された。 （実施例１０９）まず、２００μｍの厚みを持った比抵
抗０．０１Ω・ｃｍのＰ型あるいはＮ型（１００）単結
晶Ｓｉ基板に対して、ＨＦ溶液中において陽極化成によ
る多孔質化を行った。
【０３８９】陽極化成条件は以下のとおりであった。
【０３９０】 印加電圧： ２．６（Ｖ） 電流密度： ３０（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：
１：１ 時間： １．６（時間） 多孔質Ｓｉの厚み： ２００（μｍ） Ｐｏｒｏｓｉｔｙ： ５６（％） 次に、該（１００）多孔質Ｓｉ基板上に、ＭＢＥ（分子
線エピタキシー：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐ
ｉｔａｘｙ）法により、Ｓｉエピタキシャル層（非多孔
質Ｓｉ単結晶層）を０．５μｍ低温成長させた。堆積条
件は、以下のとおりである。
【０３９１】 温度： ７００ ℃ 圧力： １×１０-9 Ｔｏｒｒ 成長速度： ０．１ ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面を１０００Å酸化し
た後、酸化膜の表面に光学研磨を施した溶融石英ガラス
基板を重ね合わせ、Ｎ2 雰囲気中で１時間にわたり、４
００℃の温度で加熱することにより酸化膜と、ガラス基
板との貼り合わせ強度を強めた（１次貼合せ）。この
時、貼り合わせた基板ははがれることはなかった。次い
で、溶融石英ガラス基板のみを化学エッチング耐性に優
れたＳｉ3Ｎ4 で被覆した。
【０３９２】その後、該貼合せた基板を、４９％弗酸で
撹拌しながら選択エッチングした。７８分後には、非多
孔質Ｓｉ単結晶層だけがエッチングされずに残り、非多
孔質単結晶Ｓｉをエッチ・ストップの材料として、多孔
質Ｓｉ基板は選択エッチングされ、完全に除去された。
【０３９３】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く７８分後でも５０Å
以下程度であり、多孔質層のエッチング速度との選択比
は十の五乗以上にも達し、非多孔質層におけるエッチン
グ量（数十Å）は実用上無視できる膜厚減少である。
【０３９４】すなわち、２００μｍの厚みを持った多孔
質化されたＳｉ基板は、除去され、Ｓｉ3 Ｎ4 被覆膜を
除去した後には、溶融石英ガラス基板上に０．５μｍの
厚みを持った単結晶Ｓｉ層が形成できた。エピタキシャ
ル層には何ら変化はなかった。
【０３９５】その後、酸素雰囲気中で８００℃、０．５
時間加熱することにより、ＳＯＩ薄膜層と溶融石英ガラ
ス基板は強固に接合された（２次貼合せ）。
【０３９６】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。 （実施例１１０）まず、２００μｍの厚みを持った比抵
抗０．０１Ω・ｃｍのＰ型あるいはＮ型（１００）単結
晶Ｓｉ基板に対して、ＨＦ溶液中において陽極化成によ
る多孔質化を行った。
【０３９７】陽極化成条件は以下のとおりであった。
【０３９８】 印加電圧： ２．６（Ｖ） 電流密度： ３０（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：
１：１ 時間： １．６（時間） 多孔質Ｓｉの厚み： ２００（μｍ） Ｐｏｒｏｓｉｔｙ： ５６（％） 次に、該（１００）多孔質Ｓｉ基板上に、ＭＢＥ（分子
線エピタキシー：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐ
ｉｔａｘｙ）法により、Ｓｉエピタキシャル層（非多孔
質Ｓｉ単結晶層）を０．５μｍ低温成長させた。堆積条
件は、以下のとおりである。
【０３９９】 温度： ７００ ℃ 圧力： １×１０-9 Ｔｏｒｒ 成長速度： ０．１ ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面を１０００Å酸化し
た後、該酸化膜の表面と熱酸化膜が５０００Åの厚さで
形成されたＳｉ基板とを重ね合わせ、Ｎ2 雰囲気中で２
時間にわたり、４００℃の温度で加熱することにより前
記酸化膜どうしの貼り合わせ強度を強めた（１次貼合
せ）。この時、貼り合わせた基板ははがれることはなか
った。
【０４００】その後、該貼合せた基板を、４９％弗酸で
撹拌しながら選択エッチングした。７８分後には、非多
孔質Ｓｉ単結晶層だけがエッチングされずに残り、非多
孔質単結晶Ｓｉをエッチ・ストップの材料として、多孔
質Ｓｉ基板は選択エッチングされ、完全に除去された。
【０４０１】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く７８分後でも５０Å
以下程度であり、多孔質層のエッチング速度との選択比
は十の五乗以上にも達し、非多孔質層におけるエッチン
グ量（数十Å）は実用上無視できる膜厚減少である。
【０４０２】すなわち、２００μｍの厚みを持った多孔
質化されたＳｉ基板は、除去され、Ｓｉ基板上に５００
０Åの酸化膜を介して０．５μｍの厚みを持った単結晶
Ｓｉ層が形成できた。エピタキシャル層には何ら変化は
なかった。
【０４０３】その後、酸素雰囲気中で８００℃、０．５
時間加熱することにより、ＳＯＩ薄膜層と溶融石英ガラ
ス基板は強固に接合された（２次貼合せ）。
【０４０４】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０４０５】
【発明の効果】以上詳細に説明したように、本発明によ
れば、Ｓｉ／ＳｉＯ2 層と光透過性基板等の絶縁性基板
とをより強固に結合させる２次貼合わせの工程を、多孔
質Ｓｉ基板をエッチングして薄膜化した後に行うため、
基板と薄膜との貼合わせとすることができる。そのた
め、より強固な結合をさせるための高温での加熱処理を
しても、薄膜の伸縮性に富んだ性質のため、薄膜が基板
に合わせるように貼合わさり、貼合わせ工程時の基板と
薄膜との熱膨張係数の差による剥がれや割れを防ぐこと
ができる。そして光透過性基板をはじめとする絶縁性基
板上に良質な単結晶構造を有する薄膜Ｓｉ層を均一に形
成することができる。
【０４０６】また、本発明の半導体基板の作製方法とし
て、Ｓｉ基板の一方の面側の表面層を残して、多孔質化
した場合には、大面積に渡って均一平坦な、極めて優れ
た結晶性を有するＳｉ単結晶を用いて、表面にＳｉ活性
層を残し、その片面から該活性層までを除去することに
より絶縁性基板上に欠陥の著しく少ないＳｉ単結晶を低
コストで得ることができる。
【０４０７】本発明によれば、絶縁物基板上に、結晶性
が単結晶ウエハ並に優れたＳｉ結晶層を得るうえで、Ｓ
ｉと熱膨張係数の異なる光透過性基板上にＳｉ単結晶層
を、剥がれや割れを起こさず強固に貼合わせることがで
き、生産性、均一性、制御性、経済性の面において卓越
した方法を提供することができる。
【０４０８】さらに、本発明によれば、従来のＳＯＩデ
バイスの利点を実現し、応用可能な半導体基板の作製方
法を提供することができる。
【０４０９】また、本発明によれば、ＳＯＩ構造の大規
模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭ
ＯＸの代替足り得る半導体基板の作製方法を提供するこ
とができる。
【０４１０】また本発明は、元々良質な単結晶Ｓｉ基板
を出発材料として、単結晶層を表面のみに残して、下部
のＳｉ基板を化学的に除去して光透過性基板上に移設さ
せるものであり、熱膨張係数の異なる材料同士の貼合わ
せ方法を確立し、多数処理を短時間に行うことが可能と
なる。
【０４１１】特に本発明の第２の態様乃至第９の態様に
示した発明は、多孔質Ｓｉのエッチングの際に半導体プ
ロセス上、悪影響をおよぼさない湿式化学エッチング液
を用いるものであり、かつ、このエッチング液の多孔質
Ｓｉと非多孔質Ｓｉに対するエッチングの選択比が５桁
以上もあることから制御性、生産性に非常に優れた半導
体基材の作製方法を提供するものである。
【図面の簡単な説明】
【図１】本発明の半導体基材の作製方法の１例を説明す
るための模式図である。
【図２】本発明の半導体基材の作製方法の１例を説明す
るための模式図である。
【図３】本発明の半導体基材の作製方法の１例を説明す
るための模式図である。
【図４】本発明の半導体基材の作製方法の１例を説明す
るための模式図である。
【図５】本発明に使用可能なエッチング液のエッチング
特性を示すグラフである。
【図６】本発明に使用可能なエッチング液のエッチング
特性を示すグラフである。
【図７】本発明に使用可能なエッチング液のエッチング
特性を示すグラフである。
【図８】本発明に使用可能なエッチング液のエッチング
特性を示すグラフである。
【図９】本発明に使用可能なエッチング液のエッチング
特性を示すグラフである。
【図１０】本発明に使用可能なエッチング液のエッチン
グ特性を示すグラフである。
【図１１】本発明に使用可能なエッチング液のエッチン
グ特性を示すグラフである。
【図１２】本発明に使用可能なエッチング液のエッチン
グ特性を示すグラフである。
【符号の説明】
１１ Ｐ型Ｓｉ単結晶基板 １２ 多孔質Ｓｉ基板 １３ Ｓｉ単結晶層 １４ 光透過性基板 ２１ Ｐ型あるいは高濃度Ｎ型Ｓｉ単結晶基板 ２２ Ｓｉ単結晶層 ２３ 多孔質Ｓｉ基板 ２４ 光透過性基板 ３１ Ｐ型Ｓｉ単結晶基板 ３２ 多孔質Ｓｉ基板 ３３ 単結晶Ｓｉ層 ３４ 絶縁性基板 ３５ 酸化層 ３６ エッチング防止膜 ４１ Ｐ型あるいは高濃度Ｎ型Ｓｉ単結晶基板 ４２ 低キャリア濃度層又はＮ型単結晶層 ４３ 多孔質Ｓｉ基板 ４４ 光透過性基板 ４５ 単結晶層表面の酸化層 ４６ エッチング防止膜
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平3−149304 (32)優先日 平３(1991)５月27日 (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平3−149305 (32)優先日 平３(1991)５月27日 (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平3−150986 (32)優先日 平３(1991)５月28日 (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平3−150987 (32)優先日 平３(1991)５月28日 (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平3−150988 (32)優先日 平３(1991)５月28日 (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平3−152252 (32)優先日 平３(1991)５月29日 (33)優先権主張国 日本（ＪＰ）

Claims (36)

    【特許請求の範囲】
  1. 【請求項１】 Ｓｉ基体を多孔質化した後、該多孔質化
    したＳｉ基体上に非多孔質Ｓｉ単結晶層を形成する工程
    と、 前記多孔質Ｓｉ基体と、絶縁性基体とを前記非多孔質Ｓ
    ｉ単結晶層を介して貼合せる１次貼合わせ工程と、 前記１次貼合せ工程の後、化学エッチングによって前記
    多孔質Ｓｉを除去するエッチング工程と、 前記エッチング工程後に行なう、前記１次貼り合わせを
    より強固なものにする２次貼合わせの工程と、を有する
    ことを特徴とする半導体基材の作製方法。
  2. 【請求項２】 Ｓｉ基体を多孔質化した後、該多孔質化
    したＳｉ基体上に非多孔質Ｓｉ単結晶層を形成する工程
    と、 前記多孔質Ｓｉ基体と、絶縁性基体とを前記非多孔質Ｓ
    ｉ単結晶層を介して貼合せる１次貼合わせ工程と、 前記１次貼合せ工程の後、前記基体を弗酸に浸す化学エ
    ッチングによって前記多孔質Ｓｉを除去するエッチング
    工程と、 前記エッチング工程後に行なう、前記１次貼り合わせを
    より強固なものにする２次貼合わせの工程と、を有する
    ことを特徴とする半導体基材の作製方法。
  3. 【請求項３】 Ｓｉ基体を多孔質化した後、該多孔質化
    したＳｉ基体上に非多孔質Ｓｉ単結晶層を形成する工程
    と、 前記多孔質Ｓｉ基体と、絶縁性基体とを前記非多孔質Ｓ
    ｉ単結晶層を介して貼合せる１次貼合わせ工程と、 前記１次貼合せ工程の後、前記基体を弗酸とアルコール
    との混合液に浸すエッチングによって前記多孔質Ｓｉを
    除去するエッチング工程と、 前記エッチング工程後に行なう、前記１次貼り合わせを
    より強固なものにする２次貼合わせの工程と、を有する
    ことを特徴とする半導体基材の作製方法。
  4. 【請求項４】 Ｓｉ基体を多孔質化した後、該多孔質化
    したＳｉ基体上に非多孔質Ｓｉ単結晶層を形成する工程
    と、 前記多孔質Ｓｉ基体と、絶縁性基体とを前記非多孔質Ｓ
    ｉ単結晶層を介して貼合せる１次貼合わせ工程と、 前記１次貼合せ工程の後、前記基体を弗酸と過酸化水素
    との混合液に浸す化学エッチングによって前記多孔質Ｓ
    ｉを除去するエッチング工程と、 前記エッチング工程後に行なう、前記１次貼り合わせを
    より強固なものにする２次貼合わせの工程と、を有する
    ことを特徴とする半導体基材の作製方法。
  5. 【請求項５】 Ｓｉ基体を多孔質化した後、該多孔質化
    したＳｉ基体上に非多孔質Ｓｉ単結晶層を形成する工程
    と、 前記多孔質Ｓｉ基体と、絶縁性基体とを前記非多孔質Ｓ
    ｉ単結晶層を介して貼合せる１次貼合わせ工程と、 前記１次貼合せ工程の後、前記基体を弗酸とアルコール
    と過酸化水素水との混合液に浸す化学エッチングによっ
    て前記多孔質Ｓｉを除去するエッチング工程と、 前記エッチング工程後に行なう、前記１次貼り合わせを
    より強固なものにする２次貼合わせの工程と、を有する
    ことを特徴とする半導体基材の作製方法。
  6. 【請求項６】 Ｓｉ基体を多孔質化した後、該多孔質化
    したＳｉ基体上に非多孔質Ｓｉ単結晶層を形成する工程
    と、 前記多孔質Ｓｉ基体と、絶縁性基体とを前記非多孔質Ｓ
    ｉ単結晶層を介して貼合せる１次貼合わせ工程と、 前記１次貼合せ工程の後、前記基体をバッファード弗酸
    （弗酸と弗化アンモニウムとの混合水溶液）に浸す化学
    エッチングによって前記多孔質Ｓｉを除去するエッチン
    グ工程と、 前記エッチング工程後に行なう、前記１次貼り合わせを
    より強固なものにする２次貼合わせの工程と、を有する
    ことを特徴とする半導体基材の作製方法。
  7. 【請求項７】 Ｓｉ基体を多孔質化した後、該多孔質化
    したＳｉ基体上に非多孔質Ｓｉ単結晶層を形成する工程
    と、 前記多孔質Ｓｉ基体と、絶縁性基体とを前記非多孔質Ｓ
    ｉ単結晶層を介して貼合せる１次貼合わせ工程と、 前記１次貼合せ工程の後、前記基体をバッファード弗酸
    （弗酸と弗化アンモニウムとの混合水溶液）とアルコー
    ルとの混合液に浸す化学エッチングによって前記多孔質
    Ｓｉを除去するエッチング工程と、 前記エッチング工程後に行なう、前記１次貼り合わせを
    より強固なものにする２次貼合わせの工程と、を有する
    ことを特徴とする半導体基材の作製方法。
  8. 【請求項８】 Ｓｉ基体を多孔質化した後、該多孔質化
    したＳｉ基体上に非多孔質Ｓｉ単結晶層を形成する工程
    と、 前記多孔質Ｓｉ基体と、絶縁性基体とを前記非多孔質Ｓ
    ｉ単結晶層を介して貼合せる１次貼合わせ工程と、 前記１次貼合せ工程の後、前記基体をバッファード弗酸
    （弗酸と弗化アンモニウムとの混合水溶液）と過酸化水
    素との混合液に浸す化学エッチングによって前記多孔質
    Ｓｉを除去するエッチング工程と、 前記エッチング工程後に行なう、前記１次貼り合わせを
    より強固なものにする２次貼合わせの工程と、を有する
    ことを特徴とする半導体基材の作製方法。
  9. 【請求項９】 Ｓｉ基体を多孔質化した後、該多孔質化
    したＳｉ基体上に非多孔質Ｓｉ単結晶層を形成する工程
    と、 前記多孔質Ｓｉ基体と、絶縁性基体とを前記非多孔質Ｓ
    ｉ単結晶層を介して貼合せる１次貼合わせ工程と、 前記１次貼合せ工程の後、前記基体をバッファード弗酸
    （弗酸と弗化アンモニウムとの混合水溶液）とアルコー
    ルと過酸化水素水との混合液に浸す化学エッチングによ
    って前記多孔質Ｓｉを除去するエッチング工程と、 前記エッチング工程後に行なう、前記１次貼り合わせを
    より強固なものにする２次貼合わせの工程と、を有する
    ことを特徴とする半導体基材の作製方法。
  10. 【請求項１０】 Ｓｉ基体上の一方の表面層に非多孔質
    Ｓｉ単結晶層を残して前記Ｓｉ基体を多孔質化する工程
    と、 前記多孔質Ｓｉ基体と絶縁性基体とを前記Ｓｉ単結晶層
    を介して貼合せる１次貼合わせ工程と、 前記１次貼合せ工程の後、化学エッチングによって前記
    多孔質Ｓｉを除去するエッチング工程と、 前記エッチング工程後に行なう、前記１次貼り合わせを
    より強固なものにする２次貼合わせの工程と、を有する
    ことを特徴とする半導体基材の作製方法。
  11. 【請求項１１】 前記化学エッチングにおけるエッチン
    グ液を、弗酸としたことを特徴とする請求項１０記載の
    半導体基材の作製方法。
  12. 【請求項１２】 前記化学エッチングにおけるエッチン
    グ液を、弗酸とアルコールとの混合液としたことを特徴
    とする請求項１０記載の半導体基材の作製方法。
  13. 【請求項１３】 前記化学エッチングにおけるエッチン
    グ液を、弗酸と過酸化水素との混合液としたことを特徴
    とする請求項１０記載の半導体基材の作製方法。
  14. 【請求項１４】 前記化学エッチングにおけるエッチン
    グ液を、弗酸とアルコールと過酸化水素水との混合液と
    したことを特徴とする請求項１０記載の半導体基材の作
    製方法。
  15. 【請求項１５】 前記化学エッチングにおけるエッチン
    グ液をバッファード弗酸（弗酸と弗化アンモニウムとの
    混合水溶液）としたことを特徴とする請求項１０記載の
    半導体基材の作製方法。
  16. 【請求項１６】 前記化学エッチングにおけるエッチン
    グ液を、バッファード弗酸（弗酸と弗化アンモニウムと
    の混合水溶液）とアルコールとの混合液としたことを特
    徴とする請求項１０記載の半導体基材の作製方法。
  17. 【請求項１７】 前記化学エッチングにおけるエッチン
    グ液を、バッファード弗酸（弗酸と弗化アンモニウムと
    の混合水溶液）と過酸化水素との混合液としたことを特
    徴とする請求項１０記載の半導体基材の作製方法。
  18. 【請求項１８】 前記化学エッチングにおけるエッチン
    グ液を、バッファード弗酸（弗酸と弗化アンモニウムと
    の混合水溶液）とアルコールと過酸化水素水との混合液
    としたことを特徴とする請求項１０記載の半導体基材の
    作製方法。
  19. 【請求項１９】 前記非多孔質Ｓｉ単結晶層は、分子線
    エピタキシャル法、プラズマＣＶＤ法、光ＣＶＤ法、減
    圧ＣＶＤ法、液相成長法、バイアス・スパッタ法から選
    ばれる方法によって形成される請求項１乃至９に記載の
    半導体基材の作製方法。
  20. 【請求項２０】 前記非多孔質Ｓｉ単結晶層の表面を酸
    化した後、該酸化膜を介して前記１次貼合わせ工程を行
    なうことを特徴とする請求項１乃至１８に記載の半導体
    基材の作製方法。
  21. 【請求項２１】 前記多孔質Ｓｉ面以外をエッチング防
    止膜で被覆した後、前記多孔質Ｓｉを除去するエッチン
    グ工程を行なうことを特徴とする請求項１乃至１８に記
    載の半導体基材の作製方法。
  22. 【請求項２２】 前記非多孔質Ｓｉ単結晶層の厚さが１
    ００ミクロン以下である請求項１乃至１８に記載の半導
    体基材の作製方法。
  23. 【請求項２３】 前記１次貼合わせ工程は、前記多孔質
    Ｓｉを有する基体と前記絶縁性基体とを室温で接触さ
    せ、Ｖａｎ ｄｅｒ Ｗａａｌｓ（ファンデルワール
    ス）力で引き合っている程度に貼合わせ、接触面を形成
    する材料のそれぞれの熱膨張率の違いにより生じる応力
    を発生させず、貼合わせることを特徴とする請求項１乃
    至１８に記載の半導体基材の作製方法。
  24. 【請求項２４】 前記接触による１次貼合わせ工程が、
    貼り合わせ界面が剥がれない程度の加熱工程を含む請求
    項１乃至１８に記載の半導体基材の作製方法。
  25. 【請求項２５】 前記２次貼り合わせ工程は、熱処理に
    よって行なわれることを特徴とする請求項１乃至１８に
    記載の半導体基材の作製方法。
  26. 【請求項２６】 前記２次貼合わせ工程が酸素を含む雰
    囲気中での加熱工程を含む請求項１乃至１８に記載の半
    導体基材の作製方法。
  27. 【請求項２７】 前記２次貼合わせ工程が窒素を含む雰
    囲気中での加熱工程を含む請求項１乃至１８に記載の半
    導体基材の作製方法。
  28. 【請求項２８】 前記非多孔質Ｓｉ単結晶層は、エピタ
    キシャル成長により形成されるＳｉエピタキシャル層で
    あることを特徴とする請求項１乃至１８に記載の半導体
    基材の作製方法。
  29. 【請求項２９】 前記多孔質化する領域はＰ型あるいは
    多孔質化が実現できる程度に高濃度なＮ型のＳｉである
    請求項１乃至１８に記載の半導体基材の作製方法。
  30. 【請求項３０】 前記多孔質化する工程は陽極化成であ
    る請求項１乃至１８に記載の半導体基材の作製方法。
  31. 【請求項３１】 前記絶縁性基体が光透過性基体である
    請求項１乃至１８に記載の半導体基材の作製方法。
  32. 【請求項３２】 前記Ｓｉ基体上の一方の表面層に残す
    非多孔質Ｓｉ単結晶層が、高抵抗Ｓｉ層であることを特
    徴とする請求項１８に記載の半導体基材の作製方法。
  33. 【請求項３３】 前記Ｓｉ基体上の一方の表面層に残す
    非多孔質Ｓｉ単結晶層が、Ｎ型Ｓｉ層であることを特徴
    とする請求項１８に記載の半導体基材の作製方法。
  34. 【請求項３４】 前記非多孔質Ｓｉ単結晶層は、プロト
    ン照射、カウンタードープ、エピタキシャル成長から選
    ばれる方法により形成されることを特徴とする請求項１
    ８に記載の半導体基材の作製方法。
  35. 【請求項３５】 前記陽極化成はＨＦ溶液中で行なわれ
    る請求項３０に記載の半導体基材の作製方法。
  36. 【請求項３６】 前記光透過性基体が光透過性ガラス基
    体である請求項３１に記載の半導体基材の作製方法。
JP04154190A 1991-05-22 1992-05-22 半導体基材の作製方法および半導体部材 Expired - Fee Related JP3112121B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04154190A JP3112121B2 (ja) 1991-05-22 1992-05-22 半導体基材の作製方法および半導体部材

Applications Claiming Priority (19)

Application Number Priority Date Filing Date Title
JP14528691 1991-05-22
JP14816291 1991-05-24
JP14930591 1991-05-27
JP14930391 1991-05-27
JP14930491 1991-05-27
JP15098891 1991-05-28
JP15098691 1991-05-28
JP15098791 1991-05-28
JP3-150987 1991-05-29
JP3-152252 1991-05-29
JP3-145286 1991-05-29
JP3-150988 1991-05-29
JP3-150986 1991-05-29
JP3-149304 1991-05-29
JP3-149305 1991-05-29
JP3-149303 1991-05-29
JP3-148162 1991-05-29
JP15225291 1991-05-29
JP04154190A JP3112121B2 (ja) 1991-05-22 1992-05-22 半導体基材の作製方法および半導体部材

Publications (2)

Publication Number Publication Date
JPH05175469A true JPH05175469A (ja) 1993-07-13
JP3112121B2 JP3112121B2 (ja) 2000-11-27

Family

ID=27577458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04154190A Expired - Fee Related JP3112121B2 (ja) 1991-05-22 1992-05-22 半導体基材の作製方法および半導体部材

Country Status (11)

Country Link
US (1) US5840616A (ja)
EP (1) EP0515181B1 (ja)
JP (1) JP3112121B2 (ja)
KR (1) KR960006687B1 (ja)
CN (1) CN1052339C (ja)
AT (1) ATE195610T1 (ja)
CA (1) CA2069038C (ja)
DE (1) DE69231348T2 (ja)
ES (1) ES2148165T3 (ja)
MY (1) MY111046A (ja)
PT (1) PT515181E (ja)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0553775B1 (en) * 1992-01-28 1998-04-08 Canon Kabushiki Kaisha Method of manufacturing a semiconductor device
DE69333619T2 (de) * 1992-01-30 2005-09-29 Canon K.K. Herstellungsverfahren für Halbleitersubstrate
JP3214631B2 (ja) * 1992-01-31 2001-10-02 キヤノン株式会社 半導体基体及びその作製方法
EP1179842A3 (en) * 1992-01-31 2002-09-04 Canon Kabushiki Kaisha Semiconductor substrate and method for preparing same
US5344524A (en) * 1993-06-30 1994-09-06 Honeywell Inc. SOI substrate fabrication
US6017811A (en) * 1993-09-09 2000-01-25 The United States Of America As Represented By The Secretary Of The Navy Method of making improved electrical contact to porous silicon
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
TW330313B (en) * 1993-12-28 1998-04-21 Canon Kk A semiconductor substrate and process for producing same
DE69627252T2 (de) * 1995-08-02 2004-01-29 Canon Kk Halbleitersubstrat und Herstellungsverfahren
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
USRE38466E1 (en) * 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6054363A (en) * 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
US6756289B1 (en) 1996-12-27 2004-06-29 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JP3501642B2 (ja) 1997-12-26 2004-03-02 キヤノン株式会社 基板処理方法
DE19803013B4 (de) * 1998-01-27 2005-02-03 Robert Bosch Gmbh Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
CA2345122A1 (en) * 1998-09-25 2000-04-06 Asahi Kasei Kabushiki Kaisha Semiconductor substrate and production method thereof, semiconductor device using the same and production method thereof
JP3903215B2 (ja) 1998-11-24 2007-04-11 ダイキン工業株式会社 エッチング液
US6187653B1 (en) 1999-12-17 2001-02-13 Lucent Technologies, Inc. Method for attractive bonding of two crystalline substrates
WO2002084725A1 (en) * 2001-04-17 2002-10-24 California Institute Of Technology A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby
US6974966B1 (en) * 2002-01-16 2005-12-13 Vijaysekhar Jayaraman Multiple epitaxial region wafers with optical connectivity
JP2004335642A (ja) * 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
EP1620583A4 (en) * 2003-05-06 2009-04-22 Canon Kk SEMICONDUCTOR SUBSTRATE, SEMICONDUCTOR DEVICE, LUMINOUS DIODE AND MANUFACTURING METHOD THEREFOR
US6991943B2 (en) * 2003-12-04 2006-01-31 International Rectifier Corporation Process for preparation of semiconductor wafer surface
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
WO2006012544A2 (en) * 2004-07-22 2006-02-02 The Board Of Trustees Of The Leland Stanford Junior University Germanium substrate-type materials and approach therefor
US7630609B1 (en) 2005-07-07 2009-12-08 Megladon Manufacturing Group, Ltd. Arrayed multi-fiber connector
JP5171016B2 (ja) * 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
JP5463017B2 (ja) * 2007-09-21 2014-04-09 株式会社半導体エネルギー研究所 基板の作製方法
JP2009094144A (ja) * 2007-10-04 2009-04-30 Canon Inc 発光素子の製造方法
JP5248994B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5248995B2 (ja) 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5572307B2 (ja) * 2007-12-28 2014-08-13 株式会社半導体エネルギー研究所 光電変換装置の製造方法
US7951656B2 (en) * 2008-06-06 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8338218B2 (en) * 2008-06-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device module and manufacturing method of the photoelectric conversion device module
SG160302A1 (en) * 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor substrate
KR20120032487A (ko) * 2009-06-24 2012-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 처리 및 ｓｏｉ 기판의 제작 방법
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
SG178179A1 (en) 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
JP5706670B2 (ja) 2009-11-24 2015-04-22 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US9437758B2 (en) 2011-02-21 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP2013058562A (ja) 2011-09-07 2013-03-28 Semiconductor Energy Lab Co Ltd 光電変換装置
US10543662B2 (en) 2012-02-08 2020-01-28 Corning Incorporated Device modified substrate article and methods for making
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
TWI617437B (zh) 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
US10014177B2 (en) 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
CN106132688B (zh) 2014-01-27 2020-07-14 康宁股份有限公司 用于薄片与载体的受控粘结的制品和方法
JP2017518954A (ja) 2014-04-09 2017-07-13 コーニング インコーポレイテッド デバイスで改質された基体物品、およびそれを製造する方法
CN107635769B (zh) 2015-05-19 2020-09-15 康宁股份有限公司 使片材与载体粘结的制品和方法
KR102524620B1 (ko) 2015-06-26 2023-04-21 코닝 인코포레이티드 시트 및 캐리어를 포함하는 방법들 및 물품들
TW201825623A (zh) 2016-08-30 2018-07-16 美商康寧公司 用於片材接合的矽氧烷電漿聚合物
TWI821867B (zh) 2016-08-31 2023-11-11 美商康寧公司 具以可控制式黏結的薄片之製品及製作其之方法
JP7260523B2 (ja) 2017-08-18 2023-04-18 コーニング インコーポレイテッド ポリカチオン性高分子を使用した一時的結合
US11331692B2 (en) 2017-12-15 2022-05-17 Corning Incorporated Methods for treating a substrate and method for making articles comprising bonded sheets

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5516464A (en) * 1978-07-21 1980-02-05 Nec Corp Method of forming wafer for semiconductor device
US4771016A (en) * 1987-04-24 1988-09-13 Harris Corporation Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor
JP2685819B2 (ja) * 1988-03-31 1997-12-03 株式会社東芝 誘電体分離半導体基板とその製造方法
US4939101A (en) * 1988-09-06 1990-07-03 General Electric Company Method of making direct bonded wafers having a void free interface
US4891329A (en) * 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure
JPH02206548A (ja) * 1989-02-07 1990-08-16 Nippon Unicar Co Ltd ラップフィルム
JP2807717B2 (ja) * 1989-07-10 1998-10-08 セイコーインスツルメンツ株式会社 半導体基板の製造方法
JPH03109731A (ja) * 1989-09-25 1991-05-09 Seiko Instr Inc 半導体基板の製造方法
JP2850502B2 (ja) * 1990-07-20 1999-01-27 富士通株式会社 Ｓｏｉ基板の製造方法
EP0688048A3 (en) * 1990-08-03 1996-02-28 Canon Kk Semiconductor substrate with SOI structure
CA2061264C (en) * 1991-02-15 1999-11-16 Kiyofumi Sakaguchi Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution

Also Published As

Publication number Publication date
CN1052339C (zh) 2000-05-10
MY111046A (en) 1999-08-30
PT515181E (pt) 2000-11-30
EP0515181A2 (en) 1992-11-25
KR960006687B1 (ko) 1996-05-22
ATE195610T1 (de) 2000-09-15
DE69231348D1 (de) 2000-09-21
EP0515181B1 (en) 2000-08-16
US5840616A (en) 1998-11-24
CN1068443A (zh) 1993-01-27
ES2148165T3 (es) 2000-10-16
CA2069038A1 (en) 1992-11-23
DE69231348T2 (de) 2001-02-08
CA2069038C (en) 1997-08-12
EP0515181A3 (en) 1993-06-02
JP3112121B2 (ja) 2000-11-27

Similar Documents

Publication Publication Date Title
JP3112121B2 (ja) 半導体基材の作製方法および半導体部材
JP2608351B2 (ja) 半導体部材及び半導体部材の製造方法
US5767020A (en) Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
US5374581A (en) Method for preparing semiconductor member
JP3214631B2 (ja) 半導体基体及びその作製方法
JP3250673B2 (ja) 半導体素子基体とその作製方法
JP3261685B2 (ja) 半導体素子基体及びその作製方法
JP2994837B2 (ja) 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
JP2910001B2 (ja) 半導体基材及びその作製方法
US6238586B1 (en) Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
JP3347354B2 (ja) エッチング方法および半導体基材の作製方法
JP3119384B2 (ja) 半導体基板及びその作製方法
JP3342442B2 (ja) 半導体基板の作製方法及び半導体基板
JP3112101B2 (ja) 半導体基材の作製方法
JP3112100B2 (ja) 半導体基材の作製方法
JP3098810B2 (ja) 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置
JPH09121039A (ja) 半導体部材
JPH04349621A (ja) 半導体基材の作製方法
JP3237890B2 (ja) 半導体基体及びその作製方法
JP3112103B2 (ja) 半導体装置
JPH0567627A (ja) バイポーラトランジスタ及びそれを用いた半導体装置
JPH0541489A (ja) 半導体装置
JPH0536916A (ja) 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置
JPH0567630A (ja) 半導体装置及びその製造方法
JPH0567629A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070922

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees