JPH0719797B2 - 半導体装置の実装具 - Google Patents
半導体装置の実装具Info
- Publication number
- JPH0719797B2 JPH0719797B2 JP61040292A JP4029286A JPH0719797B2 JP H0719797 B2 JPH0719797 B2 JP H0719797B2 JP 61040292 A JP61040292 A JP 61040292A JP 4029286 A JP4029286 A JP 4029286A JP H0719797 B2 JPH0719797 B2 JP H0719797B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- film
- metal
- mounting tool
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔発明の技術的分野〕 本発明は半導体素子上の電極と外部金属リードとを接合
する場合のボンディングに関するものである。
する場合のボンディングに関するものである。
近年、IC,LSI等の半導体素子は各種の家庭電化製品、産
業用機器に導入されている。これらの電子機器は、省電
力あるいは有効スペースの利用などの観点から、小型化
薄型化のいわゆる軽薄短小化への道に進みつつある。
業用機器に導入されている。これらの電子機器は、省電
力あるいは有効スペースの利用などの観点から、小型化
薄型化のいわゆる軽薄短小化への道に進みつつある。
半導体素子もこの目的のためパッケージングの小型化薄
型化が強く要望されるようになってまた、半導体素子は
各種プロセスにより素子として完成した後、取扱い上あ
るいは機械的保護のためにパッケージングされるが、電
気的接続の必要性から電極リードだけはパッケージ外に
取り出さなければならない。通常，半導体素子とパッケ
ージ外部との接続にはリードフレームとワイヤーボンデ
ィングによるもの金属突起（バンプ）と基板配線による
ものテープキャリヤ方式によるもの等が用いられてい
る。この中で特に接続数が多く、小型化薄型化の要望に
適したものとしてテープキャリヤ方式がある。
型化が強く要望されるようになってまた、半導体素子は
各種プロセスにより素子として完成した後、取扱い上あ
るいは機械的保護のためにパッケージングされるが、電
気的接続の必要性から電極リードだけはパッケージ外に
取り出さなければならない。通常，半導体素子とパッケ
ージ外部との接続にはリードフレームとワイヤーボンデ
ィングによるもの金属突起（バンプ）と基板配線による
ものテープキャリヤ方式によるもの等が用いられてい
る。この中で特に接続数が多く、小型化薄型化の要望に
適したものとしてテープキャリヤ方式がある。
テープキャリヤ方式とは、半導体素子上の電極端子上に
バリヤメタルと呼ばれる多層金属膜を設け、さらにこの
バリヤメタル上に電気メッキ法により金属突起を設け
る。そして、金属リード端子を設けてある一定幅の長尺
のポリイミドテープを用意し、該金属リード端子と前記
金属突起とを電極端子数に無関係に同一チップ上電極に
同時に一括接合するものである。この方法はTAB（Tape
Automatid Bonding）法とも呼ばれ多端子薄型の分野で
広がりつつあるが、電極接続工程としては工程数が多く
コスト高となる、素子に加工を加えるため素子歩留りが
下がる等の問題点がある。
バリヤメタルと呼ばれる多層金属膜を設け、さらにこの
バリヤメタル上に電気メッキ法により金属突起を設け
る。そして、金属リード端子を設けてある一定幅の長尺
のポリイミドテープを用意し、該金属リード端子と前記
金属突起とを電極端子数に無関係に同一チップ上電極に
同時に一括接合するものである。この方法はTAB（Tape
Automatid Bonding）法とも呼ばれ多端子薄型の分野で
広がりつつあるが、電極接続工程としては工程数が多く
コスト高となる、素子に加工を加えるため素子歩留りが
下がる等の問題点がある。
そこで最近ではリードをエッチングすることにより突起
電極付としたものや転写バンプ方式（例えば特開昭57-1
52147号公報）と呼ばれる方法によりあらかじめリード
側に突起電極（バンプ）を形成したものを使ったTAB法
も現われてきている。これらの方法によれば素子側は通
常のAlパッド（電極）のままでよく、適用範囲は広が
る。しかし、エッチングにより突起形状とする場合は、
そのエッチング能力の限界がリードの高密度化を妨げて
おり、転写バンプ方式では転写用基板とよばれるバンプ
形成用基板の準備と最適化さらにはリード表面のSnメッ
キ厚の制御等の必要性から安定した接合条件を求めるま
で時間を要するなど問題は残る。さらに第３図に示すよ
うな、フィルム22、上の金属配線21、を形成した後該金
属配線21、の先端部でフィルム22の貫通穴を介し反対側
に金属突起電極23を形成した金属突起電極付フィルムキ
ャリヤと半導体装置の電極部26とを電気的に接続する方
法もある。しかしこの方法の場合、エッチングされる角
度の影響により微細ピッチあるいは徴小電極パッド26に
対応するのが困難である。そこで徴小電極パットに対応
するため第４図のようにポリィミドフィルム32全体を薄
くする方法もあるが、フィルム全体の剛性が失なわれ接
合部の信頼性が低下するという問題点がある。
電極付としたものや転写バンプ方式（例えば特開昭57-1
52147号公報）と呼ばれる方法によりあらかじめリード
側に突起電極（バンプ）を形成したものを使ったTAB法
も現われてきている。これらの方法によれば素子側は通
常のAlパッド（電極）のままでよく、適用範囲は広が
る。しかし、エッチングにより突起形状とする場合は、
そのエッチング能力の限界がリードの高密度化を妨げて
おり、転写バンプ方式では転写用基板とよばれるバンプ
形成用基板の準備と最適化さらにはリード表面のSnメッ
キ厚の制御等の必要性から安定した接合条件を求めるま
で時間を要するなど問題は残る。さらに第３図に示すよ
うな、フィルム22、上の金属配線21、を形成した後該金
属配線21、の先端部でフィルム22の貫通穴を介し反対側
に金属突起電極23を形成した金属突起電極付フィルムキ
ャリヤと半導体装置の電極部26とを電気的に接続する方
法もある。しかしこの方法の場合、エッチングされる角
度の影響により微細ピッチあるいは徴小電極パッド26に
対応するのが困難である。そこで徴小電極パットに対応
するため第４図のようにポリィミドフィルム32全体を薄
くする方法もあるが、フィルム全体の剛性が失なわれ接
合部の信頼性が低下するという問題点がある。
本発明は、前述の問題点を解決し、信頼性を高めたTAB
技術を提供することを目的とする。
技術を提供することを目的とする。
本発明は、半導体装置の実装具として例えば、第４図に
示すような構造のTAB用フィルムを改良したものであ
る。すなわち、前記実装具として例えば、全体の剛性を
失なわない程度に厚いポリイミドフィルムを用意し、そ
のポリイミドフィルム上に金属配線を施こしておく。フ
ィルム側に素子を置き、配線パターンと素子電極パッド
とを位置合せしたとき素子上電極パッドにあたる部分に
は金属配線からポリイミドを貫通し金属突起電極（バン
プ）を形成してあるものとする。このとき、そのポリイ
ミド厚では、エッチング能力の限界から過大なバンプ形
成しかできないので素子電極パットと接続する側のフィ
ルムの一部はエッチングにより薄膜化した構造とする。
これにより徴細なピッチでバンプを形成することができ
るので徴細ピッチで形成された素子上電極パッドとILB
（Inner Lead Bonding）接合することができる。
示すような構造のTAB用フィルムを改良したものであ
る。すなわち、前記実装具として例えば、全体の剛性を
失なわない程度に厚いポリイミドフィルムを用意し、そ
のポリイミドフィルム上に金属配線を施こしておく。フ
ィルム側に素子を置き、配線パターンと素子電極パッド
とを位置合せしたとき素子上電極パッドにあたる部分に
は金属配線からポリイミドを貫通し金属突起電極（バン
プ）を形成してあるものとする。このとき、そのポリイ
ミド厚では、エッチング能力の限界から過大なバンプ形
成しかできないので素子電極パットと接続する側のフィ
ルムの一部はエッチングにより薄膜化した構造とする。
これにより徴細なピッチでバンプを形成することができ
るので徴細ピッチで形成された素子上電極パッドとILB
（Inner Lead Bonding）接合することができる。
本発明によれば、第３図の構造に比べ微細なパッドピッ
チでバンプが形成でき第４図の構造より高い剛性のTAB
用フィルムを作成することができる。より高い剛性を有
するため金属リード及びバンプとパッドの接合に対して
高い信頼性を得ることができる。また第３図に比べエッ
チングされた所に、素子がはまるためより薄く実装する
ことが可能である。
チでバンプが形成でき第４図の構造より高い剛性のTAB
用フィルムを作成することができる。より高い剛性を有
するため金属リード及びバンプとパッドの接合に対して
高い信頼性を得ることができる。また第３図に比べエッ
チングされた所に、素子がはまるためより薄く実装する
ことが可能である。
第１図に本発明の実施例を示したので以後この例による
構成で説明する。
構成で説明する。
第１図では、125μｍ程度のポリイミドフィルム12上にC
u配線11、パターンを無電界メッキにより形成し、ポリ
イミドフィルムの中心部をエッチングにより25μｍ程度
にする。そしてAlパッド16にあたる部分をエッチングし
て貫通孔を設け、次いでCu配線11に接続するCuバンプ13
を形成する。そして接合の信頼性を高めるためCuバンプ
13にAuメッキ層14を施す。
u配線11、パターンを無電界メッキにより形成し、ポリ
イミドフィルムの中心部をエッチングにより25μｍ程度
にする。そしてAlパッド16にあたる部分をエッチングし
て貫通孔を設け、次いでCu配線11に接続するCuバンプ13
を形成する。そして接合の信頼性を高めるためCuバンプ
13にAuメッキ層14を施す。
このようにしてできたポリイミドフィルム上のCuバンプ
13をAlパッド16に位置合わせし、ILB（Inner Lead Bond
ing）接合する。
13をAlパッド16に位置合わせし、ILB（Inner Lead Bond
ing）接合する。
（１）バンプ材料として上述の例では、銅を用いたが、
より接合信頼性を高めるためAuなどを用いてもよい。
より接合信頼性を高めるためAuなどを用いてもよい。
（２）上述の例ではCuバンプ13上にAuメッキ層14を施し
たが、より安価なバンプにするため、Cuバンプ13だけの
ものでも酸化しない雰囲気で接合すればよい。
たが、より安価なバンプにするため、Cuバンプ13だけの
ものでも酸化しない雰囲気で接合すればよい。
（３）ポリイミドフィルムの中心部を薄くする際エッチ
ングを用いたが、第４図のようにもともと薄いフィルム
に接着剤等で外枠となるポリイミドフィルムを張り合わ
せて周辺部を厚くできる。
ングを用いたが、第４図のようにもともと薄いフィルム
に接着剤等で外枠となるポリイミドフィルムを張り合わ
せて周辺部を厚くできる。
（４）ポリイミドフィルムに膜厚差をつける代わりに第
２図のようにCu配線41の一部あるいは全搬にわたって厚
くすることによっても効果がある。
２図のようにCu配線41の一部あるいは全搬にわたって厚
くすることによっても効果がある。
第１図は、この発明の構造を示した接合部断面図、第２
図は他の実施例の接合部断面図、第３図及び第４図は、
従来の方法による接合部断面図である。 11,21,31,41……金属配線 12,22,32,42……ポリイミドフィルム 13,23,33,43……メッキによる銅バンプ 14,24,34,44……金メッキ層 15,25,35,45……パッシベーション膜 16,26,36,46……電極パッド 17,27,37,47……シリコン素子
図は他の実施例の接合部断面図、第３図及び第４図は、
従来の方法による接合部断面図である。 11,21,31,41……金属配線 12,22,32,42……ポリイミドフィルム 13,23,33,43……メッキによる銅バンプ 14,24,34,44……金メッキ層 15,25,35,45……パッシベーション膜 16,26,36,46……電極パッド 17,27,37,47……シリコン素子
Claims (3)
- 【請求項１】金属配線の少なくとも半導体素子の電極に
接続される側が薄膜化したフィルム上に積層して形成さ
れ、前記金属配線によって前記半導体素子上の電極と外
部電極とを接続するフレーム部材であって、前記半導体
素子の電極に接続される側の前記フレーム部材を他の部
分よりも薄くしたことを特徴とする半導体装置の実装
具。 - 【請求項２】前記金属配線の一部を薄くしたことを特徴
とする特許請求の範囲第１項記載の半導体装置の実装
具。 - 【請求項３】前記フィルムの一部を薄くしたことを特徴
とする特許請求の範囲第１項記載の半導体装置の実装
具。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61040292A JPH0719797B2 (ja) | 1986-02-27 | 1986-02-27 | 半導体装置の実装具 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61040292A JPH0719797B2 (ja) | 1986-02-27 | 1986-02-27 | 半導体装置の実装具 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62199022A JPS62199022A (ja) | 1987-09-02 |
| JPH0719797B2 true JPH0719797B2 (ja) | 1995-03-06 |
Family
ID=12576528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61040292A Expired - Lifetime JPH0719797B2 (ja) | 1986-02-27 | 1986-02-27 | 半導体装置の実装具 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719797B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910700542A (ko) * | 1989-02-06 | 1991-03-15 | 도모마쓰 겡고 | 칩 캐리어 |
| JPH11260863A (ja) * | 1998-03-09 | 1999-09-24 | Sumitomo Electric Ind Ltd | 半導体装置用接続端子とその製造方法 |
| KR20020065705A (ko) * | 2001-02-07 | 2002-08-14 | 삼성전자 주식회사 | 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지 |
-
1986
- 1986-02-27 JP JP61040292A patent/JPH0719797B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62199022A (ja) | 1987-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100475619B1 (ko) | 배선 기판, 반도체 장치 및 배선 기판의 제조 방법 | |
| KR100523495B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| US6420787B1 (en) | Semiconductor device and process of producing same | |
| JP2002110898A (ja) | 半導体装置 | |
| CN113224013A (zh) | 半导体装置封装和其制造方法 | |
| JPH07201864A (ja) | 突起電極形成方法 | |
| JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
| JP3823636B2 (ja) | 半導体チップモジュール及びその製造方法 | |
| JP2002217354A (ja) | 半導体装置 | |
| JP3279470B2 (ja) | 半導体装置およびその製造方法 | |
| US20220344300A1 (en) | Electronic device and manufacturing method thereof | |
| JPH03293740A (ja) | 半導体装置の接続方法 | |
| JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0719797B2 (ja) | 半導体装置の実装具 | |
| JP2000260933A (ja) | 半導体装置の製造方法 | |
| JP4130277B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2858844B2 (ja) | 半導体集積回路装置 | |
| JP3019065B2 (ja) | 半導体装置の接続方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2551243B2 (ja) | 半導体装置 | |
| JP2000195887A (ja) | 電子部品 | |
| JP3076302B2 (ja) | 半導体装置 | |
| KR100900480B1 (ko) | 반도체 패키지 | |
| KR100608331B1 (ko) | 멀티 칩 패키지 |