JPS5828855A - 半導体基板の熱処理方法 - Google Patents
半導体基板の熱処理方法Info
- Publication number
- JPS5828855A JPS5828855A JP11733481A JP11733481A JPS5828855A JP S5828855 A JPS5828855 A JP S5828855A JP 11733481 A JP11733481 A JP 11733481A JP 11733481 A JP11733481 A JP 11733481A JP S5828855 A JPS5828855 A JP S5828855A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- film
- substrate
- sos
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
- H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は絶縁基板（サファイヤ又はスピネル）上に成長
したＳｉ ｊｌ結晶（いわゆるＳＯ８基板）の熱処理に
よる結晶性改善に関するものである。
したＳｉ ｊｌ結晶（いわゆるＳＯ８基板）の熱処理に
よる結晶性改善に関するものである。
ＳＯ８の結晶性はへテロ接合（異種接合）のため格子定
数が合わずに、主に界面付近に結晶欠陥（転位、双晶）
が高密度（１０６〜１０’／ａＪ）に発生する。このた
めにＳＯＳデバイスの電気的特性（例えば易動度、リー
ク電流）の低下をもたらすことも知られている。ＳＯ８
基板の結晶性の改善（１） 方法としては、次のようなものが報告さ１１ている。
数が合わずに、主に界面付近に結晶欠陥（転位、双晶）
が高密度（１０６〜１０’／ａＪ）に発生する。このた
めにＳＯＳデバイスの電気的特性（例えば易動度、リー
ク電流）の低下をもたらすことも知られている。ＳＯ８
基板の結晶性の改善（１） 方法としては、次のようなものが報告さ１１ている。
例えば（］、） Ｓ ＯＳ結晶にイオン注入を４る。（
２）ＳＯ８結晶をレーザーアニールを行う。（３）（１
）と（２）を１ノ１用する。（４）え１１Ｉ処Ｊｊｉｉ
７・行う等かある。しかしろ“から従来の（１）〜（
３）の方法は高温な装置Ｐｌで、高れ“１度ン：Ｉ制御
卸技術を必要と１７、大■処理が不可子）１２で再現性
に問題がある。
２）ＳＯ８結晶をレーザーアニールを行う。（３）（１
）と（２）を１ノ１用する。（４）え１１Ｉ処Ｊｊｉｉ
７・行う等かある。しかしろ“から従来の（１）〜（
３）の方法は高温な装置Ｐｌで、高れ“１度ン：Ｉ制御
卸技術を必要と１７、大■処理が不可子）１２で再現性
に問題がある。
（４）の熱処理方法の公知例としてｆ、Ｊ、（：０酸化
処理＜ｒ＋行う（Ｊ ｏｆ Ｃｒｙｓ’ｔａｌ Ｇｒｏ
ｗｔｈ ’、λ（１り ７１ ） Ｉ Ｉ） ７〜１２
５：ジャーナルオプクリスタＡグロース。
処理＜ｒ＋行う（Ｊ ｏｆ Ｃｒｙｓ’ｔａｌ Ｇｒｏ
ｗｔｈ ’、λ（１り ７１ ） Ｉ Ｉ） ７〜１２
５：ジャーナルオプクリスタＡグロース。
ＶｏＬ ９．、 （１９７１）、 １０７−１２
５−Ｌ”Ｃ）ｏ（Ｔ」）ｆｆ１．；ＲノＪ ス又は水素
ガス雰囲気中で熱処理を行う。（昭和５２年春季応用物
理連合報告会＋’ ２８ａ−Ｑ ］ ｌ、 ｌ’４２８
）。（ハ）塩酸酸化〜水素処理（公開時１１４１公報昭
和５３−１１０４８１）。に）窒素−水素処理（昭和５
４年度電子通信学会半導体・月利部門全国大会Ｐ−９）
等がある。（イ）はＳＯ８結晶の成枝条件にも依るが、
ドライ（ｄｒｙ ） ０２中で処理するとポール易動度
が増減することが述べられ−Ｃいる。しかしこの方法は
デバイス作製中の−プロセス（ＳｉＯ，ｌｊｑど９） の形成）として行われるもので、新らたにこの処理を行
えば、ＳＯ８の実効Ｊｌｕ厚が減少するなどの不利な点
かある。（ハ）はエピタキシャル成長前に■■Ｃｊ
水蒸気でサファイヤ基板を酸化して、これにエピタキシ
ィを行いデバイスを作製する、そのデバイス特性を評価
し、Ｍ配線を除去してＨ２中で〜５００℃で熱処理し、
シリコンどサファイアの界面の電荷を増減することによ
りＣ−ＭＯＳ ）ランジスタの漏洩電流の差を変化させ
調節することとあり、結晶性改善の目的とは多少異なり
、又処理温度が〜５００℃と低い。に）はデバイス形成
のＡｔ ＨプロセスでＮ、−Ｈ，雰囲気中、４５０℃。
５−Ｌ”Ｃ）ｏ（Ｔ」）ｆｆ１．；ＲノＪ ス又は水素
ガス雰囲気中で熱処理を行う。（昭和５２年春季応用物
理連合報告会＋’ ２８ａ−Ｑ ］ ｌ、 ｌ’４２８
）。（ハ）塩酸酸化〜水素処理（公開時１１４１公報昭
和５３−１１０４８１）。に）窒素−水素処理（昭和５
４年度電子通信学会半導体・月利部門全国大会Ｐ−９）
等がある。（イ）はＳＯ８結晶の成枝条件にも依るが、
ドライ（ｄｒｙ ） ０２中で処理するとポール易動度
が増減することが述べられ−Ｃいる。しかしこの方法は
デバイス作製中の−プロセス（ＳｉＯ，ｌｊｑど９） の形成）として行われるもので、新らたにこの処理を行
えば、ＳＯ８の実効Ｊｌｕ厚が減少するなどの不利な点
かある。（ハ）はエピタキシャル成長前に■■Ｃｊ
水蒸気でサファイヤ基板を酸化して、これにエピタキシ
ィを行いデバイスを作製する、そのデバイス特性を評価
し、Ｍ配線を除去してＨ２中で〜５００℃で熱処理し、
シリコンどサファイアの界面の電荷を増減することによ
りＣ−ＭＯＳ ）ランジスタの漏洩電流の差を変化させ
調節することとあり、結晶性改善の目的とは多少異なり
、又処理温度が〜５００℃と低い。に）はデバイス形成
のＡｔ ＨプロセスでＮ、−Ｈ，雰囲気中、４５０℃。
３０分行ったところ移動度が増大したとあるが、デバ・
ｒス形成後に熱処理をするためにしきい値電圧（Ｖｔｈ
）が変化してしまう等の不利な点がある。
ｒス形成後に熱処理をするためにしきい値電圧（Ｖｔｈ
）が変化してしまう等の不利な点がある。
又（ロ）では９００℃で成長した〜１．０μｍのＳＯ８
膜をＮ、中で〜１１００℃、３０分、又はＨ２中で〜１
２００℃、５分で熱処理をしたところ、ホール易動度が
１桁向上したことを述べている。このときＸ線による１
コツキングカーブの半直巾（結晶性の良否を判断する値
、小さいほど良い）は熱処理前の３°から０．２°（〜
７２０秒）に減少した。一方１０００℃付近で成長した
膜のホール移動度ＩＪはとんど変化しないとある。この
熱処理にＪ：り結晶性が改善される理由は今のところ明
らかではないが、次のようなことが考えられる。
膜をＮ、中で〜１１００℃、３０分、又はＨ２中で〜１
２００℃、５分で熱処理をしたところ、ホール易動度が
１桁向上したことを述べている。このときＸ線による１
コツキングカーブの半直巾（結晶性の良否を判断する値
、小さいほど良い）は熱処理前の３°から０．２°（〜
７２０秒）に減少した。一方１０００℃付近で成長した
膜のホール移動度ＩＪはとんど変化しないとある。この
熱処理にＪ：り結晶性が改善される理由は今のところ明
らかではないが、次のようなことが考えられる。
ｓ ＯＳ ）ＦＡの成長初期は島状成長が行われ、〜０
．２μｍで連続膜となることが知られている。当然結晶
粒界が存在することになり結晶粒界は薄ｊ換はど高密度
にあると考えられる。これを高温処理することにより結
晶粒界が減少し、ずなわぢ結晶粒子が成長し大きくなり
Ｘ線の半値ｒｌＪも減少するど考えられる。又熱処理に
より格子不整合による転位、又は双晶等の密度が減少す
ることも一応考えられる。結晶性の改善はＸ線によるＬ
Ｐ価の他に電気的特性（ホール易動度）からも分る。Ｈ
１処理により易動度が増大するのは、Ｓｉ中の転位等の
欠陥のダングリングボンドに水素原子が付加され、欠陥
の不活性が起り、欠陥に電子や正孔がトラップされなく
なるためである。という説もある。
．２μｍで連続膜となることが知られている。当然結晶
粒界が存在することになり結晶粒界は薄ｊ換はど高密度
にあると考えられる。これを高温処理することにより結
晶粒界が減少し、ずなわぢ結晶粒子が成長し大きくなり
Ｘ線の半値ｒｌＪも減少するど考えられる。又熱処理に
より格子不整合による転位、又は双晶等の密度が減少す
ることも一応考えられる。結晶性の改善はＸ線によるＬ
Ｐ価の他に電気的特性（ホール易動度）からも分る。Ｈ
１処理により易動度が増大するのは、Ｓｉ中の転位等の
欠陥のダングリングボンドに水素原子が付加され、欠陥
の不活性が起り、欠陥に電子や正孔がトラップされなく
なるためである。という説もある。
（ロ）の公知例では一１０００℃付近で成長した膜の熱
処理後のホール易動度はほとんど変化せず、すなわちＸ
線による半値巾もほとんど変化しないものと考えられた
。
処理後のホール易動度はほとんど変化せず、すなわちＸ
線による半値巾もほとんど変化しないものと考えられた
。
しかし我々の実験結果では〜１０００℃で成長したＳＯ
８膜でもＨ２中で多段熱処理をすることにより結晶性の
改善がなされることが分った。
８膜でもＨ２中で多段熱処理をすることにより結晶性の
改善がなされることが分った。
まず、′従来法（水素による熱処理）の実施例について
述べる。サファイヤ基板の結晶方位は（１１０２）を用
い、Ｓ ｓ ［４／ Ｈ２系によりエピタキシャル成長
炉で〜１０００℃の基板温度で（１００）面のＳＯＳ膜
を成長する。成長膜厚は０．６ 、１．０ 、２．０μ
ｍとし、このとき成長速度は０．２μｍ／ｍｉｎである
。
述べる。サファイヤ基板の結晶方位は（１１０２）を用
い、Ｓ ｓ ［４／ Ｈ２系によりエピタキシャル成長
炉で〜１０００℃の基板温度で（１００）面のＳＯＳ膜
を成長する。成長膜厚は０．６ 、１．０ 、２．０μ
ｍとし、このとき成長速度は０．２μｍ／ｍｉｎである
。
次に上記のＳＯ８膜はＣｕＫα、を用いた二結晶法でＳ
ｉの（４００）反射Ｘ線のロッキングカーブを測定する
。このＳＯ８膜を同じエピタキシャル炉内で、その温度
を１０００．１１００．１２００℃を選び、Ｉｆ、雰囲
気中で〜５時間熱処理を施す。熱処理後、ＳＯＳ膜のＸ
線ロッキングカーブを測定し評価する。その結果、０．
６ 、１．０ 、２．０７４ｍ ５Ｏ８（５） の熱処理前の半値＋４＋がそれぞれ１１００秒、９００
秒、５５０秒であったものがＨ、中、１０００〜１２０
０℃で熱処理後はその半値ＩＪの減少率は〜３０％以下
であった。
ｉの（４００）反射Ｘ線のロッキングカーブを測定する
。このＳＯ８膜を同じエピタキシャル炉内で、その温度
を１０００．１１００．１２００℃を選び、Ｉｆ、雰囲
気中で〜５時間熱処理を施す。熱処理後、ＳＯＳ膜のＸ
線ロッキングカーブを測定し評価する。その結果、０．
６ 、１．０ 、２．０７４ｍ ５Ｏ８（５） の熱処理前の半値＋４＋がそれぞれ１１００秒、９００
秒、５５０秒であったものがＨ、中、１０００〜１２０
０℃で熱処理後はその半値ＩＪの減少率は〜３０％以下
であった。
次に本発明の実施例について述べる。
サファイヤ基板の結晶方位は（１丁０２）を用い、Ｓ
ｉ Ｈ，／ Ｈ２系によりエピタキシャル成長炉で〜１
０００℃の基板湿度で（１００）面のＳＯＳ膜を成長す
る。成長膜厚は０．６．１．０．２．０μｍとし、この
ときの成長速度は０．２μｎ１／ｍｉｎ である。次に
上記のＳＯ８膜はＣｕＫα、を用いた二結晶法で８４の
（４００）反射Ｘ線のロッキングカーブを測定する。こ
の５ｏｓｙを同じエピタキシャル炉内で、その温度を〜
１０００℃に保ち、■（、雰囲気中で一定時ｒ１１（例
えば１時間）のくりかえし熱処理を施し熱処理終了後、
Ｘ線ロッキングカーブの半値巾を測定する。この結果は
第１図に示しである。
ｉ Ｈ，／ Ｈ２系によりエピタキシャル成長炉で〜１
０００℃の基板湿度で（１００）面のＳＯＳ膜を成長す
る。成長膜厚は０．６．１．０．２．０μｍとし、この
ときの成長速度は０．２μｎ１／ｍｉｎ である。次に
上記のＳＯ８膜はＣｕＫα、を用いた二結晶法で８４の
（４００）反射Ｘ線のロッキングカーブを測定する。こ
の５ｏｓｙを同じエピタキシャル炉内で、その温度を〜
１０００℃に保ち、■（、雰囲気中で一定時ｒ１１（例
えば１時間）のくりかえし熱処理を施し熱処理終了後、
Ｘ線ロッキングカーブの半値巾を測定する。この結果は
第１図に示しである。
横軸は熱処理時間であり、縦軸はＸ線ロッキングカーブ
の半値巾であり、図から熱処理時間と共に半値巾は減少
することが分り、〜５時間熱処理後（６） の半値巾は各膜厚共に熱処理前の値の４０〜５０％とな
った。
の半値巾であり、図から熱処理時間と共に半値巾は減少
することが分り、〜５時間熱処理後（６） の半値巾は各膜厚共に熱処理前の値の４０〜５０％とな
った。
これは従来法の処理方法による半値巾の減少率のＮ２倍
であり、結晶性の改善が著しいことを示している。又５
時間熱処理後のＳＯ８膜について、１１１ｔ（Ａにより
Ａｌのオートドーピングを調べたところ間！７αなく勲
視できる程度であった。
であり、結晶性の改善が著しいことを示している。又５
時間熱処理後のＳＯ８膜について、１１１ｔ（Ａにより
Ａｌのオートドーピングを調べたところ間！７αなく勲
視できる程度であった。
次に、上記と同条件で成長したＳＯ８膜をＮ２雰囲気中
、〜１１００℃で多段熱処理した結果が第２図に示しで
ある。第１図と同じく、横軸は熱処理時間、縦軸は半値
巾であり、その変化量は１０００℃の熱処理の場合と比
べて、少し大きい。
、〜１１００℃で多段熱処理した結果が第２図に示しで
ある。第１図と同じく、横軸は熱処理時間、縦軸は半値
巾であり、その変化量は１０００℃の熱処理の場合と比
べて、少し大きい。
さらに］（２雰囲気中の熱処理温度を〜１２００℃とし
た場合の多段熱処理時間と半値［［〕の関係を第３図に
示す。図から他の処］！ＩＮ温度に比べて１時間処理後
の半値巾の変化量はいちばん大きい。この〜１２００℃
で、５時間処理したＳＯ８膜のＡ７のオートドーピング
をＩＭ−Ａで測定したところ、熱処理前と比べてＮ１桁
多くエピタキシャル層に再分布しており、問題となる。
た場合の多段熱処理時間と半値［［〕の関係を第３図に
示す。図から他の処］！ＩＮ温度に比べて１時間処理後
の半値巾の変化量はいちばん大きい。この〜１２００℃
で、５時間処理したＳＯ８膜のＡ７のオートドーピング
をＩＭ−Ａで測定したところ、熱処理前と比べてＮ１桁
多くエピタキシャル層に再分布しており、問題となる。
この１２００℃の熱処理の場合にはＡｌのオートドーピ
ングが問題にならない程度の短時間にすることが望まし
い。
ングが問題にならない程度の短時間にすることが望まし
い。
以上のように熱処理前のＳＯ８膜の半値巾がＬＬ未来法
熱処；ｌｌｊ （等湛連続）では〜３ｏ％減少するのに
、本発明の熱処理（等温多段ｌ’Ａ’ｊ ）によれば５
０〜６０％減少することが分った。この理由は今のとこ
ろはっきりしていないが、イ）ＳＯＪ１４の結晶粒界が
加熱−冷却をくり返ずことにより減少するためか、口）
加熱−冷却をくり返えすことにより結晶欠陥（転位、双
晶）が減少する。ハ） Ｎ２が結晶中にとりこまれ欠陥
を減少させること等が考えられる。
熱処；ｌｌｊ （等湛連続）では〜３ｏ％減少するのに
、本発明の熱処理（等温多段ｌ’Ａ’ｊ ）によれば５
０〜６０％減少することが分った。この理由は今のとこ
ろはっきりしていないが、イ）ＳＯＪ１４の結晶粒界が
加熱−冷却をくり返ずことにより減少するためか、口）
加熱−冷却をくり返えすことにより結晶欠陥（転位、双
晶）が減少する。ハ） Ｎ２が結晶中にとりこまれ欠陥
を減少させること等が考えられる。
一方Ｈ２雰囲気に変えてＮ２雰囲気で同条件で処理した
がＳＯ８膜の半値巾は〜２ｏ％程度減少するのみでＮ２
雰囲気はどの効果は見られなかった。
がＳＯ８膜の半値巾は〜２ｏ％程度減少するのみでＮ２
雰囲気はどの効果は見られなかった。
本発明ではサファイヤ（又はスピネル）基板にＳｉ膜を
成長したあとに、デバイスジ１１セス投入前にＮ２中で
熱処理を施すことを特徴とするもので、従来のＳＯ８膜
よりも高品質のものが得られ、ＳＯＳデバイスの特性向
上に寄与できるものである。
成長したあとに、デバイスジ１１セス投入前にＮ２中で
熱処理を施すことを特徴とするもので、従来のＳＯ８膜
よりも高品質のものが得られ、ＳＯＳデバイスの特性向
上に寄与できるものである。
第１図は本発明による５ｏｓＨをＩ■２中で〜１ｏｏｏ
℃で多段階熱処理したときの処理片間と族のＸ線ロッキ
ングカーブの半値［］Ｊとの関係である。 第２図は同じく処理温度が〜１１００℃の同関係を示す
。 第３図は同じく処［ｉ温度が〜１２００℃の場合である
。 代１１ｊ人弁理士 内 原 晋 （９） 才 １ ロ オ ２ 霞 熱β違約間 Ｏｈ） オ ３ 肥 然処ｆ、！瞬間（Ａ−１ｒ） 手続補正書（自発） ５’ｉ’、９．７［ 昭和 年 月 １−１ １、事件の表示 昭和５６年特 ｔ１′「 願第
１１７３３４号２・ ＊ ＋ｐｔ ）名称 半導
体基飯の熱処理方法３、補正をする者 事件との関係 出 願 人東京都）巷区芝
斤■用−１３３音１８ （４２３） 日本電気株式会社 代表台 関本忠弘 ４、代理人 〒１０８ 東京都ン４ｐ区芝７’ｉ、’ Ｉ−ｌ １
３７番８シ到 住友五Ｉｌ’ｌビル１」本電気株式会月
内 （６５９１） 弁理士 内 原 晋電話 東京（
０３）４５６−３１１１（大代表）（連絡先 １１本電
気株式会社１￥１１′１部）５、補正の対象 明細書の発明の詳細な説明の欄 ６ 補正の内容 明細警笛２頁の第５行目「（１）〜（３）の方法は高温
な装置で、」とあるを［（１）〜（３）の方法は高価な
装置で、」と補正する。 ′１、−１．′− １−
℃で多段階熱処理したときの処理片間と族のＸ線ロッキ
ングカーブの半値［］Ｊとの関係である。 第２図は同じく処理温度が〜１１００℃の同関係を示す
。 第３図は同じく処［ｉ温度が〜１２００℃の場合である
。 代１１ｊ人弁理士 内 原 晋 （９） 才 １ ロ オ ２ 霞 熱β違約間 Ｏｈ） オ ３ 肥 然処ｆ、！瞬間（Ａ−１ｒ） 手続補正書（自発） ５’ｉ’、９．７［ 昭和 年 月 １−１ １、事件の表示 昭和５６年特 ｔ１′「 願第
１１７３３４号２・ ＊ ＋ｐｔ ）名称 半導
体基飯の熱処理方法３、補正をする者 事件との関係 出 願 人東京都）巷区芝
斤■用−１３３音１８ （４２３） 日本電気株式会社 代表台 関本忠弘 ４、代理人 〒１０８ 東京都ン４ｐ区芝７’ｉ、’ Ｉ−ｌ １
３７番８シ到 住友五Ｉｌ’ｌビル１」本電気株式会月
内 （６５９１） 弁理士 内 原 晋電話 東京（
０３）４５６−３１１１（大代表）（連絡先 １１本電
気株式会社１￥１１′１部）５、補正の対象 明細書の発明の詳細な説明の欄 ６ 補正の内容 明細警笛２頁の第５行目「（１）〜（３）の方法は高温
な装置で、」とあるを［（１）〜（３）の方法は高価な
装置で、」と補正する。 ′１、−１．′− １−
Claims (1)
- 絶縁基板上に〜１０００℃で成長したＳｉ単結晶基板を
Ｈ７雰囲気中で１００Ｏ−１２００−Ｃ，０，５−５時
間の等温多段階の熱処理することを特徴とする半導体基
板の熱処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11733481A JPS5828855A (ja) | 1981-07-27 | 1981-07-27 | 半導体基板の熱処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11733481A JPS5828855A (ja) | 1981-07-27 | 1981-07-27 | 半導体基板の熱処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5828855A true JPS5828855A (ja) | 1983-02-19 |
Family
ID=14709145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11733481A Pending JPS5828855A (ja) | 1981-07-27 | 1981-07-27 | 半導体基板の熱処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5828855A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63182143A (ja) * | 1987-01-26 | 1988-07-27 | 大日本印刷株式会社 | 金属サツシ外装用メタリツク化粧シ−ト |
| JPH01183825A (ja) * | 1988-01-19 | 1989-07-21 | Sanyo Electric Co Ltd | 単結晶シリコン膜の形成方法 |
| WO1998058408A1 (fr) * | 1997-06-19 | 1998-12-23 | Asahi Kasei Kogyo Kabushiki Kaisha | Substrat silicium sur isolant (soi) et procede d'elaboration, dispositif a semi-conducteurs et procede de fabrication |
| WO2000019500A1 (fr) * | 1998-09-25 | 2000-04-06 | Asahi Kasei Kabushiki Kaisha | Substrat a semi-conducteur et son procede de fabrication, dispositif a semi-conducteur comprenant un tel substrat et son procede de fabrication |
| JP2009206527A (ja) * | 1998-07-15 | 2009-09-10 | Semiconductor Energy Lab Co Ltd | マイクロプロセッサおよびｒｉｓｃプロセッサ |
-
1981
- 1981-07-27 JP JP11733481A patent/JPS5828855A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63182143A (ja) * | 1987-01-26 | 1988-07-27 | 大日本印刷株式会社 | 金属サツシ外装用メタリツク化粧シ−ト |
| JPH01183825A (ja) * | 1988-01-19 | 1989-07-21 | Sanyo Electric Co Ltd | 単結晶シリコン膜の形成方法 |
| WO1998058408A1 (fr) * | 1997-06-19 | 1998-12-23 | Asahi Kasei Kogyo Kabushiki Kaisha | Substrat silicium sur isolant (soi) et procede d'elaboration, dispositif a semi-conducteurs et procede de fabrication |
| EP1037272A1 (en) * | 1997-06-19 | 2000-09-20 | Asahi Kasei Kogyo Kabushiki Kaisha | Soi substrate and process for preparing the same, and semiconductor device and process for preparing the same |
| US6528387B1 (en) | 1997-06-19 | 2003-03-04 | Asahi Kasei Kabushiki Kaisha | SOI substrate and process for preparing the same, and semiconductor device and process for preparing the same |
| EP1037272A4 (en) * | 1997-06-19 | 2004-07-28 | Asahi Chemical Ind | SILICON ON ISOLATOR (SOI) SUBSTRATE AND SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF |
| JP2009206527A (ja) * | 1998-07-15 | 2009-09-10 | Semiconductor Energy Lab Co Ltd | マイクロプロセッサおよびｒｉｓｃプロセッサ |
| WO2000019500A1 (fr) * | 1998-09-25 | 2000-04-06 | Asahi Kasei Kabushiki Kaisha | Substrat a semi-conducteur et son procede de fabrication, dispositif a semi-conducteur comprenant un tel substrat et son procede de fabrication |
| US6768175B1 (en) | 1998-09-25 | 2004-07-27 | Asahi Kasei Kabushiki Kaisha | Semiconductor substrate and its production method, semiconductor device comprising the same and its production method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002009081A (ja) | 半導体装置及びその製造方法 | |
| WO2005014898A1 (ja) | ウエーハの製造方法 | |
| JPS5828855A (ja) | 半導体基板の熱処理方法 | |
| JP3022044B2 (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
| US6599816B2 (en) | Method of manufacturing silicon epitaxial wafer | |
| JPH0787187B2 (ja) | ＧａＡｓ化合物半導体基板の製造方法 | |
| JPS59202640A (ja) | 半導体ウエハの処理方法 | |
| JPH04245482A (ja) | 非単結晶半導体装置とその製造方法 | |
| JP3294723B2 (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| JP3051807B2 (ja) | 絶縁ゲート型電界効果半導体装置及びその製造方法 | |
| JP3294722B2 (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JPS5982744A (ja) | Ｓｏｓ基板の製造法 | |
| JPH08115919A (ja) | 半導体基板の処理方法 | |
| JPH0294431A (ja) | エピタキシャル成長方法 | |
| JPS6326541B2 (ja) | ||
| US20230178366A1 (en) | Semiconductor substrate and manufacture thereof | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPH09199380A (ja) | エピタキシャルウエハ用シリコン基板及びその製造方法 | |
| JP2592984B2 (ja) | シリコン薄膜の製造方法 | |
| KR0162137B1 (ko) | 웨이퍼 형성방법 | |
| JP3220961B2 (ja) | エピタキシャル半導体ウエーハの製造方法 | |
| JPH0677129A (ja) | 半導体薄膜の製造方法 | |
| JPS63158837A (ja) | 半導体素子の製造方法 | |
| JPS59127841A (ja) | 半導体装置の製造方法 |