JPS58219759A - 多結晶シリコン抵抗の製造方法 - Google Patents
多結晶シリコン抵抗の製造方法Info
- Publication number
- JPS58219759A JPS58219759A JP10135082A JP10135082A JPS58219759A JP S58219759 A JPS58219759 A JP S58219759A JP 10135082 A JP10135082 A JP 10135082A JP 10135082 A JP10135082 A JP 10135082A JP S58219759 A JPS58219759 A JP S58219759A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- oxide film
- resistor
- layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 230000001590 oxidative effect Effects 0.000 claims abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 27
- 239000012298 atmosphere Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 238000005468 ion implantation Methods 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 238000002513 implantation Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- NBJBFKVCPBJQMR-APKOLTMOSA-N nff 1 Chemical compound C([C@H](NC(=O)[C@H](CCC(N)=O)NC(=O)[C@H](CCC(N)=O)NC(=O)[C@@H]1CCCN1C(=O)[C@H](CCCCN)NC(=O)[C@@H]1CCCN1C(=O)CC=1C2=CC=C(C=C2OC(=O)C=1)OC)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)NCC(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CCCCNC=1C(=CC(=CC=1)[N+]([O-])=O)[N+]([O-])=O)C(=O)NCC(O)=O)C1=CC=CC=C1 NBJBFKVCPBJQMR-APKOLTMOSA-N 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は多結晶シリコン抵抗の製造方法に関するもの
である。
である。
従来、半導体集積回路装置の抵抗は半導体基板中に不純
物を拡散させて形成する拡散抵抗が用いられてきたが、
拡散抵抗は寄生容量が大きく、また素子面積が大きい欠
点がちシ、半導体集積回路装置の高速化、高集積化に適
さなかった。
物を拡散させて形成する拡散抵抗が用いられてきたが、
拡散抵抗は寄生容量が大きく、また素子面積が大きい欠
点がちシ、半導体集積回路装置の高速化、高集積化に適
さなかった。
そこで、寄生容量が小さく、また素子面積が小さく、酸
化膜上に形成できる多結晶シリコン抵抗が使用されつつ
ある・。
化膜上に形成できる多結晶シリコン抵抗が使用されつつ
ある・。
従来の多結晶シリコン抵抗の製造方法について説明する
。まず、シリコン基板上に形成された酸化膜上に多結晶
シリコン層を形成し、これの表面に薄いシリコン酸化膜
を形成し、さらにシリコン窒化膜を生成する。次に、写
真蝕刻法で抵抗形成部に残したシリコン窒化膜と薄いシ
リコン酸化膜をマスクとして選択酸化を行なって、抵抗
形成部以外の多結晶シリコン層を酸化シリコンに変換す
る。その後、残されたシリコン窒化膜と薄いシリコン酸
化膜を除去し、抵抗形成部の多結晶シリコン層を表面に
露出させて不純物を打込み、Ｎ、雰囲気中で熱処理を施
す。さらにその後、コンタクトホールを開孔し、金属配
線を施して多結晶シリコン抵抗を完成する。
。まず、シリコン基板上に形成された酸化膜上に多結晶
シリコン層を形成し、これの表面に薄いシリコン酸化膜
を形成し、さらにシリコン窒化膜を生成する。次に、写
真蝕刻法で抵抗形成部に残したシリコン窒化膜と薄いシ
リコン酸化膜をマスクとして選択酸化を行なって、抵抗
形成部以外の多結晶シリコン層を酸化シリコンに変換す
る。その後、残されたシリコン窒化膜と薄いシリコン酸
化膜を除去し、抵抗形成部の多結晶シリコン層を表面に
露出させて不純物を打込み、Ｎ、雰囲気中で熱処理を施
す。さらにその後、コンタクトホールを開孔し、金属配
線を施して多結晶シリコン抵抗を完成する。
前述の製造方法で形成し次長結晶シリコン抵抗の層抵抗
（ρｉ）と不純物打込量（ドーズ量）との関係を多結晶
シリコンの膜厚をパラメータとして第１図に示す。
（ρｉ）と不純物打込量（ドーズ量）との関係を多結晶
シリコンの膜厚をパラメータとして第１図に示す。
例えば多結晶シリコン層を４０００大の厚さに生成させ
、２００Ｑ／ＣＩのシート抵抗を得るには７．３Ｘ １
０” （ａｔｏｍｓＡ）のＢ１を不純物として打込み、
１０００℃で２０分間のウェットＮ１雰囲気でアニール
することが必要である（第１図の曲線（ａ）参照）。
、２００Ｑ／ＣＩのシート抵抗を得るには７．３Ｘ １
０” （ａｔｏｍｓＡ）のＢ１を不純物として打込み、
１０００℃で２０分間のウェットＮ１雰囲気でアニール
することが必要である（第１図の曲線（ａ）参照）。
ところで、多結晶シリコンは、一般に減圧ＣＶＤ（Ｃｈ
ｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ）
法で生成されるが、真空度、ガス流量の変動によって、
目標の膜厚が±１０％程度変動することがしばしば起こ
る。
ｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ）
法で生成されるが、真空度、ガス流量の変動によって、
目標の膜厚が±１０％程度変動することがしばしば起こ
る。
そこで、例えばＢ＋の打込ｌとアニール条件を前記と同
じにし、多結晶シリコンの膜厚が約３０００λになると
、シート抵抗が約４２０４１０となシ（第１図の曲線（
ｂ）参照）、同様に多結晶シリコンの膜厚が約５ｏｏｏ
ｉになると、シート抵抗が約１２０晒となシ（第１図の
曲ｍ （ｃ）参照）、いずれも目標のシート抵抗２００
晒から大きくずれてしまう。そして、シート抵抗を一定
にするには、多結晶シリコンの膜厚に応゛じてＢ＋の打
込量を変えればよいが、この場合には全ウェハの多結晶
シリコンの膜厚を測定することが必要であり、またウェ
ハごとにＢの打込量を変えることは生産性が悪く、これ
を生産ラインで行なうのは現実的ではない。
じにし、多結晶シリコンの膜厚が約３０００λになると
、シート抵抗が約４２０４１０となシ（第１図の曲線（
ｂ）参照）、同様に多結晶シリコンの膜厚が約５ｏｏｏ
ｉになると、シート抵抗が約１２０晒となシ（第１図の
曲ｍ （ｃ）参照）、いずれも目標のシート抵抗２００
晒から大きくずれてしまう。そして、シート抵抗を一定
にするには、多結晶シリコンの膜厚に応゛じてＢ＋の打
込量を変えればよいが、この場合には全ウェハの多結晶
シリコンの膜厚を測定することが必要であり、またウェ
ハごとにＢの打込量を変えることは生産性が悪く、これ
を生産ラインで行なうのは現実的ではない。
ま之、第１図から明らかなように、シート抵抗Ｉ ＫＱ
／ｃ以下の低抵抗領域では、シート抵抗の膜厚依存性が
大きく、多結晶シリコンの膜厚が目標値から少しでもず
れると抵抗値が大きく変動する。
／ｃ以下の低抵抗領域では、シート抵抗の膜厚依存性が
大きく、多結晶シリコンの膜厚が目標値から少しでもず
れると抵抗値が大きく変動する。
さらに、１００ＶＯ以下のシート抵抗を得るには第１図
から明らかなように、多結晶シリコンの膜厚がｓ ｏ
ｏ ｏＡの場合にＢ＋の打込量は１０１６（ａｔｏｍｓ
／−）以上、４０００Åの場合に２ Ｘ １０１６（ａ
ｔ（ｒｒｌｓ／ｉ）以上、３０００人の場合に５ Ｘ
１０−” （ａｔｏｍｓ／ｉ）以上必要であるが、イオ
ン注入装置の性能上、前記のような高濃度のＢ＋の打込
みが困難であるという問題がある。
から明らかなように、多結晶シリコンの膜厚がｓ ｏ
ｏ ｏＡの場合にＢ＋の打込量は１０１６（ａｔｏｍｓ
／−）以上、４０００Åの場合に２ Ｘ １０１６（ａ
ｔ（ｒｒｌｓ／ｉ）以上、３０００人の場合に５ Ｘ
１０−” （ａｔｏｍｓ／ｉ）以上必要であるが、イオ
ン注入装置の性能上、前記のような高濃度のＢ＋の打込
みが困難であるという問題がある。
この発明は、半導体基板上の抵抗形成部に設けられた多
結晶シリコン層の表面に熱成長シリコン酸化膜を形成し
、この熱成長シリコン酸化膜を介して抵抗形成部の多結
晶シリコン層内に不純物のイオン注入を行なうことにょ
シ、前述した従来の問題を解決して、シート抵抗が多結
晶シリコンの膜厚に依存することが少なく、精度のよい
多結晶シリコン抵抗が再現性よく得られ、さらに多結晶
シリコンの膜厚が薄くても低抵抗のものが容易に得られ
る多結晶シリコン抵抗の製造方法を提供することを目的
としている。
結晶シリコン層の表面に熱成長シリコン酸化膜を形成し
、この熱成長シリコン酸化膜を介して抵抗形成部の多結
晶シリコン層内に不純物のイオン注入を行なうことにょ
シ、前述した従来の問題を解決して、シート抵抗が多結
晶シリコンの膜厚に依存することが少なく、精度のよい
多結晶シリコン抵抗が再現性よく得られ、さらに多結晶
シリコンの膜厚が薄くても低抵抗のものが容易に得られ
る多結晶シリコン抵抗の製造方法を提供することを目的
としている。
以下、この発明の一実施例による多結晶シリコン抵抗の
製造方法につき第２図（Ａ）〜（Ｇ）を参照して説明す
る。
製造方法につき第２図（Ａ）〜（Ｇ）を参照して説明す
る。
まず、第２図（Ａ）に示すように、シリコン基板ｌを熱
酸化して表面を１μｍ程度シリコン酸化膜２に変換し、
この酸化膜２上に多結晶シリコン層３を減圧ＣＶＤ法で
４００ｏ大生成させる。次に、多結晶シリコン層３を熱
酸化して約１５００大の薄いパッド用のシリコン酸化膜
（ｓｌｏ、膜）４を形成し、その後、減圧ＣＶＤ法によ
ってシリコン窒化膜（８１、Ｎ、膜）５を約２０００λ
生成する。次に写真蝕刻法によって、シリコン酸化膜４
とシリコン窒化膜５を抵抗形成部にだけ′残して、その
他の部分は除去し、第２図（Ａ）の状態にする。次に、
第２図（Ｂ）に示すように、残されたシリコン酸化膜４
とシリコン窒化Ｍ５にマスクとして選択酸化し、抵抗形
成部以外の多結晶シリコン層３をその酸化膜（Ｓｉｎ。
酸化して表面を１μｍ程度シリコン酸化膜２に変換し、
この酸化膜２上に多結晶シリコン層３を減圧ＣＶＤ法で
４００ｏ大生成させる。次に、多結晶シリコン層３を熱
酸化して約１５００大の薄いパッド用のシリコン酸化膜
（ｓｌｏ、膜）４を形成し、その後、減圧ＣＶＤ法によ
ってシリコン窒化膜（８１、Ｎ、膜）５を約２０００λ
生成する。次に写真蝕刻法によって、シリコン酸化膜４
とシリコン窒化膜５を抵抗形成部にだけ′残して、その
他の部分は除去し、第２図（Ａ）の状態にする。次に、
第２図（Ｂ）に示すように、残されたシリコン酸化膜４
とシリコン窒化Ｍ５にマスクとして選択酸化し、抵抗形
成部以外の多結晶シリコン層３をその酸化膜（Ｓｉｎ。
Ｍ）６に変換する。この場合に、シリコン酸化膜４は、
多結晶シリコン層３とシリコン窒化膜５の熱膨張係数の
差にょル、シリコン窒化膜にクラックが生じるのを防止
する。なお、前記選択酸化に高圧醸化を用いてもよい。
多結晶シリコン層３とシリコン窒化膜５の熱膨張係数の
差にょル、シリコン窒化膜にクラックが生じるのを防止
する。なお、前記選択酸化に高圧醸化を用いてもよい。
次に、抵抗形成部に残された多結晶シリコン層３上のシ
リコン窒化Ｍ５とシリコン酸化膜４とを除去し、第２図
（Ｃ）に示すように多結晶シリコン層３を表面に露出さ
せる。
リコン窒化Ｍ５とシリコン酸化膜４とを除去し、第２図
（Ｃ）に示すように多結晶シリコン層３を表面に露出さ
せる。
すなわち、選択酸化によってシリコン窒化Ｍ５上に形成
された薄いシリコン酸化膜（８１０，膜）を緩衝ＨＦに
約１分間食面ディップして除去し、その後シリコン窒化
膜５を熱リン酸で除去し、さらにその後、シリコン酸化
膜４を緩衝ＨＦで除去する。
された薄いシリコン酸化膜（８１０，膜）を緩衝ＨＦに
約１分間食面ディップして除去し、その後シリコン窒化
膜５を熱リン酸で除去し、さらにその後、シリコン酸化
膜４を緩衝ＨＦで除去する。
なお、以上の各工程は、前述した従来の方法と同様であ
る。 ゛ 次に、第２図（Ｄ）に示ｆｊ５Ｋ、１０００℃の！化性
雰囲気で、抵抗形成部に残された多結晶シリコン層３の
表面にシリコン酸化膜７を約２０００人の厚さに熱成長
させる。その後、第２図（Ｅ）に示すように、Ｂ＋（ボ
ロン〕のような不純物を、熱成長シリコン酸化膜７全通
して、加速電圧８０ ＫｅＶで多結晶シリコン層３中に
１０” （ａｔｏｍｓ／ｃｅ（）打込み、９００〜１０
００℃のウェッ） Ｎｆｆ１のような非醗化性雰囲気中
で７ニールする。次に、第２図（Ｆ）に示すように、コ
ンタクトホール８を従来公知の写真蝕刻法で熱成長シリ
コン酸化膜７に開孔する。
る。 ゛ 次に、第２図（Ｄ）に示ｆｊ５Ｋ、１０００℃の！化性
雰囲気で、抵抗形成部に残された多結晶シリコン層３の
表面にシリコン酸化膜７を約２０００人の厚さに熱成長
させる。その後、第２図（Ｅ）に示すように、Ｂ＋（ボ
ロン〕のような不純物を、熱成長シリコン酸化膜７全通
して、加速電圧８０ ＫｅＶで多結晶シリコン層３中に
１０” （ａｔｏｍｓ／ｃｅ（）打込み、９００〜１０
００℃のウェッ） Ｎｆｆ１のような非醗化性雰囲気中
で７ニールする。次に、第２図（Ｆ）に示すように、コ
ンタクトホール８を従来公知の写真蝕刻法で熱成長シリ
コン酸化膜７に開孔する。
最後にＡｔ系金Ｍをスパッタまたは、蒸着して、不純物
が注入された多結晶シリコン層３とコンタクトホール８
部を介して導通する金属配線９を形成し、第２図（Ｇ）
に示す多結晶シリコン抵抗を完成させる。
が注入された多結晶シリコン層３とコンタクトホール８
部を介して導通する金属配線９を形成し、第２図（Ｇ）
に示す多結晶シリコン抵抗を完成させる。
前述した実施例の製造方法に基いて試作した多結晶シリ
コン抵抗の層抵抗（ρＳつと不純物打込量との関係を多
結晶シリコン層の膜厚が３０００大。
コン抵抗の層抵抗（ρＳつと不純物打込量との関係を多
結晶シリコン層の膜厚が３０００大。
４０００＾、５０００Å（曲線ｄ、ｅ、ｆ）の場合につ
いて第３図に示す。前述した従来の場合と同様に多結晶
シリコンの膜厚４０００λで２００晒のシート抵抗を目
標にすると膜厚が、３０００Åの場合に２２０晒、５０
００大の場合に２００≠となシ、多結晶シリコンの膜厚
依存性が非常に小さくなる。
いて第３図に示す。前述した従来の場合と同様に多結晶
シリコンの膜厚４０００λで２００晒のシート抵抗を目
標にすると膜厚が、３０００Åの場合に２２０晒、５０
００大の場合に２００≠となシ、多結晶シリコンの膜厚
依存性が非常に小さくなる。
したがって、この実施例による多結晶シリコン抵抗の製
造方法は５次のような効果がある。
造方法は５次のような効果がある。
（１）抵抗を構成する多結晶シリコンの膜厚が目標から
多少ずれてもシート抵抗の変動が小さいので、多結晶シ
リコン層の形成に得られる膜厚が多少ばらばらになる減
圧ＣＶＤ装置を使用できる。
多少ずれてもシート抵抗の変動が小さいので、多結晶シ
リコン層の形成に得られる膜厚が多少ばらばらになる減
圧ＣＶＤ装置を使用できる。
（１１）多結晶シリコンの膜厚依存性が小さいので、目
標に高精度に合致する抵抗を再現性よく形成できる。
標に高精度に合致する抵抗を再現性よく形成できる。
０１Ｄ 多結晶シリコンの膜厚が薄くても、低抵抗の
ものを容易に形成できる。
ものを容易に形成できる。
（ψ コンタクトホールを開孔する熱成長シリコン酸化
膜は不純物の打込前に形成したものを利用でき、このた
めＣＶＤ法などでシリコン酸化膜を生成させる余分な工
程が増加しない。
膜は不純物の打込前に形成したものを利用でき、このた
めＣＶＤ法などでシリコン酸化膜を生成させる余分な工
程が増加しない。
（Ｖ） 熱成長シリコン酸化膜にコンタクトホールを
開孔するので、ホトリングラフィによシ寸法精度がよい
開孔ができる。
開孔するので、ホトリングラフィによシ寸法精度がよい
開孔ができる。
付）抵抗を構成する多結晶シリコン層上の熱成長シリコ
ン基板膜が約２０００＾と厚いので、この酸化膜上に１
層目配線が通っても、多結晶シリコン層−酸化膜−１層
目配線で形成される寄生容量が小さく、高速動作が可能
である。
ン基板膜が約２０００＾と厚いので、この酸化膜上に１
層目配線が通っても、多結晶シリコン層−酸化膜−１層
目配線で形成される寄生容量が小さく、高速動作が可能
である。
（ｖｉＤ 抵抗形成部の多結晶シリコンの膜厚を薄く
できるので、選択酸化後の段差を小さくでき。
できるので、選択酸化後の段差を小さくでき。
金属配線の段切れが起ＤＫ＜くなる。
なお、前述した実施例は、金属配線が１層の場合である
が、この発明は、２層、３層配線の半導体集積回路装置
にも適用できる。
が、この発明は、２層、３層配線の半導体集積回路装置
にも適用できる。
以上説明したように、この発明による多結晶シリコン抵
抗の製造方法は、半導体集積回路装置の高集積化、高速
化に適した多結晶シリコン抵抗が、多結晶シリコンの膜
厚に依存することが少なく得られるので、高精度で再現
性よく得られ、また低抵抗のものを薄い膜厚の多結晶シ
リコンで容易に得られるという効果がある。
抗の製造方法は、半導体集積回路装置の高集積化、高速
化に適した多結晶シリコン抵抗が、多結晶シリコンの膜
厚に依存することが少なく得られるので、高精度で再現
性よく得られ、また低抵抗のものを薄い膜厚の多結晶シ
リコンで容易に得られるという効果がある。
第１図は従来の製造方法で得た多結晶シリコン抵抗の多
結晶シリコン膜厚をパラメータとした不純物ドーズ量と
シート抵抗との関係を示す図、第２図はこの発明の一実
施例による多結晶シリコン抵抗の製造方法と工程Ｊ［に
示す断面図、第３図はこの発明の一実施例の製造方法で
得た多結晶シリコン抵抗の多結晶シリコン膜厚をパラメ
ータとした不純物ドーズ量とシート抵抗との関係を示す
図である。 １・・・シリコン基板（半導体基板）、２・・・シリコ
ン酸化膜、３・・・多結晶シリコン層、４・・・シリコ
ン酸化膜、５・・・シリコン窒化膜、６・・・多結晶シ
リコンの酸化膜、７・・・抵抗形成部の熱成長シリコン
酸化膜、８・・・コンタクトホール、９・・°金属配線
。 ｆ １ 図 ドース” ｔ （ａｔｏｍｓ／ｃｍ２）第２図 １ 牙３１！１ ド−ス“ｚ （Ｃｍ２ ） 手続補正書 昭和５８年５月２０日 特許庁長官若杉和夫 殿 １、事件の表示 昭和５７年 特許 願第 １０１３５０ 号２、発
明の名称 多結晶シリコン抵抗の製造方法 ３、補正をする者 事件との関係 特 許 出願人（０２９）沖電
気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日（自発
）６、補正の対象 明細書の発明の詳細な説明の欄 ７、補正の内容 別紙の通り ７、 補正の内容 １）明細書２頁１９行ｒ Ｎ２雰囲」ヲ「ウェットＮ２
雰囲」と訂正する。 ２）同４頁１７行ｒ５Ｘ１０ Ｊを「５×１０ 」と
訂正する。 ３）同５頁１９行［１５００ＸＪを「５００人」と訂正
する。 ４）同７頁１１行「ウェット」全削除する。 ５）同８頁３行１ｄ、ｅ、ｆ Ｊｔｒｅ、ｄ、ｆＪと訂
正する。 ６）四８頁１５行「ばらばらになる」ヲ「変動する」と
訂正する。 ２８７
結晶シリコン膜厚をパラメータとした不純物ドーズ量と
シート抵抗との関係を示す図、第２図はこの発明の一実
施例による多結晶シリコン抵抗の製造方法と工程Ｊ［に
示す断面図、第３図はこの発明の一実施例の製造方法で
得た多結晶シリコン抵抗の多結晶シリコン膜厚をパラメ
ータとした不純物ドーズ量とシート抵抗との関係を示す
図である。 １・・・シリコン基板（半導体基板）、２・・・シリコ
ン酸化膜、３・・・多結晶シリコン層、４・・・シリコ
ン酸化膜、５・・・シリコン窒化膜、６・・・多結晶シ
リコンの酸化膜、７・・・抵抗形成部の熱成長シリコン
酸化膜、８・・・コンタクトホール、９・・°金属配線
。 ｆ １ 図 ドース” ｔ （ａｔｏｍｓ／ｃｍ２）第２図 １ 牙３１！１ ド−ス“ｚ （Ｃｍ２ ） 手続補正書 昭和５８年５月２０日 特許庁長官若杉和夫 殿 １、事件の表示 昭和５７年 特許 願第 １０１３５０ 号２、発
明の名称 多結晶シリコン抵抗の製造方法 ３、補正をする者 事件との関係 特 許 出願人（０２９）沖電
気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日（自発
）６、補正の対象 明細書の発明の詳細な説明の欄 ７、補正の内容 別紙の通り ７、 補正の内容 １）明細書２頁１９行ｒ Ｎ２雰囲」ヲ「ウェットＮ２
雰囲」と訂正する。 ２）同４頁１７行ｒ５Ｘ１０ Ｊを「５×１０ 」と
訂正する。 ３）同５頁１９行［１５００ＸＪを「５００人」と訂正
する。 ４）同７頁１１行「ウェット」全削除する。 ５）同８頁３行１ｄ、ｅ、ｆ Ｊｔｒｅ、ｄ、ｆＪと訂
正する。 ６）四８頁１５行「ばらばらになる」ヲ「変動する」と
訂正する。 ２８７
Claims (2)
- （１）半導体基板上に酸化膜を形成しこの酸化膜上に多
結晶シリコン層を形成する工程と、この多結晶シリコン
層を抵抗形成部に残して選択酸化する工程と、残された
抵抗形成部の多結晶シリコン層表面に熱成長シリコン酸
化膜を形成する工程と、この熱成長シリコン酸化膜を介
して抵抗形成部の多結晶シリコン層内に不純物をイオン
注入する工程と、前工程で得られた構造体を非酸化性雰
囲気中で熱処理する工程とを含むことを特徴とする多結
晶シリコン抵抗の製造方法。 - （２）熱成長シリコン酸化膜の厚さが約２０００＾であ
シ、非酸化性雰囲気がＮ、である特許請求の範囲第１項
記載の多結晶シリコン抵抗の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10135082A JPS58219759A (ja) | 1982-06-15 | 1982-06-15 | 多結晶シリコン抵抗の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10135082A JPS58219759A (ja) | 1982-06-15 | 1982-06-15 | 多結晶シリコン抵抗の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58219759A true JPS58219759A (ja) | 1983-12-21 |
Family
ID=14298382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10135082A Pending JPS58219759A (ja) | 1982-06-15 | 1982-06-15 | 多結晶シリコン抵抗の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58219759A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07326772A (ja) * | 1995-05-25 | 1995-12-12 | Rohm Co Ltd | 個別ダイオード装置 |
| JPH088446A (ja) * | 1995-05-25 | 1996-01-12 | Rohm Co Ltd | 個別ダイオード装置 |
| JPH0818071A (ja) * | 1995-05-25 | 1996-01-19 | Rohm Co Ltd | 個別ダイオード装置の製造方法 |
| JPH0832092A (ja) * | 1995-05-25 | 1996-02-02 | Rohm Co Ltd | 個別ダイオード装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4922871A (ja) * | 1972-06-20 | 1974-02-28 | ||
| JPS5556654A (en) * | 1978-10-21 | 1980-04-25 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor composite element |
| JPS56129359A (en) * | 1980-07-10 | 1981-10-09 | Matsushita Electric Ind Co Ltd | Preparation of semiconductor device |
-
1982
- 1982-06-15 JP JP10135082A patent/JPS58219759A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4922871A (ja) * | 1972-06-20 | 1974-02-28 | ||
| JPS5556654A (en) * | 1978-10-21 | 1980-04-25 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor composite element |
| JPS56129359A (en) * | 1980-07-10 | 1981-10-09 | Matsushita Electric Ind Co Ltd | Preparation of semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07326772A (ja) * | 1995-05-25 | 1995-12-12 | Rohm Co Ltd | 個別ダイオード装置 |
| JPH088446A (ja) * | 1995-05-25 | 1996-01-12 | Rohm Co Ltd | 個別ダイオード装置 |
| JPH0818071A (ja) * | 1995-05-25 | 1996-01-19 | Rohm Co Ltd | 個別ダイオード装置の製造方法 |
| JPH0832092A (ja) * | 1995-05-25 | 1996-02-02 | Rohm Co Ltd | 個別ダイオード装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58219759A (ja) | 多結晶シリコン抵抗の製造方法 | |
| JP3417665B2 (ja) | 半導体装置の製造方法 | |
| JPH03227516A (ja) | 半導体装置の製造方法 | |
| JPS6029222B2 (ja) | 固体電子装置の製造方法 | |
| JPS60193333A (ja) | 半導体装置の製造方法 | |
| JPS6057227B2 (ja) | 半導体装置の製造方法 | |
| JPS6125209B2 (ja) | ||
| JPS60192330A (ja) | 半導体装置の製造方法 | |
| JPS60192329A (ja) | 半導体装置の製造方法 | |
| JPS6028141B2 (ja) | 半導体装置の製法 | |
| JPS59178762A (ja) | 半導体装置の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5952550B2 (ja) | 半導体装置の製造方法 | |
| JP2830720B2 (ja) | 半導体装置の製造方法 | |
| JPS6177343A (ja) | 半導体装置の製造方法 | |
| RU845678C (ru) | Способ изготовлени ВЧ р- @ -р транзисторов | |
| JPS6377143A (ja) | 半導体装置の製造方法 | |
| JPS5919373A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5923515A (ja) | 不純物拡散方法 | |
| JPS6018935A (ja) | 半導体装置の製造方法 | |
| JPH04115525A (ja) | 半導体素子の製造方法 | |
| JPS6222428A (ja) | 化合物半導体装置の電極の製造方法 | |
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JPS61284919A (ja) | イオン打込み法 | |
| JPH05315318A (ja) | 酸化シリコン膜の形成法およびそれを用いた電界効果トランジスタの製造方法 |