JPS5821954A - ボタン電話装置における受信方式 - Google Patents
ボタン電話装置における受信方式Info
- Publication number
- JPS5821954A JPS5821954A JP56120686A JP12068681A JPS5821954A JP S5821954 A JPS5821954 A JP S5821954A JP 56120686 A JP56120686 A JP 56120686A JP 12068681 A JP12068681 A JP 12068681A JP S5821954 A JPS5821954 A JP S5821954A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reception
- shift clock
- transmission
- telephone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M9/00—Arrangements for interconnection not involving centralised switching
- H04M9/002—Arrangements for interconnection not involving centralised switching with subscriber controlled access to a line, i.e. key telephone systems
- H04M9/003—Transmission of control signals from or to the key telephone set; signalling equipment at key telephone set, e.g. keyboard or display equipment
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Sub-Exchange Stations And Push- Button Telephones (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、音声信号と周波数偏移信号の信号形 一式を
とる制御信号とを内線路で多重化して伝送するボタン電
話装置における受信方式に関する。
とる制御信号とを内線路で多重化して伝送するボタン電
話装置における受信方式に関する。
第１図は本発明を適用するボタン電話装置の構成を示す
もので、１は主装置、２は電話機であり、主装置１と各
電話機２間、及び電話機２相互間は局線路３と内線路４
によ多接続されている。局線路３は主装置１を通して各
電話機２に独立に配線されている。又内線路４は内線の
通話信号、各種呼出し信号、制御信号、電源電流を多重
化し、主装置１より各電話機２に配線されている。制御
信号は、時分割されたデータ列を周波数偏移変調したＦ
Ｓ信号によって伝送している。
もので、１は主装置、２は電話機であり、主装置１と各
電話機２間、及び電話機２相互間は局線路３と内線路４
によ多接続されている。局線路３は主装置１を通して各
電話機２に独立に配線されている。又内線路４は内線の
通話信号、各種呼出し信号、制御信号、電源電流を多重
化し、主装置１より各電話機２に配線されている。制御
信号は、時分割されたデータ列を周波数偏移変調したＦ
Ｓ信号によって伝送している。
このようなボタン電話装置において、制御信号をＦＳ変
調し、音声信号と多重化したボタン電話装置の主装置に
おいて考えられる伝送同語の１構成例を第２図に示す。
調し、音声信号と多重化したボタン電話装置の主装置に
おいて考えられる伝送同語の１構成例を第２図に示す。
ここで、５はマイクロコンビエータ（ＣＰＵ）であり、
各端子は次の通りである。
各端子は次の通りである。
ＳＯは送信側シリアルデータ出力、ＳＩは受信用シリア
ルデータ入力、ＳＣは伝送用シフトクロック入力、ＰＧ
は送信／受信制御出力ポート、６は送信用のデジタルシ
リアルデータ列をＦＳ信号に変換するＦＳ送信回路、７
は受信用ＦＳ信号をデジタルシリアルデータ列に変換す
るＦＳ受信回路、８は音声信号を除去するバイパスフィ
ルタ、９は伝送用シフトロック発生回路である。
ルデータ入力、ＳＣは伝送用シフトクロック入力、ＰＧ
は送信／受信制御出力ポート、６は送信用のデジタルシ
リアルデータ列をＦＳ信号に変換するＦＳ送信回路、７
は受信用ＦＳ信号をデジタルシリアルデータ列に変換す
るＦＳ受信回路、８は音声信号を除去するバイパスフィ
ルタ、９は伝送用シフトロック発生回路である。
第３図に主装置１の伝送関係のタイミングチャートを示
す。ＳＣＴは電話機のシフトクロック、Ａは内線路のＦ
Ｓ信号、ＳＣＭは主装置１の伝送用シフトクロック、Ｃ
は送信／受信制御出力、ＤはＦＳ受信回路の出力の各波
形を示す。
す。ＳＣＴは電話機のシフトクロック、Ａは内線路のＦ
Ｓ信号、ＳＣＭは主装置１の伝送用シフトクロック、Ｃ
は送信／受信制御出力、ＤはＦＳ受信回路の出力の各波
形を示す。
主装置１が送信を終了し、電話機２からの制御信号を受
信する時の第２図に示す従来例の動作について第３図の
タイミングチャートを用いて説明する。主装置１と電話
機２が同期がとれた状態で主装置１よシ送信されたデー
タが電話機２内でデータの中心が受信の読取りタイミン
グとなるためには電話機の伝送用シフトクロックＳＣＴ
は主装置１のシフトクロックＳＣＭより’１ｊｅ（ｊｃ
＝ シフトクロックの周期）十ｔｄ（受信回路の応答
時間）だけ遅れている。主装置１が送信を終了すると、
主装置１のマイクロコンピュータ５の送信／受信制御出
力Ｃは受信状態となシ、シフトクロ、りＳＣＭの次の立
下りで電話機２からの制御信号りの第１ビツトを受信す
る。しかし、電話機２の制御信号の送信は電話機２の伝
送用シフトクロックＳＣＴに制御されるため、内線路４
に電話機２の制御信号ＤＴ、・・・・・・が現われるの
は、主装置１の送信が終了してからｉｔｃ＋ｊｄ後であ
る。又主装置１内のＦＳ受信回路７の応答時間ｔｄがあ
るため、ＦＳ受信回路７の出力は主装置１の送信終了か
ら−Ｈｔｏ＋ ２ｔｄ後となる。そのため主装置１のマ
イクロコンピュータ５が電話機２からの制御信号ＤＴ、
・・・の受信を読取るタイミングは、データの中心から
２ｔｄずれた点々なる。Ｈｔ（Ｂ≦２ｔｄの場合は電話
機２からの制御信号ＤＴＩ・・・の受信は否可能とな９
、”ｔｃ＞２ｔｄを満足するためには伝送速度を低下さ
せざるを得ないかあるいは応答時間を短かくした受信回
路が必要となり、雑音による誤受信の危険が増大する。
信する時の第２図に示す従来例の動作について第３図の
タイミングチャートを用いて説明する。主装置１と電話
機２が同期がとれた状態で主装置１よシ送信されたデー
タが電話機２内でデータの中心が受信の読取りタイミン
グとなるためには電話機の伝送用シフトクロックＳＣＴ
は主装置１のシフトクロックＳＣＭより’１ｊｅ（ｊｃ
＝ シフトクロックの周期）十ｔｄ（受信回路の応答
時間）だけ遅れている。主装置１が送信を終了すると、
主装置１のマイクロコンピュータ５の送信／受信制御出
力Ｃは受信状態となシ、シフトクロ、りＳＣＭの次の立
下りで電話機２からの制御信号りの第１ビツトを受信す
る。しかし、電話機２の制御信号の送信は電話機２の伝
送用シフトクロックＳＣＴに制御されるため、内線路４
に電話機２の制御信号ＤＴ、・・・・・・が現われるの
は、主装置１の送信が終了してからｉｔｃ＋ｊｄ後であ
る。又主装置１内のＦＳ受信回路７の応答時間ｔｄがあ
るため、ＦＳ受信回路７の出力は主装置１の送信終了か
ら−Ｈｔｏ＋ ２ｔｄ後となる。そのため主装置１のマ
イクロコンピュータ５が電話機２からの制御信号ＤＴ、
・・・の受信を読取るタイミングは、データの中心から
２ｔｄずれた点々なる。Ｈｔ（Ｂ≦２ｔｄの場合は電話
機２からの制御信号ＤＴＩ・・・の受信は否可能とな９
、”ｔｃ＞２ｔｄを満足するためには伝送速度を低下さ
せざるを得ないかあるいは応答時間を短かくした受信回
路が必要となり、雑音による誤受信の危険が増大する。
又ＦＳ受信回路７に７エイズロツｌ ループ（ＰＬＬ）
回路を使用した場合、内線路４のＦＳＳ信号には主装置
１よりの制御信号・・・ＤＭ、１ ＊ ＤＭＥと電話機
２よりの制御信号ＤＴｌ＊ Ｄ Ｔ２・・・の間に図示
のＮＤの如く何れの信号のキャリアも存在しない領域が
発生踵この間にＰＬＬのロックが解除され、電話機２か
らの制御信号Ｄ Ｔ０ｎ Ｄ Ｔ ２・・・にょって再
度ロックする（ロックインタイム）ためには通常応答時
間ｔｄよシはるかに大きい遅れが発生するためＰＬＬの
ような回路は使用できない。
回路を使用した場合、内線路４のＦＳＳ信号には主装置
１よりの制御信号・・・ＤＭ、１ ＊ ＤＭＥと電話機
２よりの制御信号ＤＴｌ＊ Ｄ Ｔ２・・・の間に図示
のＮＤの如く何れの信号のキャリアも存在しない領域が
発生踵この間にＰＬＬのロックが解除され、電話機２か
らの制御信号Ｄ Ｔ０ｎ Ｄ Ｔ ２・・・にょって再
度ロックする（ロックインタイム）ためには通常応答時
間ｔｄよシはるかに大きい遅れが発生するためＰＬＬの
ような回路は使用できない。
本発明は、主装置が送信状態から受信状態に移行する時
に伝送用シフトクロックのタイミングを受信回路の遅れ
時間だけ調整しデータの読取シタイミングを常に各制御
信号の中心とすることにょシ速い伝送速度でも安定な送
受信を可能にするボタン電話装置における受信方式を提
供するものである。
に伝送用シフトクロックのタイミングを受信回路の遅れ
時間だけ調整しデータの読取シタイミングを常に各制御
信号の中心とすることにょシ速い伝送速度でも安定な送
受信を可能にするボタン電話装置における受信方式を提
供するものである。
又電話機の制御信号の先頭数ピットを固定データとしロ
ックインタイムにょシ先頭ビットが読取れない場合には
主装置は受信終了後該当箇所に固定データを入れた後受
信処理を行うことによりＰＬＬの使用ができるようにす
ることができる。
ックインタイムにょシ先頭ビットが読取れない場合には
主装置は受信終了後該当箇所に固定データを入れた後受
信処理を行うことによりＰＬＬの使用ができるようにす
ることができる。
以下本発明の詳細な説明する。
第４図は主装置１の伝送回路の一具体例である。
５はマイクロコンピュータであり、ＳＯは送信用シリア
ルデータ出力端子、Ｓ■は受信用シリアルデータ入力端
子、ＳＣは伝送用シフトクロック入力端子、Ｐｏは送信
／受信制御出力端子、Ｐｌは伝送用シフトクロックリセ
ット出力端子である。また、６は送信用のデジタルシリ
アルデータ列をＦＳ信号に変換するＦＳ送信回路、７は
受信用ＦＳ信号をデジタルシリアルデータ列に変換する
ＦＳ受信回路、８は音声信号を除去するためのハイ・パ
ス・フィルタ、９は伝送用シフトクロック発生回路、１
０は伝送用シフトクロックのタイミーングを調整するた
めの単安定マルチバイブレータである。
ルデータ出力端子、Ｓ■は受信用シリアルデータ入力端
子、ＳＣは伝送用シフトクロック入力端子、Ｐｏは送信
／受信制御出力端子、Ｐｌは伝送用シフトクロックリセ
ット出力端子である。また、６は送信用のデジタルシリ
アルデータ列をＦＳ信号に変換するＦＳ送信回路、７は
受信用ＦＳ信号をデジタルシリアルデータ列に変換する
ＦＳ受信回路、８は音声信号を除去するためのハイ・パ
ス・フィルタ、９は伝送用シフトクロック発生回路、１
０は伝送用シフトクロックのタイミーングを調整するた
めの単安定マルチバイブレータである。
第５図は主装置１の伝送回路のタイミングチャートであ
り、ＳＣＴは電話機のクロックタイミング、Ａは内線路
４のＦＳ信号、ＳＣＭは主装置の伝送用シフトクロック
、Ｃは送信／受信制御出力、ＤはＦＳ受信回路の出力、
Ｅは伝送用シフトクロックリセント出力、Ｆは単安定マ
ルチバイブレータ出力の各波形である。ＦＳ信号Ａにお
いて、・・・ＤＭｎ−１＋ＤＭｎは主装置からの制御信
号、ＤＴｌ ＋ ＤＴ２・・・は電話機からの制御信号
、ＮＤはキャリアの存在しない期間である。主装置１が
送信を終了し電話機２がらの制御信号を受信する間のタ
イミングについて説明する。主装置１と電話機２が同期
をとって伝送を行っている状態では、主装置１よりの各
制御信号の中心を電話機２の受信の読取りタイミングと
するためには電話機の伝送用シフトクロックＳＣＴは主
装置のシフトクロックＳＣＭより−ｇｔｏ（ｔｏ−ンー
７トクロックの周期）＋ｔｄ（ｔｄ−受信回路の応答時
間）だけ遅れている。主装置１が送信を終了すると、マ
イクロコンピュータ５の送信／受信制御出力Ｃは受信状
態とな、す、主装置１の伝送回路６．７は受信状態とな
る。この時、マイクロコンピュータ５の伝送用シフトク
ロックリセット出力Ｅによシ単安定マルチバイブレータ
１ｏはトリカサれＲ１＊ ＣＩで決まるパルス幅（２ｔ
ｄ）のパルスを発ｔｄのパルスＦが伝送用シフトクロッ
ク発生回路９の分周器９−１のリセット端子Ｒに加えら
れると、パルス幅（２ｔｄ）の間シフトクロックＳＣＭ
は中断した後再起動される。このためシフトクロ。
り、ＳＣＴは電話機のクロックタイミング、Ａは内線路
４のＦＳ信号、ＳＣＭは主装置の伝送用シフトクロック
、Ｃは送信／受信制御出力、ＤはＦＳ受信回路の出力、
Ｅは伝送用シフトクロックリセント出力、Ｆは単安定マ
ルチバイブレータ出力の各波形である。ＦＳ信号Ａにお
いて、・・・ＤＭｎ−１＋ＤＭｎは主装置からの制御信
号、ＤＴｌ ＋ ＤＴ２・・・は電話機からの制御信号
、ＮＤはキャリアの存在しない期間である。主装置１が
送信を終了し電話機２がらの制御信号を受信する間のタ
イミングについて説明する。主装置１と電話機２が同期
をとって伝送を行っている状態では、主装置１よりの各
制御信号の中心を電話機２の受信の読取りタイミングと
するためには電話機の伝送用シフトクロックＳＣＴは主
装置のシフトクロックＳＣＭより−ｇｔｏ（ｔｏ−ンー
７トクロックの周期）＋ｔｄ（ｔｄ−受信回路の応答時
間）だけ遅れている。主装置１が送信を終了すると、マ
イクロコンピュータ５の送信／受信制御出力Ｃは受信状
態とな、す、主装置１の伝送回路６．７は受信状態とな
る。この時、マイクロコンピュータ５の伝送用シフトク
ロックリセット出力Ｅによシ単安定マルチバイブレータ
１ｏはトリカサれＲ１＊ ＣＩで決まるパルス幅（２ｔ
ｄ）のパルスを発ｔｄのパルスＦが伝送用シフトクロッ
ク発生回路９の分周器９−１のリセット端子Ｒに加えら
れると、パルス幅（２ｔｄ）の間シフトクロックＳＣＭ
は中断した後再起動される。このためシフトクロ。
りＳＣＭは２ｔｄだけ遅れ、送信終了時より次のシフト
クロックＳＣＭの立下νが現われるのはｔ。＋２ｔｄ後
となる。又、電話機の制御信号Ｄ Ｔｌ ＊ Ｄ Ｔ２
・・・は電話機の伝送用シフトクロックＳＣＴに同期し
て送信されるため、第１ピツトの先頭は主装置１の送信
終了後−Ｈｔｏ＋ｔｄだけ遅れて内線路４に現われ主装
置１のバイパスフィルタ８を通してＦＳ受信回路７に入
力される。ＦＳ受信回路７で応答時間ｔｄだけ遅れが加
わりＦＳ受信回路７の出力ではＨｔｃ＋２ｔｄ遅れる。
クロックＳＣＭの立下νが現われるのはｔ。＋２ｔｄ後
となる。又、電話機の制御信号Ｄ Ｔｌ ＊ Ｄ Ｔ２
・・・は電話機の伝送用シフトクロックＳＣＴに同期し
て送信されるため、第１ピツトの先頭は主装置１の送信
終了後−Ｈｔｏ＋ｔｄだけ遅れて内線路４に現われ主装
置１のバイパスフィルタ８を通してＦＳ受信回路７に入
力される。ＦＳ受信回路７で応答時間ｔｄだけ遅れが加
わりＦＳ受信回路７の出力ではＨｔｃ＋２ｔｄ遅れる。
前述したようにシフトクロックＳＣＭが送信終了後ｔｃ
＋２ｔ（１後に立下シ、この立下りが電話機からの制御
信号Ｄ Ｔ １ ＊ Ｄ Ｔ２・・・の第１ピツトの受
信の読込みタイミングとなるため （ｔｃ＋２ｔｄ）−（−ｔｃ＋２ｔｄ）”ｉｔ。
＋２ｔ（１後に立下シ、この立下りが電話機からの制御
信号Ｄ Ｔ １ ＊ Ｄ Ｔ２・・・の第１ピツトの受
信の読込みタイミングとなるため （ｔｃ＋２ｔｄ）−（−ｔｃ＋２ｔｄ）”ｉｔ。
となり、シフトクロックＳＣＭの立下りは常に電話機か
らの各制御信号Ｄ Ｔｌ ＊ Ｄ Ｔ ２・・・の中心
と一致するので、すべての制御信号の受信の読取シタイ
ミングは各データの中心となる。
らの各制御信号Ｄ Ｔｌ ＊ Ｄ Ｔ ２・・・の中心
と一致するので、すべての制御信号の受信の読取シタイ
ミングは各データの中心となる。
受信回路７にＰＬＬの様な応答時間の他に、一度キャリ
アが中断しＰＬＬのロックが解除された後のロックイン
タイムが応答時間よりもはるかに大きい値をもった受信
回路を使用した時は、前述した方式を用いても電話機よ
りの制御信号の第１ピツトの受信は不安定である。
アが中断しＰＬＬのロックが解除された後のロックイン
タイムが応答時間よりもはるかに大きい値をもった受信
回路を使用した時は、前述した方式を用いても電話機よ
りの制御信号の第１ピツトの受信は不安定である。
第５図の波形Ａでもわかるように１主装置１の送信が終
了してから電話機の制御信号が現われるまでに−Ｈｔｃ
＋ｔｄのキャリアの中断する領域ＮＤが発生する。ＦＳ
受信回路７がＰＬＬで構成されている場合は、この領域
ＮＤでＰＬＬのロックは解除されるためＦＳ受信回路７
の出力は主装置１の送信終了後ｉｔｃ＋ｔｄ＋ｔｉ （
ｂ”ＰＬＬのロックインタイム）とな９、ｔＨ＞ｔｄな
ので受信の読取シタイミングは各制御信号の中心からず
れて受信は不安定となる。この問題を解決するため、電
話機の制御信号の先頭第１ピツト（又は数ピット）を固
定データとし主装置１のマイクロコンピュータ５は電話
機からの制御信号の受信終了後そのマイクロコンピュー
タ５内で先頭１ビツト（又は数ピット）に固定データを
入れた上で受信後の処理を行うことにより、ＰＬＬのよ
うなＦＳ受信回路も使用することが可能である。
了してから電話機の制御信号が現われるまでに−Ｈｔｃ
＋ｔｄのキャリアの中断する領域ＮＤが発生する。ＦＳ
受信回路７がＰＬＬで構成されている場合は、この領域
ＮＤでＰＬＬのロックは解除されるためＦＳ受信回路７
の出力は主装置１の送信終了後ｉｔｃ＋ｔｄ＋ｔｉ （
ｂ”ＰＬＬのロックインタイム）とな９、ｔＨ＞ｔｄな
ので受信の読取シタイミングは各制御信号の中心からず
れて受信は不安定となる。この問題を解決するため、電
話機の制御信号の先頭第１ピツト（又は数ピット）を固
定データとし主装置１のマイクロコンピュータ５は電話
機からの制御信号の受信終了後そのマイクロコンピュー
タ５内で先頭１ビツト（又は数ピット）に固定データを
入れた上で受信後の処理を行うことにより、ＰＬＬのよ
うなＦＳ受信回路も使用することが可能である。
以上伝送用シフトクロックＳＣＭのタイミング調整時間
の決定に単安定マルチバイブレータを用いたが、応答時
間が一定である場合にはプログラムでタイマを構成し、
マイクロコンピュータ５の伝送用シフトクロックリセッ
ト出力端子の出力Ｅで直接伝送用シフトクロック発生回
路９の分周器９−１のリセット端子を制御し伝送用シフ
トクロックのタイミング調整をすることも可能である。
の決定に単安定マルチバイブレータを用いたが、応答時
間が一定である場合にはプログラムでタイマを構成し、
マイクロコンピュータ５の伝送用シフトクロックリセッ
ト出力端子の出力Ｅで直接伝送用シフトクロック発生回
路９の分周器９−１のリセット端子を制御し伝送用シフ
トクロックのタイミング調整をすることも可能である。
以上説明したように、本発明は、受信回路の応答時間の
遅れをシフトクロックのタイミングで補正することによ
シ、常に受信の読込みタイミングをデータの中心とする
ことができるものであるから、次のような利点がある〇 ■受信が安定である。■受信回路の応答時間に関係なく
速い伝送速度の伝送が可能である。■ノイズに強い。■
ＰＬＬの使用が可能である。
遅れをシフトクロックのタイミングで補正することによ
シ、常に受信の読込みタイミングをデータの中心とする
ことができるものであるから、次のような利点がある〇 ■受信が安定である。■受信回路の応答時間に関係なく
速い伝送速度の伝送が可能である。■ノイズに強い。■
ＰＬＬの使用が可能である。
第１図は本発明を適用するボタン電話装置の接続系統図
、第２図はボタン電話装置において考えられる受信方式
例を示すブロックを含む回路図、第３図は第２図の従来
例の動−作を説明するためのタイミングチャート、第４
図は本発明の実施例を示すブロックを含む回路図、第５
図は第４図の実施例の動作を説明するためのタイミング
チャートである。 １・・・主装置、２・・・電話機、３・・・局線路、４
・・・内線路。 特許出願人 岩崎通信機株式会社 代理人犬塚 学 外１名
、第２図はボタン電話装置において考えられる受信方式
例を示すブロックを含む回路図、第３図は第２図の従来
例の動−作を説明するためのタイミングチャート、第４
図は本発明の実施例を示すブロックを含む回路図、第５
図は第４図の実施例の動作を説明するためのタイミング
チャートである。 １・・・主装置、２・・・電話機、３・・・局線路、４
・・・内線路。 特許出願人 岩崎通信機株式会社 代理人犬塚 学 外１名
Claims (2)
- （１）音声信号と周波数偏移信号の信号形式をとる制御
信号とを内線路で多重化して伝送するボタン電話装置に
おいて、送信状態から受信状態に移行する際の最初のク
ロ、クパルスの周期を予め定められる時間だけ延長させ
る手段を備えて、伝送されたデータの中心を受信の読取
りタイミングとするように構成されたボタン電話装置に
おける受信方式。 - （２）前記延長させる手一段が前記クロックパルスを発
生させるための分周器付発振回路の該分周器のリセット
端子にリセットパルスを印加するように構成されたこと
を特徴とする特許請求の範囲第１項記載のボタン電話装
置における受信方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56120686A JPS5821954A (ja) | 1981-08-03 | 1981-08-03 | ボタン電話装置における受信方式 |
| US06/403,315 US4490820A (en) | 1981-08-03 | 1982-07-30 | Reception system for key telephone system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56120686A JPS5821954A (ja) | 1981-08-03 | 1981-08-03 | ボタン電話装置における受信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5821954A true JPS5821954A (ja) | 1983-02-09 |
| JPH037170B2 JPH037170B2 (ja) | 1991-01-31 |
Family
ID=14792437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56120686A Granted JPS5821954A (ja) | 1981-08-03 | 1981-08-03 | ボタン電話装置における受信方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4490820A (ja) |
| JP (1) | JPS5821954A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04328196A (ja) * | 1991-02-19 | 1992-11-17 | Uop Inc | サワー炭化水素留分スイートニングの２段プロセス |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990056144A (ko) * | 1997-12-29 | 1999-07-15 | 윤종용 | 키폰시스템에서 리셋신호의 타이밍 지연회로 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5685127A (en) * | 1979-12-13 | 1981-07-11 | Fujitsu Ltd | Digital signal processor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5012856B1 (ja) * | 1969-11-27 | 1975-05-15 | ||
| FR2320023A1 (fr) * | 1975-07-28 | 1977-02-25 | Constr Telephoniques | Procede et dispositif de resynchronisation d'informations entrantes structurees en trames |
| DE2632165B2 (de) * | 1976-07-16 | 1978-06-01 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung zum Regeln der Folgefrequenz von Taktimpulsen |
| US4133981A (en) * | 1977-12-19 | 1979-01-09 | Bell Telephone Laboratories, Incorporated | Time correction circuit for a digital multiplexer |
| DE2924922A1 (de) * | 1979-06-20 | 1981-01-22 | Siemens Ag | Verfahren und schaltungsanordnung zur taktsynchronisierung bei der uebertragung von digitalen nachrichtensignalen |
-
1981
- 1981-08-03 JP JP56120686A patent/JPS5821954A/ja active Granted
-
1982
- 1982-07-30 US US06/403,315 patent/US4490820A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5685127A (en) * | 1979-12-13 | 1981-07-11 | Fujitsu Ltd | Digital signal processor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04328196A (ja) * | 1991-02-19 | 1992-11-17 | Uop Inc | サワー炭化水素留分スイートニングの２段プロセス |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH037170B2 (ja) | 1991-01-31 |
| US4490820A (en) | 1984-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4973860A (en) | Circuit for synchronizing an asynchronous input signal to a high frequency clock | |
| US6259326B1 (en) | Clock recovery from a burst-mode digital signal each packet of which may have one of several predefined frequencies | |
| US4309662A (en) | Circuit for rapidly resynchronizing a clock | |
| EP0178622A2 (en) | Timing recovery circuit for Manchester coded data | |
| US4404672A (en) | Subscriber terminal for use in a time shared bidirectional digital communication network | |
| US4390985A (en) | Device for the synchronization of digital data transmitted in packets | |
| JPS6388926A (ja) | クロック装置 | |
| JPS5821954A (ja) | ボタン電話装置における受信方式 | |
| EP0210799B1 (en) | Access port clock synchronizer | |
| JPS5926136B2 (ja) | クロツク再生回路 | |
| US4653074A (en) | Bit sync generator | |
| JPH0744447B2 (ja) | 位相同期ループのための位相・周波数調整回路網および方法 | |
| JPS63204837A (ja) | 同期装置 | |
| JP3313318B2 (ja) | Ｐｌｌ回路 | |
| JP2609582B2 (ja) | 伝送系におけるクロック同期方法 | |
| JP3097741B2 (ja) | クロック信号発生回路、及び、通信システム | |
| JP2840569B2 (ja) | 局間クロック同期回路 | |
| JPH0575563A (ja) | デスタツフ回路 | |
| JPS6166433A (ja) | クロツク同期回路 | |
| AU670345B2 (en) | Reset and synchronizing device | |
| JPH0229258B2 (ja) | ||
| JP2982860B2 (ja) | クロック抽出回路 | |
| JP2613507B2 (ja) | クロック再生回路 | |
| SU1053317A2 (ru) | Устройство дл асинхронного сопр жени каналов св зи | |
| JPS6245240A (ja) | デイジタル信号同期回路 |