JPS582090A - プリント基板 - Google Patents

プリント基板

Info

Publication number
JPS582090A
JPS582090A JP56099761A JP9976181A JPS582090A JP S582090 A JPS582090 A JP S582090A JP 56099761 A JP56099761 A JP 56099761A JP 9976181 A JP9976181 A JP 9976181A JP S582090 A JPS582090 A JP S582090A
Authority
JP
Japan
Prior art keywords
wiring
pattern
printed circuit
circuit board
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56099761A
Other languages
English (en)
Inventor
正和 佐々木
健治 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56099761A priority Critical patent/JPS582090A/ja
Publication of JPS582090A publication Critical patent/JPS582090A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はプリント基板(以下単に「基板」と4略記)に
関し、特にその配線方式に係わるものである。
プリント基板は、これに搭載されるIC,LSI抵抗、
コンデンサ\その他の各種部品を、予め基板に所定のパ
ターンで形成され九配It(以下「配線パターン」また
は単に「パターン」と称する)によりて相互に接続配線
するように構成された吃のである。しかるに従来のプリ
ント基板は、一旦形成された配線パターンは基本的に変
更ができず、従りて配線を変更するにはプリント基板を
新たに製作し九シ、または配線パターンの一部カツ)や
ディスクリーシ配線を行9たシする必要がおる。
しかし前者の方法は製作費が高(なゐ問題がおり、まえ
後者の方法はプリン、)基板の品質(電気的特性、構造
上の信頼性)の低下という問題がある。
従りて本発明の目的はプリント基板におする上記のよう
な問題を解消すること、すなわち具体的には配線変更を
簡便に且つ安いコスシで可能とするような配線方式のプ
リント基板を実現することにある。
本発明によるプリン)基板は、概略的には、基鈑の表面
領域を部品搭載部と第中−線部とに区分し、部品搭載部
には標準パターンを形成し、集中配線部には標準パター
ンの接続配線の九めの配線パターンを形成し、且つ前記
集中配線部を着脱可能な部品として構成したものである
。かかる配線方式によれば、配線変更の必要が生じた場
合に、集中配線部を異なる配線パターンが形成され友別
の部品と変換することにより配線変更が可能であシ、後
述するような多くの利点が得られる。
以下、本発明について一施例に基づき図面を参照して許
細に説明する。
第1図は本発明によるプリント基板に各種部品を搭載し
たプリント仮の一実施例の完成状態の部品搭載■よシ見
た平面図であり、Is2図はこのプリン)板の第1図の
矢印■−■に沿って取り九拡大部分断面図である。図に
おいて符号1がプリント基板を示し、これに各種部品、
すなわちコネクタ2及び3、IC4、及び抵抗等の回路
部品5が搭載されている。尚、第2図においては明示の
ためコネクタ2及びIC4を基板から分離して示しであ
る。!$2図から明らかなように、基板1は絶縁層10
を介して4つの導体層、すなわち第1信号層11、第2
他号層12、!d層13及びアース層14が形成された
4M基板であり、各搭載部品2〜5はこれら各層11〜
14及びスルーホール15によって接続配線される。
本発明の特徴は、@1図及び第2図から明らかなように
、基板10表面領塚が、部品2〜5が搭載される部品搭
載部IS、17.18と集中配線部19(−1〜−6)
とに区分され、且つ集中配線部19が着脱可能な部品と
して構成されている点にある。第3図は集中配線部19
を取り除いた状態の基板1の第2図と対応する断面図で
あり、第4図はその平面図である。コネクタ搭載部16
には、コネクタ2の標準的なビン配列に合わせてスルー
ホール15が2列に配列され、第1信号層11にはスル
ーホールランド20、リードパターン21及びターミナ
ル22を含む標準パターンが形成されており・オた第2
信号層12にもランドパターン23、リードパターン2
4、ターミナル25を含む標準パターンが形成されてい
る。一方、IC搭載部17には、IC4の標準的なビン
配列(例えば16ビン)に合わせてスルーホール15が
2列に配列され)第1倍号M11にはスルーホールラン
ド26、リードパターン27及び左右2列O#−t+ル
2B、29を含む#!準パターンが形成されており、ま
た第2信号胎12にもスルーホールランド30、リード
パターン31及び左右2列のターミナル52.55を含
む標準パターンが形成されている。尚、コネクpP!t
*部16)ltUIC搭載部17の第2信号層12にお
けるそれぞれのターミナル25.”32.33はII!
1信号層11におけるターミナル22.28.29に対
して段差を付けてあシ、図示の如く集中配線部19の修
合空聞に露出している。尚、コネクタ搭載部16及びI
 ’C*載部17におけるスルーホール15ム、15G
をそれぞれ電源ビン及びアースビンとすれば、これらは
それぞれt源mis及びアース層14に接続されている
。また、IC搭載部17におけるリードパターン34は
スルーホ−ル15ムには接続されていないパターンであ
シ、これはIC搭載部17におけ本゛バタ]ン密度を編
めるために形成されたものであシ、後述する集中配線部
19の配線パターンと接続させて□配線パターンとして
使用することができる。
次に、第5図は集中f41@部19の第2図に対応する
IItim図であり、第6図はその平面図である。
集中配線s19は絶縁j111155の間VC2つの導
体層、すなわち#11重量層36及び第2信号層37カ
形成されたものであ゛シ゛ミ第1信号層36には左右2
列のターミナル58.59及びX方方向の配線パターン
40t−含む゛配線パターンが形成されており、Ig2
信号層37には同様に左右2列のターミナル41.42
(第6図には点線で一部のみ示す)及びY方向め配線パ
ターン45(第6図には点線で示す)を゛含む配線パタ
ーン、が形成されている。X方向パターン40とY方向
パターン45との接続はバイアホール(導通のためだけ
の細径スルーホール)44によりて行われる。集中配線
部19(−1〜−6)のlii線パターンは、前述し九
部品搭載部16.17.19の標準パターンを接続配線
するためのものであり、各々(−1〜−6)が相互に異
なると共に、個々のプリント基板ごとにも異なり喪配線
パターンとなる。
集中配線部19(−1〜−6)は基板1に特に第2図に
明示する叩<Rib付けられる。このとき、集中配線部
19−1を例にとれば、ターミナル38及び41がコネ
クタ搭軟部16のターミナル22及び25の上にそれぞ
れ重なって接続され、またターミナル39及び42がI
C搭載部17のターミナル28及び32の上にそれぞれ
重なって接続される。これによりコネクタ2とIC4及
び回路部品5とが接続される。同様にして集中配線部1
9(−2〜−5)によってIC4及び回路部品5が順次
相互接続され、そして集中配線部19−6によってIC
4及び部品5とコネクタ3とが接続される。
尚、集中配線部19(−1〜−6)は、ターミナル(例
えは第2図において22,25.2B。
32.58,59,41.42)の接続に位置ずれが生
じないように、第1Mに示す如く基準ビン50によって
位置決めするのか望ましい。更に、これらターミナルの
接触を確実にするため、それぞれの集中配線部19(−
1〜−6)を押え板51(第1図及び第2図に1本のみ
仮想線で示し、第1図では特にハツチングを付して明示
)で押え、更にこれらの押え板51を楡方向の押え板5
2(第1囚及び第2図に仮想線で示し、第1回では特に
ハツチングを付して明示)で押えることが望ましい。
以上のように、本発明のプリント基板は搭載部品2,5
,4.5の相互接続の良めの配線パターンを集中配線部
19に形成し、且つ豪中配#部19を着脱可能な部品と
したことにより、次のような利点が得られる。
(1)プリン)基板の配線変更の8餐が生じた場合、集
中配線部19を所賛の配線パターンが形成され喪別の集
中配線部と交換することにより簡便に配線変更が可能で
ある。すなわち、配線パターンのカッ)やディスクリー
ト配線を必要としない。
このためプリント基板の品質低下を防止できる。
また、プリント基板全体を作シ直すことなく、年中配線
部のみを新九に製作すれば良いので配線変更に伴うラス
1フ1フ幅を小さく抑えることができる。尚、交換によ
って取り外ネれた余分な1′中配線部は、これを廃棄せ
ずに保存しておき、別のプリント基板の新規製作や配線
変更時に活用するようにすれば一層紅済的である。
(2)  以上のような配線変更だけでなく、プリント
基板の新規製作においてもまた非常に有利である。すな
わち、集中配線部19を除いたプリント基板10本体部
分はWt源層、アース層及び部品裕鮒部の標準パターン
だけが形成されるので1柚類(複数枚)のマスクフィル
ムを使用して大量生産可能であり、製作費が安価となる
。尚、t4m部品の変更に対しては、スルーホールの孔
明けを鯛整することによって融通性を持たせることかで
きる。
(3)  配線パターンの高蕃度化が可能である。すな
わち、集中配線部はバイアホールたけて大径のスルーホ
ールを必要としないので、クロストーク等の障害が生じ
ない一囲で鼾密度配線が可能である。
尚、以上では本発明を多層プリント基板に適用した実施
例について説明し九が、本発明は離層プリント基板につ
いても同様に適用可能である。
以上の如く本発明は多くのすぐれた利点を有する画期的
なプリント基板を実現するものであり、電子機器製造技
術の蜀展に寄与する効果は多大である。
【図面の簡単な説明】
第1図は本発明によるプリント基板に各梱部品會搭載し
たプリンF板の一実施例の完成状態の部品搭載側よ〉見
た平面図、第2図は第1図の矢印u−■に沿りて取つ九
プリン)板の拡大部分断凹図、第3図及び第4図はそれ
ぞれ集中配線部を取り除いた状態のプリント基板の第2
図と対応する断面図及び平面図、第5図及び第6図はそ
れぞれ集中配線部の第2図と対応する断面図及び平面図
である。 1・・・プリント基板−2,S、4.5・・・搭載部品
、10.15・・・絶縁層、11,12.15.14・
・・導体層、15・・・スルーホール、16.17.1
8・・・部品搭載部、19・・・集中配線部、20〜5
ト・・部品搭載部の標準パターン、35・・・絶縁層、
56゜37・・・導体層、158〜45・・・集中配線
部の配線ノセターン、44・・・バイアホール、5o・
・・基準ビン、51.52・・・押え板。 特許出願人 冨士通株式会社 特許出願代理人 弁堆士青木 朗 弁理士西舘和之 弁理士内田幸男 弁理士山口昭之 ′11        ′ 寧1 °図 19、F  19−、?、+9−319−419−51
9−6乾5m 第6図

Claims (1)

    【特許請求の範囲】
  1. 1 基板に搭載される各種部品の接続配IIの丸めの配
    線パターンを具えたプリン)基板において、基板の表面
    領域を部品搭載−と集中配線部とに区分し、部品搭載部
    には標準パターンを形成し、集中配線部には該標準パタ
    ーンの接続配線の丸めの配線パターンを形成し、且つ前
    記集中配線部を着脱可能な部品として構成したことを特
    徴とするプリント基板。
JP56099761A 1981-06-29 1981-06-29 プリント基板 Pending JPS582090A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56099761A JPS582090A (ja) 1981-06-29 1981-06-29 プリント基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56099761A JPS582090A (ja) 1981-06-29 1981-06-29 プリント基板

Publications (1)

Publication Number Publication Date
JPS582090A true JPS582090A (ja) 1983-01-07

Family

ID=14255954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56099761A Pending JPS582090A (ja) 1981-06-29 1981-06-29 プリント基板

Country Status (1)

Country Link
JP (1) JPS582090A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6291066A (ja) * 1985-10-16 1987-04-25 Toshiba Corp 画像読取装置
WO2016194925A1 (ja) * 2015-06-03 2016-12-08 株式会社村田製作所 部品実装基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6291066A (ja) * 1985-10-16 1987-04-25 Toshiba Corp 画像読取装置
WO2016194925A1 (ja) * 2015-06-03 2016-12-08 株式会社村田製作所 部品実装基板
JPWO2016194925A1 (ja) * 2015-06-03 2018-03-01 株式会社村田製作所 部品実装基板
US10111331B2 (en) 2015-06-03 2018-10-23 Murata Manufacturing Co., Ltd. Component mounting substrate

Similar Documents

Publication Publication Date Title
JP3111053B2 (ja) 一次スルー・ホールおよび二次スルー・ホールを有する多層回路板
US5726863A (en) Multilayer printed circuit board
JPS62229896A (ja) 印刷配線基板
JPS63211692A (ja) 両面配線基板
JPH0542140B2 (ja)
DE10138958A1 (de) Chip-Scale-Packung, gedruckte Leiterplatte, Elektronikmodul und Leiterplatten-Entwurfsverfahren
EP0145549A2 (fr) Carte imprimée à empreintes
DE112005000438B4 (de) Eine Zwischenverbindungsstruktur und ein Verfahren zum Verbinden von vergrabenen Signalleitungen mit elektrischen Vorrichtungen
JPS582090A (ja) プリント基板
JP2642922B2 (ja) プリント配線基板
US5219607A (en) Method of manufacturing printed circuit board
JPH09307208A (ja) フレキシブルプリント基板の接続端部構造
JPH03215991A (ja) プリント配線板間の電気的接続構造
JPS6298791A (ja) 可撓性プリントシ−ト
DE3785355T2 (de) Vorrichtung und verfahren fuer hochintegrierte verbindungssubstrate unter verwendung von gestapelten moduln.
JPH0221696A (ja) 多層配線基板
JPS5846694A (ja) 印刷配線基板の配線パタ−ン接続構造
JPS62160793A (ja) 多層印刷配線板
JP2002124742A (ja) プリント配線板、接続部品、及び電子機器
JPS63168074A (ja) 電子回路基板の抵抗形成方法
JPS6187392A (ja) 可撓性プリント配線板の製造方法
JPH0329347A (ja) 半導体搭載用基板の製造方法
JPS582091A (ja) 印刷配線基板
JPS632149B2 (ja)
JPH04794A (ja) 電磁波シールド層を有するプリント配線板