DE3785355T2 - Vorrichtung und verfahren fuer hochintegrierte verbindungssubstrate unter verwendung von gestapelten moduln. - Google Patents
Vorrichtung und verfahren fuer hochintegrierte verbindungssubstrate unter verwendung von gestapelten moduln.Info
- Publication number
- DE3785355T2 DE3785355T2 DE87905027T DE3785355T DE3785355T2 DE 3785355 T2 DE3785355 T2 DE 3785355T2 DE 87905027 T DE87905027 T DE 87905027T DE 3785355 T DE3785355 T DE 3785355T DE 3785355 T2 DE3785355 T2 DE 3785355T2
- Authority
- DE
- Germany
- Prior art keywords
- conductive
- dielectric layer
- dielectric
- layers
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 38
- 239000000758 substrate Substances 0.000 title claims description 32
- 230000008878 coupling Effects 0.000 claims description 20
- 238000010168 coupling process Methods 0.000 claims description 20
- 238000005859 coupling reaction Methods 0.000 claims description 20
- 239000011324 bead Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 9
- 239000003989 dielectric material Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000012360 testing method Methods 0.000 claims description 4
- 238000001035 drying Methods 0.000 claims 2
- 238000010438 heat treatment Methods 0.000 claims 2
- 239000011231 conductive filler Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 84
- 238000012545 processing Methods 0.000 description 7
- 238000000429 assembly Methods 0.000 description 5
- 230000000712 assembly Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000011529 conductive interlayer Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- ZTXONRUJVYXVTJ-UHFFFAOYSA-N chromium copper Chemical compound [Cr][Cu][Cr] ZTXONRUJVYXVTJ-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000010344 co-firing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009812 interlayer coupling reaction Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
- Diese Erfindung betrifft generell elektronische Schaltungen und insbesondere die Struktur von Substraten, mit denen die elektrischen Komponenten verbunden sind, was die leitenden Pfade liefert, die die Komponenten elektrisch verbinden.
- Es ist aus dem Stand der Technik bekannt, siehe z. B. IBM Technical Disclosure Bulletins, Band 11, Nr. 8, Januar 1969, und Band 21, Nr. 12, Mai 1979, Verbindungsstrukuren herzustellen, die die elektrische Kopplung zwischen elektronischen Komponenten schaffen, wobei die Dünnfilmtechnologie Schichten von leitenden Pfaden (z. B. gesputtertes und plattiertes Chromupfer) auf der Oberseite von Schichten von isolierendem dielektrischem Material (z. B. Polyimid) liefert. Die leitende Zwischenschichtkopplung wird geschaffen durch reaktives Ionenätzen oder ähnliche Trockenätztechniken unter Schaffung von Öffnungen (oder Durchgängen) in den Schichten und Füllen der sich ergebenden Öffnungen mit Metall. Die Multischichtstruktur wird gebildet auf einer Basiskeramik oder einem ähnlichen stabilen Material. Die Schichten werden übereinander ausgebildet, wobei eine Schicht zur Zeit verarbeitet wird. Das sich ergebende Substrat kann eine sehr hohe Verbindungsdichte liefern und kann durch Abdichten des Substrats hermetisch hergestellt werden. Somit wird die gewünschte Substratkonfiguration in einer Vielzahl von seriellen Prozeßschritten entwickelt. Die Brauchbarkeit dieser Technik zum Schaffen einer Verbindungsstruktur ist begrenzt durch die Ausbeute, die Kosten und die Herstellungszykluszeit. Zusätzlich nimmt, wenn die Dicke der dielektrischen Schichten abnimmt, die Zwischenschichtkapazität zu und kann die Signalausbreitung in der Struktur begrenzen.
- Es ist ebenfalls aus dem Stand der Technik bekannt, siehe z. B. EP-A-0 064 872 und EP-A-0 028 657, daß eine Multischicht-Verbindungsstruktur auf der Technologie von gedruckten Schaltungen basieren kann, die aus verstärkten dielektrischen Polymermateriallagen bestehen. Die leitenden Zwischenschichtpfade werden gebildet durch mechanisches Bohren der Lagen und Metallisierung der Zwischenschichtpfade durch elektrodenloses und Elektroplattieren. Die Lagen werden gekoppelt durch Laminierungstechniken unter Verwendung von Polymermaterial, um die Schichten miteinander zu verbinden. Diese Technik zum Schaffen einer Verbindungsstruktur ist begrenzt durch die Materialstabilität, durch Feuchtigkeitsabsorbtion, Strukturauflösung beim Verarbeiten der inneren Lage, Prozeßbegrenzungen beim Bohren und Plattieren, durch Verarbeitungs-, Dichte- und Verläßlichkeitsprobleme, die aus Verarbeitungstoleranzen resultieren. Um diese Beschränkungen zu überwinden, werden Baugruppen mit einer reduzierten Schichtzahl als Multischichtlagen verarbeitet, die auf herkömmliche Weise zusammengebaut werden. Aufgrund der geringen Zahl an Schichten und der verminderten Plattendicke kann die Länge der leitenden Zwischenschichtpfade vermindert werden. Die Baugruppen können miteinander laminiert werden unter Bildung einer Gesamtverbindungsstruktur. Verbindungspfade zwischen den Baugruppen können dann gebohrt und elektroplattiert werden. Diese Technik vermindert, eliminiert jedoch nicht die Beschränkungen, die bei der herkömmlichen Multischichtsubstrat-Herstellungstechnik zu finden sind.
- Es ist aus dem Stand der Technik ebenfalls bekannt, Hybridtechnologie-Techniken zu verwenden (d. h. Dickfilm-Techniken oder Techniken des gemeinsamen Einbrennens), die ein keramisches dielektrisches Material und leitende Dickfilmmaterialien verwenden. Die sich ergebenden Strukturen sind sehr stabil, können höheren Verarbeitungs- und Betriebstemperaturen wiederstehen und Hermetizität liefern. Die Technik hat jedoch schwerwiegende Verarbeitungsbeschränkungen, die die Dichte der leitenden Spuren bzw. Leiterbahnen (und der Räume zwischen diesen) und der Durchgänge an dem Verbindungssubstrat begrenzen.
- Eine zusätzliche Charakteristik von seriellen Techniken liegt darin, daß Diskrepanzen bei der Anordnung von einer Schicht auf der benachbarten Schicht beibehalten oder verstärkt werden, wenn zusätzliche Schichten hinzugefügt werden. Weiterhin werden Diskrepanzen in der Ebenheit von einer Schicht beibehalten oder verstärkt, wenn zusätzliche Schichten hinzugefügt werden. Diese Charakteristiken führen zu einer Beschränkung in der Zahl der Schichten, die ein Verbindungssubstrat haben kann.
- Eine Öffnung (oder ein Durchgang), in der ein leitender Pfad von einer Seite der Schicht zu der anderen gewünscht ist, kann nur in einer einzelnen Schicht des Substrats erforderlich sein. Der leitende Pfad in einer einzelnen Substratschicht ist schwierig zu erzielen mit den herkömmlichen Techniken, so daß Öffnungen typischerweise durch alle Schichten des Substrats gebohrt werden. Dieser Vorgang führt zu Entwurfsbeschränkungen, da die Spuren bzw. Leitungen um die Öffnungen herum geführt werden müssen.
- Eine weitere Begrenzung bei seriellen Verarbeitungstechniken tritt auf, da das Substrat nur am Ende des Herstellungsprozesses getestet werden kann.
- Es ist daher eine Notwendigkeit gespürt worden nach einer Technik zum Schaffen von Verbindungssubstraten, die hochdichte Verbindungskopplungspfade erzielen können ohne die Beschränkungen hinsichtlich Ausbeute, Zahl, Kosten und Zykluszeit der seriellen Verarbeitungstechniken.
- Es ist eine Aufgabe der vorliegenden Erfindung, eine verbesserte Verbindungsstruktur für das Koppeln bzw. Verbindung elektrischer Komponenten zu schaffen.
- Es ist ein Merkmal der vorliegenden Erfindung, eine Verbindungsstruktur anzugeben, die als eine Vielzahl von Baugruppen hergestellt ist, und nach dem Testen werden die Baugruppen in die Endstruktur verbunden.
- Es ist ein weiteres Merkmal der vorliegenden Erfindung, eine Verbindungsstruktur anzugeben, die eine Vielzahl von gestapelten dielektrischen Schichten aufweist, wobei jede dielektrische Schicht durch eine Spalt getrennt ist.
- Es ist ein weiteres Merkmal der vorliegenden Erfindung, eine Verbindungsstruktur anzugeben, die eine hohe Dichte von leitenden Pfaden hat, und zwar ohne die begrenzte Ausbeute und Zykluszeit, die sich aus mehrfachen seriellen Prozessen ergeben.
- Die zuvor genannten und weitere Aufgaben werden erfindungsgemäß wie beansprucht erhalten durch Herstellen einer Vielzahl von dielektrischen Lagen- bzw. Schichtpaaren. Die dielektrischen Lagen haben in sie gebohrte Löcher und die Löcher sind mit einem leitenden Material gefüllt. Die Lagen werden dann auf die geeigneten Abmessungen geläppt und die leitenden Bereiche (oder Kontaktstellen) werden auf beiden Oberflächen der dielektrischen Lagen abgeschieden. Ein leitendes Bondierungsmaterial (Perle) wird aufleitenden Testbereichen einer dielektrischen Lage angeordnet, um elektrisch mit einer leitenden Kontaktstelle einer benachbarten dielektrischen Lage gekoppelt zu werden. Die zwei dielektrischen Lagen werden derart ausgerichtet, daß die leitenden Kontaktstellen der dielektrischen Lage elektrisch durch die leitende Perle gekoppelt werden können. Die Baugruppe aus zwei dielektrischen Lagen wird erhitzt, um die zwei Lagen miteinander zu bondieren bzw. zu bonden. Auf ähnliche Weise kann eine Vielzahl von dielektrischen Lagenpaaren miteinander verbunden werden unter Bildung einer Multischicht-Leiterplatte.
- Diese und weitere Merkmale der vorliegenden Erfindung ergeben sich beim Lesen der folgenden Beschreibung in Verbindung mit der Zeichnung.
- Fig. 1 ist ein Flußdiagramm der Schritte, die beim Herstellen eines dielektrischen Lagenpaares für eine Leiterplatte erforderlich sind.
- Die Fig. 2A bis 2H zeigen Querschnitte der zwei dielektrischen Schichten, und zwar unter Darstellung der Stufen bei der Herstellung einer Baugruppe aus dielektrischen Lagen.
- Fig. 3 zeigt eine perspektivische Ansicht eines Verbindungssubstrates mit einer Vielzahl von dielektrischen Lagen und unter Darstellung der Anwesenheit von gekoppelten elektrischen Komponenten.
- Fig. 4 stellt die Wirkungen des Luftspaltes der vorliegenden Erfindung dar, der ein dielektrisches Luftmedium zwischen Sätzen von leitenden Pfaden auf den Oberflächen der dielektrischen Schichten bildet.
- Unter Bezugnahme auf Fig. 1 beginnt die Herstellung eines Verbindungssubstrats im Schritt 100 mit zwei Lagen von dielektrischem Material. In der bevorzugten Ausführungsform sind die Lagen aus dielektrischem Material Quarzglas einer Dicke von 2 bis 10 Milli-Inch, andere geeignete dielektrische Materialien können jedoch verwendet werden. Im Schritt 101 werden Löcher in den dielektrischen Lagen ausgebildet. In der bevorzugten Ausführungsform werden die Löcher durch einen CO&sub2;-Laser erzeugt und haben einen Durchmesser von 1 bis 4 Milli-Inch. Im Schritt 103 werden die Löcher mit einem leitenden Material wie JMI 4270, hergestellt von Johnson Matthey Electronic Materials Division, gefüllt und die dielektrischen Lagen werden getrocknet und erhitzt, um eine Kopplung der Füllmaterialien mit der Lage zu schaffen. Wenn es notwendig ist, wiederholt Schritt 104 den Schritt 103, bis das Füllmaterial sich generell über die Ebene der dielektrischen Lagen erstreckt. Im Schritt 105 wird die Oberfläche der Lage geläppt, so daß die Lagen die gewünschte Dicke und Flachheit haben. Im Schritt 106 werden die Muster von leitenden Spuren bzw. leiterbahnen auf den Oberflächen von allen dielektrischen Lagen unter Verwendung eines Dünnfilmprozesses abgeschieden. Bei der bevorzugten Ausführungsform wird eine Chrom-Kupfer-Keimschicht abgeschieden. Im Schritt 107 werden die leitenden Spuren auf die gewünschte Dicke (durch einen Elektroplattierungsprozeß) aufplattiert und leitende Bereiche werden ausgebildet. Im Schritt 108 wird dieser Prozeß für alle jene Lagen wiederholt, die die Endstruktur aufweisen wird. Im Schritt 109 werden die leitenden Spuren getestet, um zu gewährleisten, daß der Prozeß erfolgreich gewesen ist. Im Schritt 110 werden leitende Perlen an ausgewählten Leitungsbereichen der Oberseite der unteren dielektrischen Lage kontaktgedruckt. Im Schritt 111 werden die Lagen ausgerichtet (so daß geeignete Leitungsperlen von benachbarten dielektrischen Lagen geeignet ausgerichtet sind) und die zwei dielektrischen Lagen werden verbunden. Im Schritt 112 wird das dielektrische Lagenpaar getrocknet und erhitzt unter Verbindung der zwei dielektrischen Lagen. Diese Prozesse werden für jedes dielektrische Lagenpaar, welches zu-verbinden ist, in dem Verbindungssubstrat wiederholt, und zwar im Schritt 113. Im Schritt 114 wird eine Inspektion und ein elektrischer Test des Verbindungssubstrates durchgeführt. Unter nunmehriger Bezugnahme auf die Fig. 2A bis 2B bzw. 2H werden die in Fig. 1 beschriebenen Prozeßschritte durch Querschnittsansichten von Lagen von dielektrischen Materialien 20 und 21 dargestellt. In Fig. 2A sind die in den dielektrischen Lagen hergestellten Löcher gezeigt. In Fig. 2B ist das Füllen der Löcher mit leitendem Material 23 gezeigt. In Fig. 2C ist das Ergebnis des Läppungsvorganges der Lagenoberflächen 24 gezeigt. In Fig. 2D ist der Prozeß des Abscheidens von leitenden Keimschichten 25 auf den Oberflächen der dielektrischen Lage dargestellt, während das Ergebnis des Prozesses des Erhöhens der Dicke der Leiter 26 in Fig. 2E gezeigt ist. In Fig. 2F ist das Anordnen der Leitungsperlen 27 auf dem Oberseitenabschnitt der unteren Lage der dielektrischen Lage gezeigt, während in Fig. 2G das Verbinden der Lagen und das Kontaktieren der leitenden Perlen 27 fit den leitenden Bereichen dargestellt ist. Ein Abschnitt der Leiterplatte, der das Koppeln der dielektrischen Lagenpaare 28 und 29 mittels der leitenden Perlen 27 zeigt, ist in Fig. 2H gezeigt.
- Unter Bezugnahme auf Fig. 3 ist eine Verbindungsstruktur 30 gezeigt. Das dargestellte Verbindungssubstrat enthält dielektrische Lagenpaare 31, 32 und 33. Die oberste Lage der Struktur enthält die Montageeinrichtung zum Koppeln von elektronischen Elementen 34 an die Struktur 30. Der Abstand zwischen den einzelnen dielektrischen Lagen ist zu Darstellungszwecken vergrößert und Abschnitte der leitenden Perlen 27 und der Leiterspuren 26 sind dargestellt.
- Unter nunmehriger Bezugnahme auf Fig. 4 ist ein Merkmal des Verbundungssubstrates dargestellt. Auf der Lage 41 übertragen die oberen leitenden Spuren Informationssignale während die unteren leitenden Spuren Versorgungssignale übertragen. Die Lage 42 hat das Erdpotential auf den oberen leitenden Spuren während die unteren Spuren Informationssignale tragen. Auf der Lage 43 tragen die oberen Spuren Informationssignale während die unteren leitenden Spuren Versorgungssignale übertragen. Auf der dielektrischen Lage 44 behalten die oberen leitenden Spuren das Erdpotential während die unteren leitenden Spuren Informationssignale tragen. Zwischen den durch eine dielektrische Lage getrennten Spuren wird die Impedanz bestimmt durch eine dielektrische Konstante e&sub1; (für Quarz ist dieser Wert etwa 3,8), während für leitende Spuren, die durch Luft getrennt sind, die Impedanz und Ausbreitungsverzögerung durch e&sub2; bestimmt sind (die dielektrische Konstante von Luft ist etwa 1).
- Für die Verbindungssubstrate der vorliegenden Erfindung ist die Dichte der leitenden Spuren auf einer Oberfläche dieselbe, wie sie mit der Dünnfilmtechnologie erreicht werden kann. Bei dieser Technik ist die Fähigkeit, kleine leitende Zwischenschichtspuren in der Größenordnung von 0,5 bis 2 Milli-Inch bezüglich der Größe zu erzielen, wichtig, um die erforderliche Dichte zu erreichen. Das Füllen der Löcher mit leitendem Material erhöht die Querschnittsfläche des Pfades verglichen mit Techniken mit nichtgefüllten Löchern. Diese Steigerung der Querschnittsfläche vermindert den Widerstand und erhöht die Verläßlichkeit. Darüberhinaus, da jede Fläche mit Spuren vor dem Einbau in die Verbindungsstruktur getestet werden kann, kann das Problem, welches sich aus der Ausbeute von mehrfachen seriellen Prozessen ergibt, miminiert werden, indem nur die fehlerfreien dielektrischen Lagepaare verwendet werden. Das dielektrische Lagenmaterial und das Füllmaterial können so gewählt werden, daß sie thermischen Belastungen des Prozeßbetriebes widerstehen. Diese Materialien können auch so gewählt werden, daß sie undurchlässig für Feuchtigkeit sind. Zusätzlich kann die Struktur für zusätzliche Stabilität hermetisch abgedichtet werden.
- Die Dicke der elektrischen Lagen kann durch den Läppungsvorgang gesteuert werden, was gestattet, daß die Impedanz der leitenden Spuren bezüglich leitenden Referenzspuren auf einer dielektrischen Lagenoberfläche genau gesteuert wird. In Fig. 4 ist das dielektrische Material angeordnet zwischen Informationssignalen und der Erde und leitender Versorgungsspuren der dielektrischen Lagenfläche. In Abhängigkeit von der Weise, auf die die leitenden Signalspuren auf die leitenden Versorgungs- oder' Erdpotentialspuren auf der dielektrischen Fläche Bezug nehmen, ist die Option verfügbar, Luft oder Quarz als das dielektrische Medium zu verwenden, das die leitenden Signalspuren der dielektrischen Fläche und die leitenden Referenzspuren der dielektrischen Fläche trennt. Ein dielektrisches Luftmedium zwischen der Signalebene und der Referenzebene ist geeigneter für schnelle Signalausbreitung, die Steuerung der Impedanz für das dielektrische Luftmedium ist jedoch weniger genau, und zwar aufgrund der Wirkungen von Feuchtigkeit auf die Dielektrizitätskonstante.
- Für Fachleute ist es klar, daß die Technik zum Herstellen eines Verbindungssubstrates gemäß der vorliegenden Erfindung eine große Flexibilität gestattet beim Schaffen von leitenden Pfaden zwischen Spurmustern auf benachbarten dielektrischen Lagenflächen. Wenn die benachbarten Flächen auf gegenüberliegenden Seiten einer dielektrischen Lage sind, dann können gefüllte Löcher bei jeder Position in einer dielektrischen Lage angeordnet werden, die für die elektrische Kopplung geeignet sein würde, d. h., wo leitende Spuren, die zu koppeln sind, sich auf gegenüberliegenden Seiten der dielektrischen Lage überlappen. Auf ähnliche Weise kann die leitende Perle, die zwei leitende Spuren auf dielektrischen Lagen auf gegenüberliegenden Seiten eines Luftspaltes elektrisch koppelt, überall dort positioniert werden, wo die leitenden Spuren sich auf den ausgerichteten dielektrischen Lagen überlappen. Zusätzlich muß eine elektrische Kopplung mit einem gefüllten Loch zwischen leitenden Spurflächen auf einer dielektrischen Lage nur durch eine leitende Spur mit dem Ort einer leitenden Perle gekoppelt werden, um die elektrische Kopplung zu leitenden Spuren auf benachbarten dielektrischen Lagenflächen fortzusetzen. Der Aufbau des Verbindungssubstrates hat daher einen zusätzlichen Freiheitsgrad bei der Anordnung der leitenden Pfade (oder Durchgänge) zwischen Ebenen von leitenden Spuren und in dem Muster der leitenden Spuren in jeder Ebene d. h. dielektrische Lagenfläche).
Claims (12)
1. Verbindungssubstrat zum Schaffen einer vorbestimmten
Kopplung von elektrischen Komponenten, die darauf
montiert sind, mit einer ersten und einer zweiten
dielektrischen Lage (20, 21), wobei die erste
dielektrische Lage auf der zweiten dielektrischen Lage
gestapelt ist, wobei jede dielektrische Lage ein
Leitungsmuster (26) auf jeder Fläche und eine Vielzahl
von Durchgangslöchern (22) hat, die zur elektrischen
Kopplung des Leitungsmusters auf einer Fläche von
jeder Lage mit dem Leitungsmuster auf der anderen
Seite der jeweiligen Lage mit leitendem Material (23)
gefüllt sind, und weiterhin mit einer
Kopplungseinrichtung (27) zum elektrischen Koppeln des
Leitungsmusters auf einer Fläche der ersten dielektrischen
Lage mit dem Leitungsmuster auf der entgegengesetzten
Fläche der zweiten dielektrischen Lage, dadurch
gekennzeichnet, daß jedes der Leitungsmuster eine
Vielzahl von leitenden Kontaktstellen aufweist, daß das
leitende Material in jedem der gefüllten
Durchgangslöcher Enden hat, die elektrisch nur mit den
entsprechenden der leitenden Kontaktstellen verbunden sind,
und daß die Kopplungseinrichtung Enden hat, die nur
mit den entsprechenden der leitenden Kontaktstellen
elektrisch verbunden sind.
2. Verbindungssubstrat nach Anspruch 1, dadurch
gekennzeichnet, daß einige der Vielzahl von leitenden
Kontaktstellen auf einer Fläche der ersten dielektrischen
Lage gegenüberliegend zu entsprechenden der Vielzahl
von leitenden Kontaktstellen der gegenüberliegenden
Fläche der zweiten dielektrischen Lage angeordnet
sind.
3. Verbindungssubstrat nach Anspruch 2, dadurch
gekennzeichnet, daß die Kopplungseinrichtung eine Vielzahl
von leitenden Perlen aufweist, die entgegengesetzte
Kontaktstellen auf den jeweiligen dielektrischen Lagen
elektrisch koppeln, wobei die leitenden Perlen eine
vorbestimmte Dicke haben, wenn sie zwischen
entgegengesetzten Kontaktstellen geschichtet sind.
4. Verbindungssubstrat nach Anspruch 3, dadurch
gekennzeichnet, daß zumindest ein Paar von Kontaktstellen
auf den jeweiligen dielektrischen Lagen
entgegengesetzt und durch einen Luftspalt getrennt ist.
5. Verbindungssubstrat nach Anspruch 1, dadurch
gekennzeichnet, daß die Impedanz des Substrates durch eine
Dielektrizitätskonstante von einer der Lagen bestimmt
ist.
6. Verbindungssubstrat nach Anspruch l, dadurch
gekennzeichnet, daß die Impedanz des Substrats durch eine
Dielektrizitätskonstante von Luft bestimmt ist.
7. Verfahren zum Herstellen eines Verbindungssubstrates
zum Schaffen einer vorbestimmten Kopplung von
elektrischen Komponenten, mit den Schritten:
Ausbilden einer Vielzahl von Löchern in jeder einer
ersten und einer zweiten Lage, die aus dielektrischem
Material hergestellt sind, und zwar an vorbestimmten
Orten auf den Lagen (101);
Füllen der Löcher mit einem leitenden Material (102);
Aufbringen von leitenden Mustern mit leitenden
Kontaktstellen auf der ersten und der zweiten Fläche von
jeder der ersten und der zweiten dielektrischen Lage
(106); und
gekennzeichnet durch die weiteren Schritte:
Anordnen von leitenden Perlen auf vorgewählten
leitenden Kontaktstellen auf der ersten Fläche der zweiten
dielektrischen Lage (110);
Ausrichten der ersten Fläche der zweiten
dielektrischen Lage mit der zweiten Fläche der ersten
dielektrischen Lage, wodurch die leitenden Perlen mit
vorbestimmten leitenden Kontaktstellen auf der zweiten
Fläche der ersten dielektrischen Lage ausgerichtet
werden (111); und
Verbinden der ersten und der zweiten dielektrischen
Lage durch die leitenden Perlen unter Ausbildung eines
dielektrischen Verbindungssubstrat-Lagenpaares (112).
8. Verfahren nach Anspruch 7, weiterhin gekennzeichnet
durch den Schritt des Koppelns des dielektrischen
Lagenpaares mit einer dritten dielektrischen Lage
durch Wiederholen des Anordnungsschrittes des
Ausrichtungsschrittes und des Verbindungsschrittes.
9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß
der Füllschritt die Schritte des Trocknens und des
Heizens des leitenden Füllmaterials aufweist.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß
die Trocknungs- und Heizungsschritte eine Vielzahl von
Malen wiederholt werden, bis das leitende Füllmaterial
generell koplanar mit der dielektrischen Lage ist.
11. Verfahren nach Anspruch 7, weiterhin gekennzeichnet
durch den Schritt des elektrischen Testens der
leitenden Spuren auf jeder dielektrischen Lage vor dem
Verbindungsschritt.
12. Verfahren nach Anspruch 7, weiterhin gekennzeichnet
durch den Schritt des Koppelns der elektrischen
Komponenten mit der ersten Fläche der ersten
dielektrischen Lage.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US89739386A | 1986-08-15 | 1986-08-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3785355D1 DE3785355D1 (de) | 1993-05-13 |
DE3785355T2 true DE3785355T2 (de) | 1993-10-21 |
Family
ID=25407860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE87905027T Expired - Lifetime DE3785355T2 (de) | 1986-08-15 | 1987-06-30 | Vorrichtung und verfahren fuer hochintegrierte verbindungssubstrate unter verwendung von gestapelten moduln. |
Country Status (7)
Country | Link |
---|---|
EP (1) | EP0318485B1 (de) |
JP (1) | JPH01502147A (de) |
KR (1) | KR910007474B1 (de) |
AU (1) | AU612588B2 (de) |
CA (1) | CA1311854C (de) |
DE (1) | DE3785355T2 (de) |
WO (1) | WO1988001469A1 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05218618A (ja) * | 1992-01-30 | 1993-08-27 | Cmk Corp | プリント配線板の製造方法 |
DE4312976A1 (de) * | 1993-04-21 | 1994-10-27 | Bosch Gmbh Robert | Kontaktierung von elektrisch leitenden Schichten eines Schichtsystems |
US7754976B2 (en) * | 2002-04-15 | 2010-07-13 | Hamilton Sundstrand Corporation | Compact circuit carrier package |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2330161A1 (de) * | 1973-06-08 | 1974-12-19 | Minnesota Mining & Mfg | Verbesserte schaltkreise und verfahren zu deren herstellung |
JPS55156395A (en) * | 1979-05-24 | 1980-12-05 | Fujitsu Ltd | Method of fabricating hollow multilayer printed board |
JPS57184296A (en) * | 1981-05-09 | 1982-11-12 | Hitachi Ltd | Ceramic circuit board |
-
1987
- 1987-06-30 JP JP62504545A patent/JPH01502147A/ja active Pending
- 1987-06-30 EP EP87905027A patent/EP0318485B1/de not_active Expired - Lifetime
- 1987-06-30 AU AU76991/87A patent/AU612588B2/en not_active Ceased
- 1987-06-30 WO PCT/US1987/001549 patent/WO1988001469A1/en active IP Right Grant
- 1987-06-30 DE DE87905027T patent/DE3785355T2/de not_active Expired - Lifetime
- 1987-06-30 KR KR1019880700393A patent/KR910007474B1/ko not_active IP Right Cessation
- 1987-08-14 CA CA000544583A patent/CA1311854C/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH01502147A (ja) | 1989-07-27 |
KR910007474B1 (ko) | 1991-09-26 |
DE3785355D1 (de) | 1993-05-13 |
WO1988001469A1 (en) | 1988-02-25 |
EP0318485B1 (de) | 1993-04-07 |
EP0318485A1 (de) | 1989-06-07 |
KR880702042A (ko) | 1988-11-07 |
AU7699187A (en) | 1988-03-08 |
AU612588B2 (en) | 1991-07-18 |
CA1311854C (en) | 1992-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69330630T2 (de) | Nichtleitende randschicht für integrierten stapel von ic chips | |
DE69218319T2 (de) | Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung | |
DE69120198T2 (de) | Mehrschichtige, gedruckte Leiterplatte und Verfahren zu ihrer Herstellung | |
EP0035093B1 (de) | Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips | |
DE3787366T2 (de) | Keramische/organische mehrschichtenanschlussplatte. | |
DE69428181T2 (de) | Vorrichtung mit Chipgehäuse und Verfahren zu Ihrer Herstellung | |
DE69431740T2 (de) | Mehrlagige Verdrahtungsplatine und ihre Herstellung | |
DE69430829T2 (de) | Mehrchipmodul und Herstellungsverfahren dafür | |
DE2758140C2 (de) | Modul mit einer Anzahl jeweils auf Halbleiterplättchen integrierter Schaltkreise | |
DE69117381T2 (de) | Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung | |
DE69031350T2 (de) | Mehrschichtpackung mit einer vertieften höhlung für einen halbleiter-chip | |
DE69028765T2 (de) | Direktionelle Streifenleitungsstruktur und Herstellung einer derartigen Struktur | |
DE3888552T2 (de) | Elektronische Packungsstruktur. | |
DE68913806T2 (de) | Elektronische Packungsanordnung mit biegsamem Träger und Verfahren zu ihrer Herstellung. | |
DE69200500T2 (de) | Gestufte Mehrlagenverbindungsplatte und Herstellungsmethoden. | |
DE69024704T2 (de) | Verfahren zur Herstellung einer mehrschichtigen Zwischenverbindungs-Leiterplattenanordnung unter Anwendung der Dünnfilmtechnik | |
DE3616494A1 (de) | Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung | |
EP0175045A2 (de) | Verfahren zur Herstellung von durchkontaktierten flexiblen Leiterplatten für hohe Biegebeanspruchung | |
DE112005000233T5 (de) | Kontaktstück, Kontaktanordnung mit Kontaktstücken, Probenkarte, Prüfgerät und Verfahren und Gerät zur Herstellung der Kontaktanordnung | |
DE19650296A1 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE69030223T2 (de) | Gestapeltes Mehrschichtsubstrat zum Montieren integrierter Schaltungen | |
DE60032067T2 (de) | Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung | |
DE69020204T2 (de) | Mehrschichtige gedruckte Leiterplatte. | |
DE2911620A1 (de) | Verfahren zum herstellen von leitenden durchgehenden bohrungen in schaltungsplatten | |
DE4020498C2 (de) | Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern |