JPS58201121A - 遅延時間補正方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の対象 本発明は、試験機や、計算機などで、クロック発生器か
ら、クロックを使用する所までの遅。

延時間を同一にする為の遅延時間補正方式に関する。

従来技術 試験機の駆動回路における従来のクロック間タイミング
スキーー自動補正回路を第１図によ。

り説明する。

本回路は、基準駆動回路１，６点からｆ点までの遅延時
間ｉａｆと、！１点からｆ点までの遅延。

時間ｔｙｆを、同一にする為の遅延回路２と、被測定駆
動回路３の出力を比較器４に接続する為のＳ　Ｆ（１１
５、Ｓ　Ｆ（２＋　６及び、比較器４の出力により制御
される遅延回路７より構成される。

タイミングスキュー補正は、第１ＶｃＳＷ（２）６を２
点に接続し、基準。駆動回ｊ１８ｉの出力を、比較器４
づ検出できる条件で、ＳＩＦ’（１）５をＣ点に。

Ｓ　Ｆ　（２１６をｄ点に接続し、駆動回路乙の出力が
。

比較器４で検出できる様に、遅延回路７を調整する。

この時、遅延回路７の遅延時間を最小遅延時間から５順
次遅延時間を大きくして行き、比較。

器４が駆動回路６の出力を検出した時点で、遅。

延時間を大きくするのを停止する。

または、遅延回路７の遅延時間を最大遅延時。

間から、順次遅延時間を小さくして行き、比較。

器４が、駆動回路乙の出力を検出Ｉ７た時点で、４遅延
時間を小さくするのを停止する。

第２に、他の駆動回路についても１選択回路４８により
選択して１選択した駆動回１ｉ！８Ｖｃ接続さ。

れる遅延回路の調整を同様に行う。　　　　　］１゜こ
の動作を、すべての補正対象について行うことにより、
基準駆動回路の遅延時間に、すべての補正対象、駆動回
路の遅延時間を合わすことが可能となる。

しかし、この方式では、！Ｉ点から１点までの遅延時間
と、補正対象である駆動回路乙の出力α点から、比較器
４０入力ｆ点までの遅延時間及び、他のすべての補正対
象の同じ所の、遅延時間差は、補正後のタイミングスキ
ューの許容差と比較して、充分小さい必要がある。

このため、補正対象が多くなると、試験機の。

製造が困難になる。

また、遅延回路への遅延時間設定回数が多い。

為、補正時間が長くなる。

発明の目的 本発明の目的とするところは、従来技術での。

問題点を除去するものであり、補正に使用する回路など
の、遅延時間差及び、補正対象のタイミングスキューを
測定し、補正することを可能にすることにより、試験機
や計算機の製造を容易にする遅延時間補正方式を提供す
ることにある。

本発明の特徴とするところは、″４Ｉｌ補正クロッ。

り及び、補正を行う為の測定系遅延時間を測定し、測定
した時間力、１ら、クロックスキューを求め、遅延回路
に、遅延時間を設定することである。

発明の実施例 本発明の一実施例である試験機の遅延時間設定回数を第
２図により説明する。

本回路は、６点とｄ点の時間差を測定する時。

開蓋測定回路１．測定結果から、補正値を求め、。

遅延回路５の制御を行う制御部２と、駆動回路、４の出
力を時間差測定回路１に接続するための３゜ＳＷ　（Ｉ
ｊ　５　、選択回路６及びｂ点ｄ点間の遅延時間測定に
使用するＳ　Ｗ　（２１７より構成される。　。

タイミングスキニーの補正は、第１に、５Ｆ（ｉ１５を
０点に接続し、６点は開・放端とし、、５Ｆ（２）７を
閉じ時間差測定回路１の入力であるｄ点と６点を短絡し
、第３図に示す波形がｄ、を点の入力となる様にする。

第２に時間差測定回路１の比較電圧を６点は。

ＶＲｌ、　ｄ　点ハＶＲ２に設定することにより％ｄｅ
点から６点までの測定系の往復の遅延時間ｔｓが測定で
きる。

この測定遅延時間ｔ・は１選択回路６を切換ｉて丁べて
の補正対象の糸について測定する。

第３１Ｃ，５Ｗ（１）５を６点に接続シ、５Ｗ（２）７
゛を開き６点に対するｄ点の時間差ｔｇｄを測定等る。

の関係があるため ｔｘを求める。

このｔｘをすべての補正対象につめて求める。

第４に、第３で求めたすべてのｔｘが同一になる様に、
各遅延回路３に設定する値を求め設定する。

実施例では、補正対象の遅延時間を測定する測定系の遅
延時間を測定し、計算により補正を行うため、補正対象
が多くても１等長配線なｉを行う必要がなく、製造が困
難とはならず、ま゛た。補正対象の遅延時間も測定し、
計算により“補正を行うので、遅延回路への設定も一度
で門い。

発明の効果 本発明によれば、遅延時間を測定するため、。

計算により、補正値を求めることが可能となり、。

製造上の問題を少くできる。

又、補正が一度の測定と、遅延回路への設定で良いため
、補正時間の短縮も可能である。　。

【図面の簡単な説明】

第１図は、従来技術による試験機駆動回路の。 タイミングスキー−自動補正回路図、第２図は本発明の
一実施例の試験機駆動回路のタイミングスキュー自動補
正回路図、第３図は同じ゛（測定系の測定時の波形図で
ある。 １・・・時間差測定器。 ２・・・制御部。 ６・・・遅延回路。 ７　・ ２７　　　図 才　　２　図 才　　３　　図 −一−チ吟圏

Claims (1)

1. 【特許請求の範囲】 １、複数のクロックを多数の点へ供給すること。 が必要な装置において、各クロック分配経路中。 にプログラマブル遅延回路と、前記クロック供。 給圧から時間差測定器迄の切換回路を有し、前。 記測定器にて基準クロックと切換回路を経由し、た調整
   すべきクロックとの時間差を測定し、切。 換回路の電気長をあらかじめ測定しておき、前記基準ク
   ロックとの時間差に補正を行い、この補正後の時間差が
   なくなる様に前記プログラマブル遅延回路を制御し、ク
   ロック位相差をなくし調整を完了させ、さらに切換回路
   により次のクロックを前記と同様にして調整していき、
   装置内の全てのクロックの位相差をなくすることを特徴
   とする遅延時間補正方式。