JPH01216274A - Ｌｓｉ試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術（第６図） 発明が解決しようとする課題 課題を解決するための手段 作用 実施例（第１図〜第５図） 発明の効果 〔概　要〕 Ｌ　Ｓ　、１の試験を行う装置に係り、多チャンネルの
ＬＳＩ試験装置において各チャンネル間のスキューを低
減することを目的とし、被試験ＬＳＩの入力信号のタイ
ミングを調整する手段と、被試験ＬＳＩの入力信号のレ
ベルを調整するドライバと、被試験ＬＳＩの出力信号の
レベルを識別するコンパレータと、コンパレータの識別
信号のタイミングを規定するストローブ信号のタイミン
グを設定する手段と、被試験ＬＳＩの入力ピンとドライ
バの出力または被試験ＬＳＩの出力ピンとコンパレータ
の入力とを切り替えて接続するスイッチとを有するチャ
ンネルを複数個具えたＬＳＩ試験装置において、スキュ
ー調整時、ドライバ出力とコンパレータ入力とを切替ス
イッチから切り離し相互に接続して測定電極に接続し、
各測定電極の信号波形のタイミングを測定する標準測定
系の測定結果に基づいてタイミング設定を行って、全チ
ャンネルのドライバのタイミングオフセット値とコンパ
レータのタイミングオフセット値とを同一化する。

〔産業上の利用分野〕

本発明はＬＳＩの試験を行う装置に係り、特に多数のド
ライバとコンパレータとを有するＬＳＩ試験装置におい
て、ドライバとコンパレータのスキューを低減したＬＳ
Ｉ試験装置に関するものである。

ＬＳＩ試験装置はＬＳＩの高集積化に伴い、多数の測定
ピンを具えることが必要となる。またＬＳＩの高速化に
伴いより高精度の、特にドライバとコンパレータのスキ
ューを低減したものであることが必要となる。

ＬＳＩ試験装置においては、このような多ピン化の要求
と高精度化の要求とを両立させ得ることが要望される。

〔従来の技術〕

第６図は従来の５ＳＩ試験装置における試験チャンネ１
５の構成を示したものである。同図においては被試験Ｌ
ＳＩ　　（ＯＵＴ）の１個の被試験ピンに対応する１チ
ヤンネルの構成のみが示されている。すなわちＬＳＩの
被試験ピンが入力ピンのときは切替スイッチ１はＣ側に
切り替えられ、試験用クロックはタイミング調整回路２
およびドライバ３を経てテストピンＩＡから被試験ピン
を経てＤＵＴに入力される。また被試験ピンが出力ピン
のときは切替スイッチ１はｄ側に切り替えられ、ＤＵＴ
の出力信号は被試験ピンからテストピンＩＡを経てコン
パレータ４に加えられて一定のタイミングの電圧レベル
が基準電圧より高いかどうかを識別されて出力を生じる
。

第６図に示された試験チャンネルにおいてドライバ側の
タイミング調整を行う際には、別に用意されているタイ
ミングを調整された標準コンパレータを使用する。すな
わちドライバ出力を標準コンパレータの入力に接続した
状態で、遅延回路等からなるタイミング調整回路２にお
いて遅延時間を調整して、クロック標準コンパレータに
おいて所定のタイミングで検出されるようにする。

またコンパレータ側のタイミング調整を行う際には、前
に用意されているタイミングを調整された標準ドライバ
を使用する。すなわち標準ドライバの出力をコンパレー
タ入力に接続した状態で、遅延回路等からなるタイミン
グ調整回路５において遅延時間を設定してコンパレータ
４にストローブ信号を与える。ストローブ信号はコンバ
レージョンを行うタイミング信号であり、従ってストロ
ーブ信号のタイミングを変化させることによってコンパ
レータへの入力信号変化のタイミングが測定されるので
、標準ドライバによる所定タイミングで変化する入力信
号に対する上記測定値が基準値と一致するように、タイ
ミング調整回路５の遅延時間を調整する。

このような調整をタイミング調整回路２．５のそれぞれ
について行い、終了したときテストピンＩＡをＤＯＴの
被試験ピンに接続することによって、それが入力ピンの
ときはこれに所定タイミングの試験入力を与えてＤＵＴ
を所要の試験状態にすることができる。またそれが出力
ピンのときは、コンパレータ出力によってＤＵＴの出力
タイミングの良否を知ることができる。

実際のＬＳＩ試験装置においては、ＬＳＩの多ピン化に
対応してこのようなチャンネルを例えば数百有している
。

〔発明が解決しようとする課題〕

第６図に示された試験チャンネルを有する従来のＬＳＩ
試験装置においては、試験チャンネル数が非常に多（な
った場合、たとえ測定系に第６図に示された高精度の標
準測定系を用いたとしても、すべての被試験ピンについ
て高精度の測定を行うことは不可能である。

すなわち試験チャンネル数が非常に多くなった場合、各
チャンネルのドライバとコンパレータに対する動作タイ
ミングを同一に設定することは標準ドライバと標準コン
パレータへの配線の電気長のばらつきないし調整上のば
らつきに基づいて困難であり、例えば５００ピン程度の
多ピンＬＳＩ試験装置の場合、全ピンに対するタイミン
グ精度を士数百ｐｓ以下に抑えることは難しかった。

本発明はこのような従来技術の問題点を解決しようとす
るものであって、多数の試験チャンネルを有するＬＳＩ
試験装置において、各チャンネルのドライバとコンパレ
ータに対するタイミング調整を同一条件でかつ高精度で
行うことができる？ＬＳＩ試験装置を提供することを目
的としている。

〔課題を解決するための手段〕

本発明は第１図および第２図の実施例に示されるように
、被試験ＬＳＩに対する入力信号のタイミングを設定す
るタイミング調整手段２と、被試験ＬＳＩへの入力信号
の波形やレベルを調整するドライバ３と、被試験ＬＳＩ
からの出力信号を入力信号としてレベルを識別して出力
信号を発生するコンパレータ４と、この識別を行うタイ
ミング信号であるストローブ信号のタイミングを設定す
るタイミング調整手段５と、入力ピンにドライバ３の出
力を接続し、出力ピンにコンパレータ斗の入力に接続す
る切替スイッチ１とを被試験ＬＳＩの各入出力ピンに対
応して複数チャンネル具えてなるＬＳＩ試験装置におい
て、切替スイッチ６を各チャンネルごとに具えるととも
に、標準測定系８を具えて、この標準測定系ｉにおける
タイミング測定結果に基づいて各チャン禾ルのタイミン
グ調整手段２，５におけるタイミング設定を行うことに
よって、全チャンネルのドライバ３における出力信号の
タイミングオフセット値とコンパレータ今におけるタイ
ミング測定のタイミングオフセット値とを同一化するも
のである。

ここで切替スイッチ６は、ＬＳＩ試験装置のスキュー調
整時、ドライバ３の出力とコンパレータ４の入力とを切
替スイッチ１から切り離すとともに相互に接続して測定
電極７に接続するものである。

また標準測定系百は、各測定電極７を任意に選択してそ
の信号波形のタイミングを高精度に測定するものである
。

〔作　用〕

被試験ＬＳＩの複数の被試験ピンに対応して切替スイッ
チ１を具えて、被試験ＬＳＩに対する入力信号のタイミ
ングをタイミング調整手段２を介して調整し、入力ピン
への入力信号の波形とレベルをドライバ３を介して調整
し′て被試験ＬＳＩの入力ピンに接続し、被試験ＬＳＩ
の出力ピンからの出力信号のストローブ信号で規定され
るタイミングにおける電圧レベルをコンパレータ４を介
して識別して出力信号を発生するとともにストローブ信
号のタイミングをタイミング調整手段５を介して調整す
るＬＳＩ試験装置において、このＬＳＩ試験装置の各チ
ャンネル間におけるドライバとコンパレータのスキュー
を調整するために、切替スイッチ６を各チャンネルごと
に設けてドライバ３の出力とコンパレータ４の入力とを
切替スイッチ１から切り離すとともに相互に接続して測
定電極７に接続し、標準測定系８によって各測定電極７
を任意に選択してその信号波形のタイミングを高精度に
測定する。そしてこの標準測定系８におけるタイミング
測定結果に基づいて、各チャンネルのタイミング調整手
段２，５におけるタイミング設定を行うようにしたので
、全チャンネルのドライバ３における出力信号のタイミ
ングオフセット値とコンパレータ今におけるタイミング
測定のタイミングオフセット値とを同一化することがで
きるようになる。

〔実施例〕

第１図は本発明の一実施例であるＬＳＩ試験装置の各試
験チャンネルの構成を示したものであって、第６図にお
けると同じ部分を同じ番号で示し、′６は切替スイッチ
、７は測定電極である。

切替スイッチ６はＤＵＴの試験時にはａ側が選択され、
この状態では従来のＬＳＩ試験装置と同様の構成となり
、従来の装置と同様に動作することができる。　　　　
゛ 一方、ＬＳＩ試験装置のタイミング調整時には切替スイ
ッチ６はｂ側が選択される。この場合、はドライバ３と
コンパレータ４はＤＵＴには接続されず、ドライバ３の
出力がコンパレータ４の入力と測定電極７とに接続され
、クロックを入力したときのドライバ３の出力のタイミ
ングを測定電極７に接続した標準測定系によって高精度
で測定できるようになる。

第２図は本発明の一実施例のＬＳＩ試験装置の全体構成
を示し、添字１．２で示す２チヤンネルに対応する構成
のみが示されており、それぞれの添字を付した番号の構
成部分は第２図における添字を付さない番号の構成要素
と同等である。なお測定電極７１，７□はそれぞれＥＯ
結晶等からなる測定部と一体化しているものとする。ま
た８は標準測定系であって第５図において説明するもの
と同様の構成を有している。９は被試験ＬＳＩ（ＤＵＴ
）を示し、パフォーマンスポードＩＯＡに塔載され、そ
の被試験ピンｉはテストピンＩＡ。

に接続され、被試験ピンｊはテストピンＩＡＺに接続さ
れているものとする。

ＤＵＴ９の試験時には各切替スイッチ６Ｉ、６□はａ側
が選択され、さらに被試験ピンが入力ピンであるか出力
ピンであるかに応じて切替スイッチ１＋、１□はＣまた
はｄが選択される。図示されないＤＵＴ９の他のすべて
の被試験ピンに接続される各切替スイッチについても同
様である。

この状態では従来のＬＳＩ試験装置と同様にクロックの
設定タイミングとタイミング調整回路２１．２□の調整
によって定まるタイミングでドライバ３．．３．を経て
ＤＵＴに試験用クロックを入力することができる。また
ストローブの設定タイミングとタイミング調整回路５１
．５□の調整によって定まるタイミングでコンパレータ
４＋、４ｚで識別を行うことによって、ＤＵＴ出力のパ
スとフェールを判定することができる。なおこの場合ク
ロックの設定タイミングを外部で変更することによって
任意のタイミングでＤＵＴに入力を与えることができ、
またはストローブの設定タイミングを変更しながらコシ
パレータ出力の有無を調べることによってＤＵＴの出力
タイミングを測定することができる。

ＬＳＩ試験装置のタイミング調整を行うときは、各切替
スイッチ６１，６□はｂ側が選択され、各ドライバ３３
，３□の出力は各コンパレータ４＋＋４□を測定電極７
１．７□に接続される。この状態では標準測定系８にお
いてレーザ光によって測定電極７．．７ｔを含む測定部
を走査して、高精度でタイミング測定を行いながらタイ
ミング調整回路２３，２□の設定を行ってドライバ３１
．３□の出力タイミングを調整することができる。また
このようにしてタイミング調整されたドライバ３１．３
□の出力を呑コンパレーク４１．４□に入力して、コン
パレータ４１．４ｔを用いてタイミングを測定すること
により、タイミング調整回路５１．５□の調整を行うこ
とができる。

第２図に示された構成において各チャンネルに対するタ
イミング設定の条件を同一にす尊るため、ドライバとコ
ンパレータを接続する線路の電気長と測定電極のための
分岐位置は、全ピンに対して正確に同一にする必要があ
る。また分岐点−測定電極間の線路長は可能な限り短く
することが望ましい。

第３図は本発明における非接触プローブを用いた標準測
定系の構成を示したものである。同図において１１は被
測定ピンに接触される測定電極であって、電気光学（Ｅ
　Ｏ）結晶１２、透明電極１３と一体化されて測定部１
０を形成している。

１４は高精度遅延回路であって、入力クロックを遅延デ
ータに基づいて所要の時間遅延させるタイミング調整を
行う。１５はドライバであって、タイミング調整された
入力クロックに応じてレーザダイオード（ＬＤ）１６を
駆動し、ＬＤ１６はこれによって発光する。ＬＤ１６の
光はビームスプリッタ１７を経て直線偏光となり、１／
４波長（λ／４）板１８を経て円偏光に変換され、ミラ
ー等からなる偏向手段１９を経て測定部１０に入射する
。

この際測定電極！ｌと接地された透明電極１３との間に
電圧が印加されていると、ＥＯ結晶１２は複屈折性を生
じる。従って測定部にレーザを入射したとき、ＥＯ結晶
１２内で反射光を生じる。

この反射光は透明電極１３、偏向手段１９を経てλ／４
仮１８に入射して楕円偏光に変換され、出力光はビーム
スプリッタ１７の内部の境界面で反射し９０″方向を変
えてフォトダイオード２０に、　　入射して電気信号に
変換され、増幅器２１を経て増幅されたのちアナログデ
ィジタル変換器に（ＡＤＣ）２２において所定ビット数
のディジタル信号に変換されて、出力データを生じる。

この際高精度遅延回路１４を用いて測定部を照射するレ
ーザ光の夛イミングを遅延データに応じて変化させると
共に、固定遅延させたクロックをストローブ信号として
ＡＤＣ２２に与えてアナログディジタル変換の動作を行
わせるようにすると、ＡＤＣ２２の出力によって測定電
極１１と接触する被測定ピンにおける入力信号の電圧波
形を求めることができるので、この波形の立上部の電圧
と参照電圧が一致する点を検出することによって、信号
のタイミング測定を行うことができる。　なおこのよう
な非接触プローブを用いた標準測定系については、特願
昭６２−１８３８５２号に詳細に説明されている。

第４図は出力データの発生と遅延データとの関係を説明
するものであって、出力データ（電圧）がある閾値に一
致するタイミングを求める。

このように第３図に示された標準測定系では、被試験ピ
ンに対して非接触で測定ケーブルを用いることなく、被
試験ピンにおける信号のタイミングを測定することがで
きるので、測定ケーブルの伝送インピーダンスや測定端
子部分の容量等の影響を受けることなく、高精度のタイ
ミング測定を行うことができる。

この場合測定部１０はＤＵＴの入出力ピンに対応して多
数段けられ、偏向手段１９を介して各測定部をレーザ光
によって走査しながら上述のような測定を各入出力ピン
に対して行うことができるように構成されている。

また各測定電極における信号波形のタイミングを測定す
る標準測定系においては、全測定電極に対するレーザ光
の光路長を同一にするため、測定電極をＬＳＩ試験装置
内における円筒状筐体の内壁の円周上に配置し、その中
心軸を偏向手段１９の回転軸と一致させるようにする。

測定電極上の電圧波形のサンプリングのためのレーザパ
ルス照射タイミングの制御は、前述のように高精度遅延
回路１４によってクロックを高精度に遅延させることに
よって行う。

第５図は本発明のＬＳＩ試験装置によって各ドライバと
コンパレータにおけるタイミング調整を行う際の手続き
を示すフローチャートである。

はじめ全ピンの切替スイッチＳＷＩ　　（第１図、第２
図における切替スイッチ６？、６ｔ　、６ｇ　）をｂ側
にし、全ピンのドライバのパルス発生タイミングを同一
の基準値に設定する（ステップＳ１）。

各ピンの測定電極にレーザパルスを照射しくステップＳ
２）、波形タイミングを標準測定系で高精度に測定する
（ステップ３３）。このときの測定値Ｔｓがドライバの
タイミング設定値と、ドライバと測定電極間の電気長に
対応する一定オフセット値の和になるまで、ドライバ側
のタイミング調整回路によってドライバのクロック・タ
イミングの調整を行う（ステップＳ４．Ｓ５）。

次にコンパレータによるドライバ北方のエツジタイミン
グ測定を行い（ステップＳ６）、このときの測定値Ｔｃ
がドライバに対して標準測定系で求められた測定値Ｔｓ
と、測定電極とコンパレータ間の電気長に対応する一定
オフセット値の和になるまで、コンパレータ側のタイミ
ング調整回路によってコンパレータのストローブ・タイ
ミングの調整を行う（Ｓ７．Ｓ８）。

以上の操作を全ピンに対して行うことによって、各ピン
間におけるドライバとコンパレータのスキューが低減さ
れる。また許容値以上の温度変化が検出されたとき以上
の調整を行えば、温度変化によるスキューも低減される
。

このようにして、タイミング調整が終了したとき、全ピ
ンの切替スイッチＳＷ１をａ側にし、各ピンのドライバ
のタイミングをもとの設定値に戻してＤＵＴのテストを
行う状態とする。

〔発明の効果〕

以上説明したように本発明によれば、多数チャンネルの
ドライバとコンパレータとを具えたＬＳＩ試験装置にお
いて、各チャンネル間におけるドライバ、コンパレータ
のスキューが低減されて、高精度でＬＳＩの試験を行う
ことができるようになる。

【図面の簡単な説明】

第１図は本発明の一実地例における試験チャンネルの構
成を示す図、 第２図は本発明の一実施例の全体構成を示す図、第３図
は非接触プローブを用いた標準測定系の構成を示す図、 第４図は出力データの発生と遅延データとの関係を示す
図、 第５図は本発明のＬＳＩ試験装置におけるタイミング調
整の手順を示すフローチャート、第６図は従来の試験チ
ャンネルの構成を示す図である。 １．１ｒ、Ｉｇ・・・切替スイッチ ＩＡ、ＩＡ＋、、ＩＡｘ・・・テストピン２．２．．２
□・・・タイミング調整回路３．３．．３□・・・ドラ
イバ ４．４１．４□・・・コンパレータ ５．５＋　、５ｇ・・・タイミング調整回路６．６＋　
、６□・・・切替スイッチ ７．７．、？□・・・測定電極 ８・・・標準測定系 ９・・・被試験ＬＳＩ　　（ＤＵＴ） 特許出願人　　富　士　通　株式会社 代理人　弁理士　玉　蟲　久五部 （外１名） 本弁明の一実施例１：おけろ試験チャンネルの構成を示
す９第１図 本発明の一実施例の全体構成と示す９ 官　　つ　　笥 非接触プローブを用いた標準測定系の構成を示す９第３
図

Claims (3)

【特許請求の範囲】
1. （１）被試験ＬＳＩに対する入力信号のタイミングを設
   定するタイミング調整手段（２）と、該被試験ＬＳＩへ
   の入力信号の波形やレベルを調整するドライバ（３）と
   、該被試験ＬＳＩからの出力信号を入力としてレベルを
   識別して出力信号を発生するコンパレータ（４）と、該
   コンパレータの識別信号のタイミングを規定するストロ
   ーブ信号のタイミングを設定するタイミング調整手段（
   ５）と、被試験ＬＳＩの入力ピンには前記ドライバ（３
   ）の出力を接続し、出力ピンには前記コンパレータ（５
   ）の入力を接続する切替スイッチ（１）とを被試験ＬＳ
   Ｉの各入出力ピンに対応して複数チャンネル具えてなる
   ＬＳＩ試験装置において、 該ＬＳＩ試験装置のスキュー調整時、前記ドライバ（３
   ）の出力とコンパレータ（４）の入力とを前記切替スイ
   ッチ（１）から切り離すとともに相互に接続して測定電
   極（７）に接続する切替スイッチ（６）を各チャンネル
   ごとに具えるとともに、 該各測定電極（７）を任意に選択してその信号波形のタ
   イミングを測定する標準測定系（８）を具え、該標準測
   定系（８）におけるタイミング測定結果に基づいて各チ
   ャンネルのタイミング調整手段（２）、（５）における
   タイミング設定を行うことによつて、全チャンネルのド
   ライバ（３）における出力信号のタイミングオフセット
   値とコンパレータ（５）におけるタイミング測定のタイ
   ミングオフセット値とを同一化することを特徴とするＬ
   ＳＩ試験装置。
2. （２）前記標準測定系（８）が、各測定電極（７）に接
   触させた電気光学結晶をそれぞれ具え、該電気光学結晶
   に測定電極（７）と反対側からレーザ光を照射すること
   によつて該結晶内に誘起される複屈折性を検出すること
   によつて該測定電極（７）の電圧状態を検知するもので
   あることを特徴とする請求項第１項記載のＬＳＩ試験装
   置。
3. （３）前記電気光学結晶を照射するレーザ光の光路長が
   、各測定電極（７）に対して同一になるように構成され
   ていることを特徴とする請求項第２項記載のＬＳＩ試験
   装置。