JPS58192375A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPS58192375A
JPS58192375A JP7522882A JP7522882A JPS58192375A JP S58192375 A JPS58192375 A JP S58192375A JP 7522882 A JP7522882 A JP 7522882A JP 7522882 A JP7522882 A JP 7522882A JP S58192375 A JPS58192375 A JP S58192375A
Authority
JP
Japan
Prior art keywords
thin film
film
substrate
film transistor
semiconductor thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7522882A
Other languages
English (en)
Inventor
Makoto Matsui
誠 松井
Juichi Shimada
嶋田 寿一
Yasuhiro Shiraki
靖寛 白木
Yoshifumi Katayama
片山 良史
Yoshimasa Murayama
村山 良昌
Eiichi Maruyama
丸山 「えい」一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7522882A priority Critical patent/JPS58192375A/ja
Publication of JPS58192375A publication Critical patent/JPS58192375A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、薄膜トランジスタの製造方法に関する。特に
、平面ディスプレーのアクティブ、マトリ、クスに用い
て有用である。
近年、平面ディスプレー用のスイッチ・マトリ、クスと
して、絶縁性基板上の薄膜トランジスタを用いることが
検討されている。薄膜トランジスタを用いる場合の長所
は、単結晶デバイスのように作製し得る単結晶ウェーハ
の大きさに制限されることなく、原理的には装置を大き
くすればいくらでも大面積化が可能であシ、大面積の平
面ディスプレー用のスイッチ・マトリックスに適してい
ることである。また、絶縁性基板上の薄膜トランジスタ
は、完全な素子間分離が可能になるというシリコン単結
晶素子にはない長所を有する。
ところで、薄膜トランジスタの素材である半導体薄膜は
、石英やガラス等の非晶質基板上に形成されるため、素
材の半導体薄膜を単結晶化することは困難であシ、素材
の半導体薄膜は、結晶化した場合でも多数の微結晶もし
くは多数の結晶粒から成っており、多数の粒界欠陥を有
している。従って、このような半導体薄膜を用いて形成
された薄膜トランジスタのトランジスタ特性は満足すべ
きものではなかった。即ち、閾値電圧は關く、また、電
界効果移動度は低いという欠点があった。
一般に、半導体薄膜を水素プラズマ中で熱処理(水素プ
ラズマ処理)することによシ半導体薄膜の特性向上が可
能であることは、良く知られているO K a m i n sとM a r c o u x
は、8iウエーハーを熱酸化して形成したS s 02
 / 8 +基板上にMO8FET構造の多結晶シリコ
ン薄膜トランジスタを形成したのち、この多結晶シリコ
ンa膜トランジスタに水素プラズマ処理を流すことによ
って、多結晶シリコン薄膜中の粒界欠陥の数を減少させ
、これによってトランジスタ特性を向上させたことを報
告している(、(IkaMHglectronDevi
ce Letters %Vo1. EDL−1、P、
 159−P、160,1980.) また、Morin達は、ガラス基板上にプラズマCVD
法により非晶質シリコン膜を形成した後、この非晶質シ
リコン膜を部分的に結晶化させて多結晶シリコン膜とし
、水素プラズマ処理を施したあと、それぞれの部分に、
非晶質シリコン薄膜トランジスタ、多結晶薄膜トランジ
スタを作製したことを報告している(、 (j(uro
pean Conferen−ce on Displ
ays、1981 )これら従来技術における問題点の
ひとつは、基板の光の透過率が零もしくは極めて低いこ
とである。前者の例ではSiウェーハを用いているので
、光の透過率は零であシ、後者の例ではガラス基板を用
いているものの、非晶質シリコン膜もしくは多結晶シリ
コン膜が一面に存在するので、光の透過率は極めて低い
。基板が透光性であれば、ディスプレーに用いる場合に
は、色フィルタを用いることによりカラー化は容易であ
るが、従来技術のように基板の光の透過率が低ければカ
ラー化は困難である。また、従来技術のように光の透過
率の低い基板を用いると、デ4ヘプ・−に用いる場合 
     (には光を出し入れする方向が片面に限定さ
れるので、基板が透光性の場合のように表示方式を自由
に選べず、表示方式に制限が生ずるという欠点がある。
従来技術の第二の問題点は、薄膜トランジスタの半導体
薄膜とゲート絶縁体層との間の界面が平滑でないことで
ある。この結果として、チャンネルにおけるキャリアの
表面散乱によって、電界効果移動度が低くなるが、これ
はトランジスタ特性を悪くする結果となる。
一般に、気相成長法(CVD法)や真空蒸着法等によっ
て形成された多結晶半導体膜や非晶質半導体膜の表面は
平滑ではなくて、起伏のある凹凸を示していることが走
査型電子顕微鏡等による観察によってわかる。このよう
な半導体膜を熱酸化してゲート酸化膜を形成した場合、
表面の凹凸を反映したような形の半導体膜−酸化膜界面
が形成される。また、起伏のある半導体膜上に、蒸着法
やスパッタ法等によりゲート絶縁体層を形成した場合に
は、もとの表面の凹凸はそのまま、新たな、半導体膜−
絶縁体膜の界面となる。半導体膜−絶縁体膜界面のこの
ような凹凸が、トランジスタ特性を悪くする原因になる
ことは、既に述べた通シである。
本発明の目的は、基板の光透過率が大きくて、かつ動作
特性の良好な薄膜トランジスタの製造方法を提供するこ
とにある。ここで、動作特性が良好であるとは、電界効
果移動度が高く、閾値電圧が低いことを意味する。
本発明では、基板の光透過率を増すために、透光性絶縁
基板上に形成した多結晶半導体薄膜を選択的にエッチし
て除去する。薄膜トランジスタのスイッチ・マトリ、ク
スをディスプレーに応用する場合、画素部分の多結晶半
導体薄膜を選択的にエッチして除去すれば、画素部分の
光の出し入れは基板の両面のいずれでも行なうことがで
き、ディスプレーの表示方式の制約がなくなるという利
点が生ずる。
また、本発明では、動作特性の良好な薄膜トランジスタ
を得るために、薄膜トランジスタの素材となる多結晶半
導体薄膜を、水素、フッ素、塩素、臭素、ヨウ素から成
る元素群のうち少くとも一種を含むプラズマ中で基板i
 fj−2000〜1000“Cにおいて熱処理するこ
とによって、多結晶半導体薄膜中の粒界欠陥を減少させ
ようとするものでろる。なお、プラズマの条件としては
雰囲気ガス圧は10 ” Pa 〜10Pa ・高周波
入力は0゜03W/cm” −10W/cm”程度であ
る。粒界欠陥の主要な原因はダングリング・ボンドであ
るので、水素、フッ素、塩素、臭素、ヨウ素から成る元
素群のうち少くとも一種を含む原子を半導体薄膜中に導
入して、このダングリング・ボンドを終端化することに
よって、粒界欠陥を大幅に減少させることができる。
動作特性の良好な薄膜トランジスタを得るために上記第
1の方法に加えて、本発明では、更に、多結晶半導体薄
膜の表面を平滑化し、しかる後にゲート絶縁膜を形成す
ることによって、多結晶半導体とゲート絶縁膜との平坦
な界面を形成する。
多結晶半導体とゲート絶縁膜との界面が平坦になると、
チャンネルにおけるキャリア(1を子もしくは正孔)の
表面散乱が少なくなり、従って、高い電界効果移動度を
有する薄膜トランジスタを形成することが可能になる。
前記した水素等のプラズマ中での熱処理によって、半導
体薄膜の表面が平滑化されることがわかった。そこで、
本発明においては、多結晶半導体4膜の粒界欠陥を減少
させる手段としてのみならず、多結晶半導体薄膜の表面
を平滑化するための手段としても、水素等のプラズマ中
で熱処理する方法を用いる。−江、半導体薄膜の表面を
平滑化しても、ゲート絶縁膜を形成する前に表面を汚し
てしまっては、半導体薄膜−ゲート絶縁膜の良い界面を
形成することは出来ない。本発明においては、ゲート絶
縁膜を形成する工程の直前に、半導体薄膜を水素等のプ
ラズマ中で熱処理することによって、半導体薄膜の表面
を平滑化する。ゲート絶縁膜を形成する方法としては、
例えば、熱酸化やプラズマ陽極酸化等によって、半導体
*S自身の表面層を絶縁膜化してもよいし、また、平滑
化した半導体薄膜上に、真空      忙蒸着法やC
VD法等によって絶縁膜を堆積させてもよい。いずれの
場合でも、半導体薄膜−グート絶#膜の平坦な界面が得
られる。
以下、本発明を実施例を参照して詳細に説明する0 実施例 液晶表示パネルのスイッチマトリックス用の良好表特性
の薄膜トランジスタを得る場合についての本発明の実施
例を以下に説明する。
まず、石英基板を超高真空達成可能な真空蒸着装置内に
装着する。装置は一般のものでよい。石英基板上に、基
板温度500℃、蒸着中の真空度7 X 10” To
rr 、蒸着速度3000λ/hourの条件で真空蒸
着することにより、多結晶シリコン膜をljImの厚み
に被着する。形成された多結晶シリコン膜は、わずかに
硼素がドープされたp型のシリコン膜である。次に、第
1図(a)およびtb)に示したように、多結晶シリコ
ン膜を選択的にエッチして除去し、多結晶シリコン膜の
うち2の部分のみを残す。第1図(a)は液晶表示パネ
ルの一画素分に相当する部分。の平面図であり、第1図
(b)はそのAA’断面図である。このようにして、光
の透通率が100%に近い領域3が形成できた0領域3
の部分の占める体積は70%以上が望ましい0次に、第
1図で破署で囲んだ部分4に、薄膜トランジスタを形成
する。薄膜トランジスタの形成法を第2図の工程説明用
断面図を用いて説明する。
第2図(a)は%11E1図(b)で破線で囲んだ部分
4を示しておシ、石英基板1の上に多結晶シリコン膜2
が形成されている。先ず、基板温度400°Cで気相成
長法によりsio、gsをl#mの厚みに被着する(第
2図(b))。次に第2図(C)のように、このSin
、膜にソースおよびドレイン領域の窓あけを行なう。次
に100KeVのエネルギーのP イオ/をI X 1
0 ” / cm”のドース量で打ち込み、600℃で
30分間熱処理することによって、ソースおよびドレイ
ン領域にn+層6を形成する。
次に、第2図(6)のように、フィールド酸化膜7を残
して8i02を除去する。
本実施例においては、この段階で、水素プラズマ中にお
ける熱処理(水素プラズマ処理)を行なう。水素プラズ
マ処理を行なうだめの装置の概要を第3図に示す。21
は真空容器で、22の排気装置によって10−’ To
rr程度に排気出来る。水素プラズマ処理を行なう試料
25を24のホールダに固定する。このホールダは加熱
用ヒータ23を内蔵しておシ、かつ26の高周波電極の
対向電極となっている。24のホールダと26の電極の
形状は直径80mmの円板状である。28の水素ガス供
給装置と29の排気バルブを調整して水素ガス圧力を0
.03Torrに調節し、400℃に加熱して、27の
高周波電力30Wを印加した。こうすることによシ、電
極25,26の間およびその近傍にグロー放電が生じ、
水素プラズマが形成される。400℃の温度で約10分
間水素プラズマ処理した後、4℃/分の降温速度で20
0℃まで下降させ、しかる後、高周波入力を切シ、引き
続き降温させ、約50℃にて真空容器21から試料を取
シ出す。以上の水素プラズマ処理によって、多結ムシリ
コ/膜中の粒界欠陥は減少し、また、Sin、膜に被わ
れていない部分の多結晶シリコン膜表面は平滑化された
次に、再び気相成長法によシグート酸化膜用にSiO□
換8を2000λの厚みに被着する(第2図(f))。
更に、ホトエツチング工程によシミ極接触用孔を、第2
図(g)のようにあけ、全面にklを蒸着したあと、ホ
トエツチング工程によりAIを加工して、ソース電極9
、ドレイン鑞極10.ゲート電極11を形成する0この
あと、H2雰囲気中で400℃30分間の熱処理を行な
う。以上の工程によシ、多結晶シリコン薄膜トランジス
タが作製された。
本実施例は、液晶表示パネルのスイッチマ) IJ、ク
ス用なので、@4図(a)および(b)に示すように、
ドレイン電極lOに接続するように、透明電極31を形
成し、走査電極32とゲート電極11を接続する。また
、ソース電極9は信号電極を兼ねるような構造とする。
本実施例の薄膜トランジスタは、画素部分の基板の光透
過率が100%に近いので、光の出し入      1
れは基板の両面のいずれでも行なうことができ、液晶表
示方式の選択の幅が広がる。その結果、例えば、ツィス
テッドネマティック液晶に二枚の偏光板を用いた高コン
トラストの液晶表示素子を背面から照明することによシ
、明るく表示品質の良い1儂を得ることが可能となシ、
あるいは、また、三色のフィルタを透過する光によって
容易にカラー化が行なえる等の利点が生ずる。
また、水素プラズマ処理によシ、多結晶シリコン膜の粒
界欠陥が少なくな如、また、多結晶シリコン膜−ゲート
酸化膜の界面が平坦化されているので、本実施例の薄膜
トランジスタは良好な特性を示す。
以上、詳述したごとく、本発明によれば、基板の光透過
率が大きくて、かつ動作特性の良好な薄膜トランジスタ
を得ることができる。
上記実施例においては、多結晶シリコン薄膜トランジス
タについての実施例について述べたが、一般に多結晶半
導体薄膜を用いた薄膜トランジスタについて、同様な効
果があった。また、上記実施例においては、水素プラズ
マ処理を施した場合について述べたが、水素の代りに、
水素、フッ素、塩素、臭素、ヨウ素から成る元素群のう
ち少くとも一橋を含むプラズマ中で熱処理した場合にも
、実施例と同様な効果が見られた。
【図面の簡単な説明】
111図(a)は本発明の実施例の薄膜トランジスタを
形成するための素材となる半導体薄膜を選択的にエッチ
して除去したときの一画素分の平面図、第1図(b)は
そのAA’断面図、第2図は本発明の実施例を作製する
ための工程を示す断面構造図、第3図は本発明の水素プ
ラズマ処理を行なうための装置を示す構造図、第4図(
a)は本発明の実施例の薄膜トランジスタと周辺の電極
との接続関係を示す平面図、第4図(b)はそのAA’
断面図である。 1・・・石英基板、2・・・多結晶シリコン膜、3・・
・半導体薄膜を除去した部分、4・・・薄膜トランジス
タを形成する部分、5・・・Sム0□膜、 6・・・計
層、7・・・フィールド酸化膜、8・・・ゲート絶縁膜
、9・・・ソース電極、10・・・ドレイン電極、11
・・・ゲート電極、21・・・真空容器、22・・・排
気装置、23・・・加熱用ヒータ、24・・・試料ホー
ルダ兼電極、25・・・試料、26・・・電極、27・
・・高周波・成力、28・・・水素ガス供給装置、29
・・・排気ノ(ルブ、31・・・透明電極、32・・・
走査電極0 第1′図 (a) (b) 第4.−図 (64) 第1頁の続き 0発 明 者 村山良品 国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内 0発 明 者 丸山瑛− 国分寺市東恋ケ窪1丁目280番 383

Claims (1)

  1. 【特許請求の範囲】 1、透光性絶縁基板上に基板温度200℃と1000℃
    の間の温度で厚さ0゜1〜10amの多結晶半導体薄膜
    を形成する工程と、前記多結晶半導体薄膜を水素、フッ
    素、塩素、臭素、ヨウ素から成る元素群のうち少くとも
    一種を含むプラズマ中で基板温度200℃〜1000℃
    において熱処理する工程と、前記多結晶半導体薄膜を選
    択的に工、チして除去する工程を含むことを特徴とする
    薄膜トランジスタの製造方法。 2、前記多結晶半導体薄膜を水素、フッ素、塩素、臭素
    、ヨウ素から成る元素群のうち少くとも一種を含むプラ
    ズマ中で基板温度200℃〜1000℃において熱処理
    する工程の直後に、ゲート絶縁膜を形成する工程が入る
    ことを特徴とする特許請求の範囲I@1項記載の薄膜ト
    ランジスタの製造方法。
JP7522882A 1982-05-07 1982-05-07 薄膜トランジスタの製造方法 Pending JPS58192375A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7522882A JPS58192375A (ja) 1982-05-07 1982-05-07 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7522882A JPS58192375A (ja) 1982-05-07 1982-05-07 薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPS58192375A true JPS58192375A (ja) 1983-11-09

Family

ID=13570154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7522882A Pending JPS58192375A (ja) 1982-05-07 1982-05-07 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPS58192375A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5965479A (ja) * 1982-10-05 1984-04-13 Nec Corp 薄膜トランジスタとその製造方法
JPS59204275A (ja) * 1983-05-06 1984-11-19 Seiko Epson Corp 薄膜トランジスタの製造方法
JPS6146069A (ja) * 1984-08-10 1986-03-06 Sony Corp 半導体装置の製造方法
JPH01276727A (ja) * 1988-04-28 1989-11-07 Seiko Epson Corp 半導体装置の製造方法
JPH08228003A (ja) * 1996-01-08 1996-09-03 Seiko Epson Corp アクティブマトリクスパネルの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617083A (en) * 1979-07-20 1981-02-18 Hitachi Ltd Semiconductor device and its manufacture
JPS5691276A (en) * 1979-12-25 1981-07-24 Citizen Watch Co Ltd Display panel

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617083A (en) * 1979-07-20 1981-02-18 Hitachi Ltd Semiconductor device and its manufacture
JPS5691276A (en) * 1979-12-25 1981-07-24 Citizen Watch Co Ltd Display panel

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5965479A (ja) * 1982-10-05 1984-04-13 Nec Corp 薄膜トランジスタとその製造方法
JPS59204275A (ja) * 1983-05-06 1984-11-19 Seiko Epson Corp 薄膜トランジスタの製造方法
JPS6146069A (ja) * 1984-08-10 1986-03-06 Sony Corp 半導体装置の製造方法
JPH01276727A (ja) * 1988-04-28 1989-11-07 Seiko Epson Corp 半導体装置の製造方法
JPH08228003A (ja) * 1996-01-08 1996-09-03 Seiko Epson Corp アクティブマトリクスパネルの製造方法

Similar Documents

Publication Publication Date Title
JPS60103676A (ja) 薄膜トランジスタアレイの製造方法
JPH01187814A (ja) 薄膜半導体装置の製造方法
JPH07235502A (ja) 半導体装置の製造方法
JPH09197435A (ja) 液晶表示装置、及びその製造方法
US6277678B1 (en) Methods of manufacturing thin film transistors using insulators containing water
US4426407A (en) Process for producing thin-film transistors on an insulating substrate
JPS58192375A (ja) 薄膜トランジスタの製造方法
JPS63304670A (ja) 薄膜半導体装置の製造方法
JP3452679B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置
JPH0282578A (ja) 薄膜トランジスタの製造方法
JP2794833B2 (ja) 薄膜トランジスタの製造方法
JPH04324683A (ja) 薄膜トランジスタ及びその製造方法
JPH10177968A (ja) 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法
JP3216173B2 (ja) 薄膜トランジスタ回路の製造方法
JPH0393273A (ja) 薄膜半導体装置の製造方法
JP3130661B2 (ja) 薄膜トランジスタ及びその製造方法
US6733584B1 (en) Method of forming crystalline silicon film
JPH02199842A (ja) 薄膜電界効果型トランジスタ素子の製造方法
JPH05259458A (ja) 半導体装置の製法
JPH0653503A (ja) 薄膜トランジスタ及びその製造方法
JP3203772B2 (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
JP3038898B2 (ja) 薄膜半導体装置の製造方法
JP3130659B2 (ja) 薄膜トランジスタ及びその製造方法
JPH0750415A (ja) 薄膜トランジスタの製造方法及び製造装置
JPH05144841A (ja) 薄膜トランジスタの製造方法