JPH08228003A - アクティブマトリクスパネルの製造方法 - Google Patents
アクティブマトリクスパネルの製造方法Info
- Publication number
- JPH08228003A JPH08228003A JP67396A JP67396A JPH08228003A JP H08228003 A JPH08228003 A JP H08228003A JP 67396 A JP67396 A JP 67396A JP 67396 A JP67396 A JP 67396A JP H08228003 A JPH08228003 A JP H08228003A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- plasma treatment
- transparent conductive
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 Vthを低減させると共に易動度を増大さ
せ、ON電流を大幅に増大せしめる薄膜トランジスタの
製造方法を提供する。 【解決手段】 シリコン薄膜を形成した後に、水素、も
しくは水素と窒素を主成分とする雰囲気中でプラズマ処
理を行い、透明導電膜の形成は、プラズマ処理後に行
う。
せ、ON電流を大幅に増大せしめる薄膜トランジスタの
製造方法を提供する。 【解決手段】 シリコン薄膜を形成した後に、水素、も
しくは水素と窒素を主成分とする雰囲気中でプラズマ処
理を行い、透明導電膜の形成は、プラズマ処理後に行
う。
Description
【0001】
【発明の属する技術分野】本発明はシリコン薄膜を用い
た薄膜トランジスタの製造方法に関する。
た薄膜トランジスタの製造方法に関する。
【0002】
【従来の技術】近年、シリコン薄膜を用いた薄膜トラン
ジスタの研究開発が活発に行なわれている。この技術は
安価な絶縁基板を用いて薄形ディスプレイを実現するア
クティブマトリクスパネル、あるいは安価で高性能なイ
メージセンサなどへの数多くの応用が期待されるもので
ある。また、これらの多くは、透明基板を用いて光学的
特性を向上させるために、配線等の導体として、In2
O3 ,SnO2 ,ITO(Indium Tin Ox
ide)などの透明導電膜を用いるという特徴を併せ持
っている。以下、薄膜トランジスタをアクティブマトリ
クスパネルに応用した場合を例に取って説明するが、本
発明は薄膜トランジスタを他に応用した場合にも同様に
適用することができる。これは、本発明の主旨が、シリ
コン薄膜を用いた薄膜トランジスタの本質的な特性向上
に関するものだからである。
ジスタの研究開発が活発に行なわれている。この技術は
安価な絶縁基板を用いて薄形ディスプレイを実現するア
クティブマトリクスパネル、あるいは安価で高性能なイ
メージセンサなどへの数多くの応用が期待されるもので
ある。また、これらの多くは、透明基板を用いて光学的
特性を向上させるために、配線等の導体として、In2
O3 ,SnO2 ,ITO(Indium Tin Ox
ide)などの透明導電膜を用いるという特徴を併せ持
っている。以下、薄膜トランジスタをアクティブマトリ
クスパネルに応用した場合を例に取って説明するが、本
発明は薄膜トランジスタを他に応用した場合にも同様に
適用することができる。これは、本発明の主旨が、シリ
コン薄膜を用いた薄膜トランジスタの本質的な特性向上
に関するものだからである。
【0003】薄膜トランジスタをアクテイブマトリクス
パネルに応用した場合の液晶表示装置は、一般に上側の
ガラス基板と、下側の薄膜トランジスタ基板と、その間
に封入された液晶とから構成されており、前記薄膜トラ
ンジスタ基板上にマトリクス状に配置された液晶駆動素
子を外部選択回路により選択し、前記液晶駆動素子に接
続された液晶駆動電極に電圧を印加することにより、任
意の文字、図形、あるいは画像の表示を行なうものであ
る。
パネルに応用した場合の液晶表示装置は、一般に上側の
ガラス基板と、下側の薄膜トランジスタ基板と、その間
に封入された液晶とから構成されており、前記薄膜トラ
ンジスタ基板上にマトリクス状に配置された液晶駆動素
子を外部選択回路により選択し、前記液晶駆動素子に接
続された液晶駆動電極に電圧を印加することにより、任
意の文字、図形、あるいは画像の表示を行なうものであ
る。
【0004】前記薄膜トランジスタ基板の一般的な回路
図を図1に示す。
図を図1に示す。
【0005】図1(a)は薄膜トランジスタ基板上の液
晶駆動素子のマトリクス状配置図である。図中のlで囲
まれた領域が表示領域であり、その中に液晶駆動素子2
がマトリクス状に配置されている。
晶駆動素子のマトリクス状配置図である。図中のlで囲
まれた領域が表示領域であり、その中に液晶駆動素子2
がマトリクス状に配置されている。
【0006】3は液晶駆動素子2へのデータ信号ライン
であり、4は液晶駆動素子2へのタイミング信号ライン
である。液晶駆動素子2の回路図を図1(b)に示す。
であり、4は液晶駆動素子2へのタイミング信号ライン
である。液晶駆動素子2の回路図を図1(b)に示す。
【0007】5は薄膜トランジスタであり、データのス
イッチングを行なう。6はコンデンサであり、データ信
号の保持用として用いられる。このコンデンサの容量と
しては、液晶自体の有する容量と故意に設けたコンデン
サの容量を含むが、場合によっては液晶の容量のみで構
成されることもある。7は液晶パネルであり、7一1は
各液晶駆動素子に対応して形成された液晶駆動電極であ
り、7ー2は上側ガラスパネルである。
イッチングを行なう。6はコンデンサであり、データ信
号の保持用として用いられる。このコンデンサの容量と
しては、液晶自体の有する容量と故意に設けたコンデン
サの容量を含むが、場合によっては液晶の容量のみで構
成されることもある。7は液晶パネルであり、7一1は
各液晶駆動素子に対応して形成された液晶駆動電極であ
り、7ー2は上側ガラスパネルである。
【0008】以上の説明からわかるように、薄膜トラン
ジスタは、液晶に印加する電圧のデータをスイツチング
するために用いられる。液晶の表示はコンデンサの電位
により決定されるため、短時間にデータを書き込むこと
ができるように、薄膜トランジスタは、ON状態のとき
に充分大きい電流を流すことができなくてはならない。
このときの電流(以下、ON電流という。)はコンデン
サの容量と要求される書き込み時間とから定まり、その
ON電流をクリアできるように薄膜トランジスタを製造
しなくてはならない。薄膜トランジスタの流すことので
きるON電流は、トランジスタのサイズ(チヤネル長と
チヤネル幅),構造、製造プロセスゲート電圧、ドレイ
ン電圧などに大きく依存する。
ジスタは、液晶に印加する電圧のデータをスイツチング
するために用いられる。液晶の表示はコンデンサの電位
により決定されるため、短時間にデータを書き込むこと
ができるように、薄膜トランジスタは、ON状態のとき
に充分大きい電流を流すことができなくてはならない。
このときの電流(以下、ON電流という。)はコンデン
サの容量と要求される書き込み時間とから定まり、その
ON電流をクリアできるように薄膜トランジスタを製造
しなくてはならない。薄膜トランジスタの流すことので
きるON電流は、トランジスタのサイズ(チヤネル長と
チヤネル幅),構造、製造プロセスゲート電圧、ドレイ
ン電圧などに大きく依存する。
【0009】また、薄膜トランジスタをアクテイブマト
リクスパネルやイメージセンサなどに応用する場合シフ
トレジスタなどの周辺駆動回路も同時に集積化するほう
がコスト的に有利であることは言を待たない。この場
合、薄膜トランジスタには数MHzという非常に高い周
波数で動作することが要求される。したがって、極めて
大きいON電流を必要とする。
リクスパネルやイメージセンサなどに応用する場合シフ
トレジスタなどの周辺駆動回路も同時に集積化するほう
がコスト的に有利であることは言を待たない。この場
合、薄膜トランジスタには数MHzという非常に高い周
波数で動作することが要求される。したがって、極めて
大きいON電流を必要とする。
【0010】以下、図を用いて従来の薄膜トランジスタ
の製造方法及びその特性を説明する。
の製造方法及びその特性を説明する。
【0011】図2(a)〜(d)は従来の薄膜トランジ
スタの製造方法の1例を示す図である。まず図2(a)
のように絶縁基板8上にシリコン薄膜9を形成する。こ
れには通常、プラズマCVD法、減圧CVD法、スパツ
タ法などが用いられる。次に図2(b)のように、ゲー
ト絶縁膜10、ゲート電極11を形成した後に、イオン
打ち込み法、熱拡散法などにより不純物をドープしてソ
ース領域12,及びドレイン領域13を形成する。次に
図2(c)のように、層間絶縁膜14を堆積させた後、
コンタクトホール15を開ロする。最後に図2(d)の
ように、In2O3 ,SnO2 ,ITOなどの透明導電
膜を堆積させて、ソース電極16及びドレイン電極17
を形成する。
スタの製造方法の1例を示す図である。まず図2(a)
のように絶縁基板8上にシリコン薄膜9を形成する。こ
れには通常、プラズマCVD法、減圧CVD法、スパツ
タ法などが用いられる。次に図2(b)のように、ゲー
ト絶縁膜10、ゲート電極11を形成した後に、イオン
打ち込み法、熱拡散法などにより不純物をドープしてソ
ース領域12,及びドレイン領域13を形成する。次に
図2(c)のように、層間絶縁膜14を堆積させた後、
コンタクトホール15を開ロする。最後に図2(d)の
ように、In2O3 ,SnO2 ,ITOなどの透明導電
膜を堆積させて、ソース電極16及びドレイン電極17
を形成する。
【0012】
【発明が解決しようとする課題】図3はこのように作製
された薄膜トランジスタの特性の1例を示すグラフであ
る。これは、チヤネル長30μm,チヤネル幅10μ
m,ドレイン電圧4Vの条件の下で本出願人がNチヤネ
ル型薄膜トランジスタの特性を測定して得た結果であ
る。縦軸はドレイン電流ID,横軸はゲート電圧VGS
である。この図からわかるように、全般的に比較的良好
な特性を得ているが、スレシヨルド電圧(以下、Vth
と記す。)が高く、OFF状態からON状態への変化が
緩慢になっている。このため、ON電流が少なくなって
いる。この程度の特性では、種々の応用を図ることは不
可能であり、特にアクティブマトリクスパネルやイメー
ジセンサの周辺駆動回路を構成するには全く不充分な特
性である。薄膜トランジスタをこのように様々な分野に
応用するには、Vthを低減させると共に易動度を増大
させ、ON電流を1桁以上増大せしめることが必要であ
る。
された薄膜トランジスタの特性の1例を示すグラフであ
る。これは、チヤネル長30μm,チヤネル幅10μ
m,ドレイン電圧4Vの条件の下で本出願人がNチヤネ
ル型薄膜トランジスタの特性を測定して得た結果であ
る。縦軸はドレイン電流ID,横軸はゲート電圧VGS
である。この図からわかるように、全般的に比較的良好
な特性を得ているが、スレシヨルド電圧(以下、Vth
と記す。)が高く、OFF状態からON状態への変化が
緩慢になっている。このため、ON電流が少なくなって
いる。この程度の特性では、種々の応用を図ることは不
可能であり、特にアクティブマトリクスパネルやイメー
ジセンサの周辺駆動回路を構成するには全く不充分な特
性である。薄膜トランジスタをこのように様々な分野に
応用するには、Vthを低減させると共に易動度を増大
させ、ON電流を1桁以上増大せしめることが必要であ
る。
【0013】本発明は、このような従来の薄膜トランジ
スタの欠点を除去するものであり、その目的とするとこ
ろは、Vthを低減させると共に易動度を増大させ、O
N電流を大幅に増大せしめる薄膜トランジスタの製造方
法を提供することである。
スタの欠点を除去するものであり、その目的とするとこ
ろは、Vthを低減させると共に易動度を増大させ、O
N電流を大幅に増大せしめる薄膜トランジスタの製造方
法を提供することである。
【0014】
【課題を解決するための手段】本発明は、シリコン薄膜
を用いた薄膜トランジスタの製造方法において、前記シ
リコン薄膜を形成した後に、水素、もしくは水素と窒素
を主成分とする雰囲気中でプラズマ処理を行うことを特
徴とする。
を用いた薄膜トランジスタの製造方法において、前記シ
リコン薄膜を形成した後に、水素、もしくは水素と窒素
を主成分とする雰囲気中でプラズマ処理を行うことを特
徴とする。
【0015】
【発明の実施の形態】以下、図を示しつつ本発明を詳し
く説明する。
く説明する。
【0016】図4(a)〜(e)は、本発明による薄膜
トランジスタの製造方法の1例を示す図である。まず図
4(a)のように、絶縁基板18上にシリコン薄膜19
を形成する。次に図4(b)のように、ゲート絶縁膜2
0,ゲート電極21を形成した後に、ソース領域22及
びドレイン領域23を形成する。次に図4(c)のよう
に、層間絶縁膜24を堆積させる。以上の製造方法は従
来と同様である。次に図4(d)のように水素もしくは
水素と窒素を主成分とする雰囲気中でプラズマ処理を施
す。25は発生した水素のプラズマを示している。後に
示すように、このプラズマ処理により薄膜トランジスタ
の特性、特にON電流は大幅に改善される。最後に、図
4(e)のように、コンタタトホールを開口した後透明
導電膜を堆積させ、ソース電極26及びドレイン電極2
7を形成し、薄膜トランジスタは完成する。
トランジスタの製造方法の1例を示す図である。まず図
4(a)のように、絶縁基板18上にシリコン薄膜19
を形成する。次に図4(b)のように、ゲート絶縁膜2
0,ゲート電極21を形成した後に、ソース領域22及
びドレイン領域23を形成する。次に図4(c)のよう
に、層間絶縁膜24を堆積させる。以上の製造方法は従
来と同様である。次に図4(d)のように水素もしくは
水素と窒素を主成分とする雰囲気中でプラズマ処理を施
す。25は発生した水素のプラズマを示している。後に
示すように、このプラズマ処理により薄膜トランジスタ
の特性、特にON電流は大幅に改善される。最後に、図
4(e)のように、コンタタトホールを開口した後透明
導電膜を堆積させ、ソース電極26及びドレイン電極2
7を形成し、薄膜トランジスタは完成する。
【0017】なお、周知の通り、薄膜トランジスタには
種々の構造・製造方法が知られており、図4に示した製
造方法はその1例に過ぎない。したがって、特許請求の
範囲に記した内容に該当すれば、本発明は同様に適用さ
れる。
種々の構造・製造方法が知られており、図4に示した製
造方法はその1例に過ぎない。したがって、特許請求の
範囲に記した内容に該当すれば、本発明は同様に適用さ
れる。
【0018】図5は、このように作製された本発明によ
る薄膜トランジスタの特性の1例を示すグラフである。
実線(A)は本発明による薄膜トランジスタの特性を示
している。破線(B)は従来の薄膜トランジスタの特性
を示すものであり、図3の特性と同一である。また両者
のトランジスタサイズ、ドレイン電圧などのパラメータ
は完全に一致している。このグラフから明らかなよう
に、本発明により製造した薄膜トランジスタは極めて大
きいON電流を有し、大幅に特性が改善されている。す
なわちVthが低減したのみではなく、易動度も増大
し、この結果、ON電流は従来に比べて1.5〜2桁も
増加している。また、これに伴ない、OFF状態からO
N状態への変化も極めて急峻になっている。
る薄膜トランジスタの特性の1例を示すグラフである。
実線(A)は本発明による薄膜トランジスタの特性を示
している。破線(B)は従来の薄膜トランジスタの特性
を示すものであり、図3の特性と同一である。また両者
のトランジスタサイズ、ドレイン電圧などのパラメータ
は完全に一致している。このグラフから明らかなよう
に、本発明により製造した薄膜トランジスタは極めて大
きいON電流を有し、大幅に特性が改善されている。す
なわちVthが低減したのみではなく、易動度も増大
し、この結果、ON電流は従来に比べて1.5〜2桁も
増加している。また、これに伴ない、OFF状態からO
N状態への変化も極めて急峻になっている。
【0019】本発明により製造された薄膜トランジスタ
は、アクティブマトリクスパネルやイメージセンサなど
の周辺駆動回路のように数MHzの高速動作を必要とさ
れる用途にも充分適用できるものであり、種々の応用を
拡大することができる。
は、アクティブマトリクスパネルやイメージセンサなど
の周辺駆動回路のように数MHzの高速動作を必要とさ
れる用途にも充分適用できるものであり、種々の応用を
拡大することができる。
【0020】本発明によりこのように特性が大幅に改善
される理由は以下の通りである。一般にシリコン薄膜は
単結晶薄膜として形成することは不可能であり、多結晶
状態あるいは非晶質状態となっている。このため、シリ
コン原子の配列に多くの不規則性を有し、この結果、多
数の不対結合手(ダングリングボンド)を含有してい
る。このようなダングリングボンドはシリコンの禁止帯
中に準位を作り、キャリアをトラップする作用を有する
ばかりでなく、帯電することにより空間電荷を形成す
る。すなわち、キャリアのトラップによりキャリアの易
動度は低下し、また空間電荷を形成することによりVt
hは上昇する。本発明のプラズマ処理は、かかるダング
リングボンドを水素原子で埋めることにより、ダングリ
ングボンドの密度を低減させるものである。その結果、
易動度は増大し、Vthは低下し、極めて大きいON電
流を有する薄膜トランジスタが実現される。
される理由は以下の通りである。一般にシリコン薄膜は
単結晶薄膜として形成することは不可能であり、多結晶
状態あるいは非晶質状態となっている。このため、シリ
コン原子の配列に多くの不規則性を有し、この結果、多
数の不対結合手(ダングリングボンド)を含有してい
る。このようなダングリングボンドはシリコンの禁止帯
中に準位を作り、キャリアをトラップする作用を有する
ばかりでなく、帯電することにより空間電荷を形成す
る。すなわち、キャリアのトラップによりキャリアの易
動度は低下し、また空間電荷を形成することによりVt
hは上昇する。本発明のプラズマ処理は、かかるダング
リングボンドを水素原子で埋めることにより、ダングリ
ングボンドの密度を低減させるものである。その結果、
易動度は増大し、Vthは低下し、極めて大きいON電
流を有する薄膜トランジスタが実現される。
【0021】なお、本発明においてプラズマ処理の雰囲
気として窒素を含有することを許容するのは、水素のプ
ラズマの発生を容易にするためである。一般に水素はプ
ラズマ状態になりにくいが、窒素を混入せしめることで
この問題は容易に解決される。また、窒素を混入するこ
とによる悪影響は全くないことを本出顧人は実験により
確認している。
気として窒素を含有することを許容するのは、水素のプ
ラズマの発生を容易にするためである。一般に水素はプ
ラズマ状態になりにくいが、窒素を混入せしめることで
この問題は容易に解決される。また、窒素を混入するこ
とによる悪影響は全くないことを本出顧人は実験により
確認している。
【0022】また、薄膜トランジスタは、その配線・電
極材料として、透明導電膜を用いることが多いことは先
に述べた通りであるが、本発明は透明導電膜を形成する
前に前記プラズマ処理を行なう製造方法を提供する。一
般に透明導電膜としてはIn2 O3 ,SnO2 ,ITO
などの金属酸化物が用いられるが、このような透明導電
膜を形成した後に前記プラズマ処理を行なうと、金属酸
化物が還元され、金属的性質を示すようになる。著しい
場合には金属の微小結晶粒が散在するよりを外観を呈す
ることさえある。このような状況下では、もはや透明導
電膜はその本来の特性を維持することは不可能である。
したがって、本発明では、図4に示したように、透明導
電膜形成前に前記プラズマ処理を行なう製造方法を提供
する。これにより、透明導電膜を用いる薄膜トランジス
タの用途に対しても、著しいトランジスタ特性の改善が
可能となる。なお、図4に示した例では、層間絶縁膜2
4を形成した後に、前記プラズマ処理を行ない、その後
にコンタクトホールを開口し透明導電膜を形成したが、
必ずしもこれと同一のプロセスを採用する必要はない。
例えば、前記プラズマ処理はコンタクトホールを開ロし
た後でもよいし、あるいはシリコン薄膜を形成した直
後、あるいはゲート絶縁膜を形成した直後でもよい。す
なわち、シリコン薄膜を形成した後で、透明導電膜を形
成する前であれば、どの段階で前記プラズマ処理を施し
ても良い。
極材料として、透明導電膜を用いることが多いことは先
に述べた通りであるが、本発明は透明導電膜を形成する
前に前記プラズマ処理を行なう製造方法を提供する。一
般に透明導電膜としてはIn2 O3 ,SnO2 ,ITO
などの金属酸化物が用いられるが、このような透明導電
膜を形成した後に前記プラズマ処理を行なうと、金属酸
化物が還元され、金属的性質を示すようになる。著しい
場合には金属の微小結晶粒が散在するよりを外観を呈す
ることさえある。このような状況下では、もはや透明導
電膜はその本来の特性を維持することは不可能である。
したがって、本発明では、図4に示したように、透明導
電膜形成前に前記プラズマ処理を行なう製造方法を提供
する。これにより、透明導電膜を用いる薄膜トランジス
タの用途に対しても、著しいトランジスタ特性の改善が
可能となる。なお、図4に示した例では、層間絶縁膜2
4を形成した後に、前記プラズマ処理を行ない、その後
にコンタクトホールを開口し透明導電膜を形成したが、
必ずしもこれと同一のプロセスを採用する必要はない。
例えば、前記プラズマ処理はコンタクトホールを開ロし
た後でもよいし、あるいはシリコン薄膜を形成した直
後、あるいはゲート絶縁膜を形成した直後でもよい。す
なわち、シリコン薄膜を形成した後で、透明導電膜を形
成する前であれば、どの段階で前記プラズマ処理を施し
ても良い。
【0023】また、本発明は、前記プラズマ処理を行な
った後の製造工程を350℃以下にする薄膜トランジス
タの製造方法を提供する。これについては、以下、図を
用いで説明する。
った後の製造工程を350℃以下にする薄膜トランジス
タの製造方法を提供する。これについては、以下、図を
用いで説明する。
【0024】図6は、前記プラズマ処理の効果の熱処理
依存性を示すグラフである。前記プラズマ処理の効果を
示す目安として、縦軸にVthをとってある。Vth
は、ドレイン電圧を4Vとして、10nAのドレイン電
流を流すのに必要なゲート電圧と定義してある。図から
明らかなように、プラズマ処理を施すことにより、Vt
hは9Vから3.7Vに低下し、200℃,250℃。
300℃の熱処理を順次加えてもその値は全く変化しな
い。350℃の熱処理ではわずかにVthの増加が見ら
れるが、微小な変化に過ぎない。ところが、400℃以
上の熱処理を加えると、Vthは急激に増大し、450
℃ではほぼ初期に等しい値を示している。このように、
前記プラズマ処理の効果は350℃以下の熱処理ではほ
ぼ完壁に保持されているが、400℃以上になると急激
に劣化する。したがって前記プラズマ処理を行なった後
は、すべての製造工程を350℃以下に保つことによっ
て初めてその効果が発揮される。
依存性を示すグラフである。前記プラズマ処理の効果を
示す目安として、縦軸にVthをとってある。Vth
は、ドレイン電圧を4Vとして、10nAのドレイン電
流を流すのに必要なゲート電圧と定義してある。図から
明らかなように、プラズマ処理を施すことにより、Vt
hは9Vから3.7Vに低下し、200℃,250℃。
300℃の熱処理を順次加えてもその値は全く変化しな
い。350℃の熱処理ではわずかにVthの増加が見ら
れるが、微小な変化に過ぎない。ところが、400℃以
上の熱処理を加えると、Vthは急激に増大し、450
℃ではほぼ初期に等しい値を示している。このように、
前記プラズマ処理の効果は350℃以下の熱処理ではほ
ぼ完壁に保持されているが、400℃以上になると急激
に劣化する。したがって前記プラズマ処理を行なった後
は、すべての製造工程を350℃以下に保つことによっ
て初めてその効果が発揮される。
【0025】例えば、図4において、ソース・ドレイン
領域内の不純物を活性化させる等の目的で、高温のアニ
ール処理を必要とする場合には、そのアニール処理後に
前記プラズマ処理を行なわなくてはならない。このよう
に、プラズマ処理を行なった後の熱処理により特性が再
び劣化する原因は次のように考えられる。すなわち、プ
ラズマ処理により導入された水素はシリコン原子と結合
してダングングボンドを消滅させているが、その結合は
ある有限の結合エネルギーにより維持されており、外部
からの熱エネルギーによりその結合は容易に解き放たれ
る。その熱エネルギーの大きさは、解離度に対して指数
関数的に寄与し、したがって、ある温度から急激にシリ
コンと水素の解離が進行する。
領域内の不純物を活性化させる等の目的で、高温のアニ
ール処理を必要とする場合には、そのアニール処理後に
前記プラズマ処理を行なわなくてはならない。このよう
に、プラズマ処理を行なった後の熱処理により特性が再
び劣化する原因は次のように考えられる。すなわち、プ
ラズマ処理により導入された水素はシリコン原子と結合
してダングングボンドを消滅させているが、その結合は
ある有限の結合エネルギーにより維持されており、外部
からの熱エネルギーによりその結合は容易に解き放たれ
る。その熱エネルギーの大きさは、解離度に対して指数
関数的に寄与し、したがって、ある温度から急激にシリ
コンと水素の解離が進行する。
【0026】
【発明の効果】以上述べたように、本発明は薄膜トラン
ジスタの特性、特にそのON状態における特性を著しく
改善せしめると共に、透明導電膜を必要とする用途に対
してもその適用を可能とし、さらに、その効果を充分発
揮せしめるという数多くの優れた効果を有する薄膜トラ
ンジスタの製造方法を提供するものである。
ジスタの特性、特にそのON状態における特性を著しく
改善せしめると共に、透明導電膜を必要とする用途に対
してもその適用を可能とし、さらに、その効果を充分発
揮せしめるという数多くの優れた効果を有する薄膜トラ
ンジスタの製造方法を提供するものである。
【図1】(a)〜(b)は薄膜トランジスタを用いたア
クテイブマトリクス基板の一般的な回路図である。
クテイブマトリクス基板の一般的な回路図である。
【図2】(a)〜(d)は従来の薄膜トランジスタの製
造方法の1例を示す図である。
造方法の1例を示す図である。
【図3】 従来の方法により製造された薄膜トランジス
タの特性の1例を示すグラフである。
タの特性の1例を示すグラフである。
【図4】 (a)〜(e)は本発明による薄膜トランジ
スタの製造方法の1例を示す図である。
スタの製造方法の1例を示す図である。
【図5】 本発明の方法により製造された薄膜トランジ
スタの特性の1例を示すグラフである。
スタの特性の1例を示すグラフである。
【図6】 本発明の方法により製造された薄膜トランジ
スタの特性が熱処理と共に変化する様子を示したグラフ
である。
スタの特性が熱処理と共に変化する様子を示したグラフ
である。
【手続補正書】
【提出日】平成8年1月25日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 アクティブマトリクスパネルの製造方
法
法
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0001
【補正方法】変更
【補正内容】
【0001】
【発明の属する技術分野】本発明は薄膜トランジスタを
有するアクティブマトリクスパネルの製造方法に関す
る。
有するアクティブマトリクスパネルの製造方法に関す
る。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0013
【補正方法】変更
【補正内容】
【0013】本発明は、このような従来の薄膜トランジ
スタの毛点を除去するものであり、その目的とするとこ
ろは、Vthを低減させると共に易動度を増大させ、ON
電流を大幅に増大せしめる薄膜トランジスタを有するア
クティブマトリクスパネルの製造方法を提供することで
ある。
スタの毛点を除去するものであり、その目的とするとこ
ろは、Vthを低減させると共に易動度を増大させ、ON
電流を大幅に増大せしめる薄膜トランジスタを有するア
クティブマトリクスパネルの製造方法を提供することで
ある。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0014
【補正方法】変更
【補正内容】
【0014】
【課題を解決するための手段】本発明は、薄膜トランジ
スタを有するアクティブマトリクスパネルの製造方法に
おいて、絶縁基板上に該薄膜トランジスタのシリコン薄
膜を形成する工程と、該シリコン薄膜を形成後に水素、
もしくは水素と窒素を主成分とする雰囲気中でプラズマ
処理を行なう工程と、該プラズマ処理後に透明導電膜を
形成する工程とを有することを特徴とする。本発明は、
薄膜トランジスタを有するアクティブマトリクスパネル
の製造方法において、絶縁基板上に該薄膜トランジスタ
のシリコン薄膜を形成する工程と、該シリコン薄膜を形
成後に水素、もしくは水素と窒素を主成分とする雰囲気
中でプラズマ処理を行う工程と、該プラズマ処理後に金
属酸化物ならなる透明導電膜を形成する工程とを有する
ことを特徴とする。
スタを有するアクティブマトリクスパネルの製造方法に
おいて、絶縁基板上に該薄膜トランジスタのシリコン薄
膜を形成する工程と、該シリコン薄膜を形成後に水素、
もしくは水素と窒素を主成分とする雰囲気中でプラズマ
処理を行なう工程と、該プラズマ処理後に透明導電膜を
形成する工程とを有することを特徴とする。本発明は、
薄膜トランジスタを有するアクティブマトリクスパネル
の製造方法において、絶縁基板上に該薄膜トランジスタ
のシリコン薄膜を形成する工程と、該シリコン薄膜を形
成後に水素、もしくは水素と窒素を主成分とする雰囲気
中でプラズマ処理を行う工程と、該プラズマ処理後に金
属酸化物ならなる透明導電膜を形成する工程とを有する
ことを特徴とする。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】0016
【補正方法】変更
【補正内容】
【0016】図4(a)〜(e)は、本発明によるアク
ティブマトリクスパネルの製造方法の1例を示す図であ
る。まず図4(a)のように、絶縁基板18上にシリコ
ン薄膜19を形成する。次に図4(b)のように、ゲー
ト絶縁膜20,ゲート電極21を形成した後に、ソース
領域22及びドレイン領域23を形成する。次に図4
(c)のように、層間絶縁膜24を堆積させる。以上の
製造方法は従来と同様である。次に図4(d)のように
水素もしくは水素と窒素を主成分とする雰囲気中でプラ
ズマ処理を施す。25は発生した水素のプラズマを示し
ている。後に示すように、このプラズマ処理により薄膜
トランジスタの特性、特にON電流は大幅に改善され
る。最後に、図4(e)のように、コンタタトホールを
開口した後透明導電膜を堆積させ、ソース電極26及び
ドレイン電極27を形成し、薄膜トランジスタは完成す
る。
ティブマトリクスパネルの製造方法の1例を示す図であ
る。まず図4(a)のように、絶縁基板18上にシリコ
ン薄膜19を形成する。次に図4(b)のように、ゲー
ト絶縁膜20,ゲート電極21を形成した後に、ソース
領域22及びドレイン領域23を形成する。次に図4
(c)のように、層間絶縁膜24を堆積させる。以上の
製造方法は従来と同様である。次に図4(d)のように
水素もしくは水素と窒素を主成分とする雰囲気中でプラ
ズマ処理を施す。25は発生した水素のプラズマを示し
ている。後に示すように、このプラズマ処理により薄膜
トランジスタの特性、特にON電流は大幅に改善され
る。最後に、図4(e)のように、コンタタトホールを
開口した後透明導電膜を堆積させ、ソース電極26及び
ドレイン電極27を形成し、薄膜トランジスタは完成す
る。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】0022
【補正方法】変更
【補正内容】
【0022】また、アクティブマトリクスパネルにおい
て、その配線・電極材料として、透明導電膜を用いるこ
とが多いことは先に述べた通りであるが、本発明は透明
導電膜を形成する前に前記プラズマ処理を行なう製造方
法を提供する。一般に透明導電膜としてはIn2 O3 ,
SnO2 ,ITOなどの金属酸化物が用いられるが、こ
のような透明導電膜を形成した後に前記プラズマ処理を
行なうと、金属酸化物が還元され、金属的性質を示すよ
うになる。著しい場合には金属の微小結晶粒が散在する
よりを外観を呈することさえある。このような状況下で
は、もはや透明導電膜はその本来の特性を維持すること
は不可能である。したがって、本発明では、図4に示し
たように、透明導電膜形成前に前記プラズマ処理を行な
う製造方法を提供する。これにより、透明導電膜を用い
る薄膜トランジスタの用途に対しても、著しいトランジ
スタ特性の改善が可能となる。なお、図4に示した例で
は、層間絶縁膜24を形成した後に、前記プラズマ処理
を行ない、その後にコンタクトホールを開口し透明導電
膜を形成したが、必ずしもこれと同一のプロセスを採用
する必要はない。例えば、前記プラズマ処理はコンタク
トホールを開ロした後でもよいし、あるいはシリコン薄
膜を形成した直後、あるいはゲート絶縁膜を形成した直
後でもよい。すなわち、シリコン薄膜を形成した後で、
透明導電膜を形成する前であれば、どの段階で前記プラ
ズマ処理を施しても良い。
て、その配線・電極材料として、透明導電膜を用いるこ
とが多いことは先に述べた通りであるが、本発明は透明
導電膜を形成する前に前記プラズマ処理を行なう製造方
法を提供する。一般に透明導電膜としてはIn2 O3 ,
SnO2 ,ITOなどの金属酸化物が用いられるが、こ
のような透明導電膜を形成した後に前記プラズマ処理を
行なうと、金属酸化物が還元され、金属的性質を示すよ
うになる。著しい場合には金属の微小結晶粒が散在する
よりを外観を呈することさえある。このような状況下で
は、もはや透明導電膜はその本来の特性を維持すること
は不可能である。したがって、本発明では、図4に示し
たように、透明導電膜形成前に前記プラズマ処理を行な
う製造方法を提供する。これにより、透明導電膜を用い
る薄膜トランジスタの用途に対しても、著しいトランジ
スタ特性の改善が可能となる。なお、図4に示した例で
は、層間絶縁膜24を形成した後に、前記プラズマ処理
を行ない、その後にコンタクトホールを開口し透明導電
膜を形成したが、必ずしもこれと同一のプロセスを採用
する必要はない。例えば、前記プラズマ処理はコンタク
トホールを開ロした後でもよいし、あるいはシリコン薄
膜を形成した直後、あるいはゲート絶縁膜を形成した直
後でもよい。すなわち、シリコン薄膜を形成した後で、
透明導電膜を形成する前であれば、どの段階で前記プラ
ズマ処理を施しても良い。
【手続補正8】
【補正対象書類名】明細書
【補正対象項目名】0026
【補正方法】変更
【補正内容】
【0026】
【発明の効果】以上述べたように、本発明は薄膜トラン
ジスタの特性、特にそのON状態における特性を著しく
改善することが可能となる。しかも、プラズマ処理後に
透明導電膜を形成するため、プラズマ処理による金属酸
化物の還元等の問題が発生することがない。従って、本
発明は薄膜トランジスタの特性向上と共に透明導電膜の
特性維持を可能とすることができ、優れた効果を有する
アクティブマトリクスパネルの製造方法を提供するもの
である。
ジスタの特性、特にそのON状態における特性を著しく
改善することが可能となる。しかも、プラズマ処理後に
透明導電膜を形成するため、プラズマ処理による金属酸
化物の還元等の問題が発生することがない。従って、本
発明は薄膜トランジスタの特性向上と共に透明導電膜の
特性維持を可能とすることができ、優れた効果を有する
アクティブマトリクスパネルの製造方法を提供するもの
である。
【手続補正9】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図1】(a)〜(b)は薄膜トランジスタを用いたア
クテイブマトリクス基板の一般的な回路図である。
クテイブマトリクス基板の一般的な回路図である。
【図2】(a)〜(d)は従来の薄膜トランジスタの製
造方法の1例を示す図である。
造方法の1例を示す図である。
【図3】 従来の方法により製造された薄膜トランジス
タの特性の1例を示すグラフである。
タの特性の1例を示すグラフである。
【図4】 (a)〜(e)は本発明による薄膜トランジ
スタを有するアクティブマトリクスパネルの製造方法の
1例を示す図である。
スタを有するアクティブマトリクスパネルの製造方法の
1例を示す図である。
【図5】 本発明の方法により製造された薄膜トランジ
スタの特性の1例を示すグラフである。
スタの特性の1例を示すグラフである。
【図6】 本発明の方法により製造された薄膜トランジ
スタの特性が熱処理と共に変化する様子を示したグラフ
である。
スタの特性が熱処理と共に変化する様子を示したグラフ
である。
Claims (3)
- 【請求項1】 シリコン薄膜を用いた薄膜トランジスタ
の製造方法において、前記シリコン薄膜を形成した後
に、水素、もしくは水素と窒素を主成分とする雰囲気中
でプラズマ処理を行なうことを特徴とする薄膜トランジ
スタの製造方法。 - 【請求項2】 前記プラズマ処理は、透明導電膜形成前
に行なわれることを特徴とする特許請求の範囲第1項記
載の薄膜トランジスタの製造方法。 - 【請求項3】 前記プラズマ処理を施した後の製造工程
はすべて350℃以下で行なわれることを特徴とする特
許請求の範囲第l項記載の薄膜トランジスタの製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8000673A JP2647069B2 (ja) | 1996-01-08 | 1996-01-08 | アクティブマトリクスパネルの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8000673A JP2647069B2 (ja) | 1996-01-08 | 1996-01-08 | アクティブマトリクスパネルの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58078970A Division JP2530117B2 (ja) | 1983-05-06 | 1983-05-06 | 薄膜トランジスタの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8322032A Division JP2844333B2 (ja) | 1983-05-06 | 1983-05-06 | 薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08228003A true JPH08228003A (ja) | 1996-09-03 |
JP2647069B2 JP2647069B2 (ja) | 1997-08-27 |
Family
ID=11480271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8000673A Expired - Lifetime JP2647069B2 (ja) | 1996-01-08 | 1996-01-08 | アクティブマトリクスパネルの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2647069B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000004412A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 액정 표시 장치의 제조방법 |
KR20030016052A (ko) * | 2001-08-20 | 2003-02-26 | 삼성전자주식회사 | 박막 트랜지스터 기판의 제조 방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58192375A (ja) * | 1982-05-07 | 1983-11-09 | Hitachi Ltd | 薄膜トランジスタの製造方法 |
-
1996
- 1996-01-08 JP JP8000673A patent/JP2647069B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58192375A (ja) * | 1982-05-07 | 1983-11-09 | Hitachi Ltd | 薄膜トランジスタの製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000004412A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 액정 표시 장치의 제조방법 |
KR20030016052A (ko) * | 2001-08-20 | 2003-02-26 | 삼성전자주식회사 | 박막 트랜지스터 기판의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2647069B2 (ja) | 1997-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1041641B1 (en) | A method for manufacturing an electrooptical device | |
CN100505313C (zh) | 半导体器件及其制造方法 | |
CN1322543C (zh) | 半导体器件及其制造方法 | |
TW201250988A (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2006502597A (ja) | トランジスタ構造及びその製作方法 | |
US6713825B2 (en) | Poly-crystalline thin film transistor and fabrication method thereof | |
JP2002500829A (ja) | 薄膜トランジスタを有する電子装置 | |
JP2530117B2 (ja) | 薄膜トランジスタの製造方法 | |
AU752775B2 (en) | Method for fabricating an electrically addressable silicon-on-sapphire light valve | |
US6864529B2 (en) | Thin film transistor memory device | |
JP3123252B2 (ja) | アクティブ・マトリックス型表示装置 | |
JPS58182272A (ja) | 薄膜トランジスタ | |
JP2647069B2 (ja) | アクティブマトリクスパネルの製造方法 | |
JPH0611729A (ja) | 液晶表示装置およびその製造方法 | |
JP3111973B2 (ja) | 薄膜トランジスタの製造方法及びアクティブマトリックスパネルの製造方法 | |
JP3111999B2 (ja) | 薄膜トランジスタの製造方法及びアクティブマトリックスパネルの製造方法 | |
JP2844333B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH05243273A (ja) | 薄膜トランジスタの製造方法 | |
CN206758441U (zh) | 薄膜晶体管、包含其的阵列基板及显示面板 | |
JPH0371793B2 (ja) | ||
JPH1154755A (ja) | 半導体素子の製造方法および薄膜トランジスタ | |
JPS5916378A (ja) | 半導体装置 | |
JPS6190193A (ja) | アクテイブマトリクス液晶表示装置 | |
CN117457680A (zh) | 显示面板及其制造方法 | |
JP2543831B2 (ja) | 半導体装置 |