JPS58184766A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、ガラスあるいはセラミック等の絶縁基板−ト
に形成する薄膜トランジスタに関し、その素子構造を改
善してドレイン電流を増加させ、また高周波特性を改善
しようとするものである。

技術の背景 薄膜トランジスタは液晶表示パネルに組込んでその電極
への電圧印加制御用などに注目されている。

表示パネルであると大きさはＩＣなどと比べて相当に大
きく、また基板はガラス板であるからシリコン半導体は
単結晶にはならず、アモルファス（非晶質）である。

従来技術と問題点 現在までに提案されている薄膜トランジスタの各種構成
法を第１図＋８）〜ｆｃ）に示す。′これらの図で１は
ガラスあるいはセラミック等の絶縁基板、２はゲート電
極、３はゲート絶縁ｌ＊　＜以下では二酸化シリコンＳ
ｉＯ２を例とする）、４はアモルファスシリコン（ａ−
３ｉ：Ｈ）薄膜で５はソース電極、６はドレイン電極、
ＣＨはａ−３ｉ：Ｈ４ｌ膜４の一面（ゲート電極２側）
に形成されるキャリヤが誘起される部分（チャネル領域
）である。これらの構成要素は全ての素子構造に共通で
あるが、（ａｌでは絶縁基板１上にゲート電極２、ゲー
ト絶縁膜３、ａ−３ｉ：Ｈ３膜４、電極５．６の順に各
層が形成されているので、電極５．６とチャネルＣＨが
直接接触していない。このためオン時のドレイン電流が
ソース電極５とチャネルＣＨとの間のシリーズ抵抗ｒお
よびドレイン電極６とチャネルＣＨとの間のシリーズ抵
抗ｒ′により制限される欠点がある。これらの抵抗ｒ、
ｒ’の和をＲとして実際の素子についてその値を算出す
ると次のその薄厚がｔ＝５０００人、チャネルＣＨの幅
がＷ＝５００μｍ、電極２と電極５．６の重なりの和が
！−２０μｍである素子では となる。従って、ドレイン電流ＩＤの最大１ｍａｘは、
ソース、ドレイン間にＩＯＶ印加したとしてＩｍａｘ−
１０／　５×（１０’　１（１’）　＝　２　ｘ　１０
７−２Ｘ１０’（Ａ　）に制限される。シリーズ抵抗は
アモルファスシリコン層４の膜厚を薄くすると小になる
が、膜厚が薄いと表面部の影響がでる、ａ、−３目よキ
ャリヤ濃度が低いので厚みが必要、・ロナ（どの理由で
層４にはある程度の厚みが必要である。

（ａｌの素子構造の欠点は上述したシリーズ抵抗ｒ。

ｒ′のみに止まらない。つまりチャネルＣＨと電極５．
６が縦方向に離れた構造であると、該チャネルはその両
端部が電極５．６と一部重なる（平面に投影した状態で
）必要がある。このため該チャネルの拡がりを規定する
ゲート電極２がソースおよびドレイン電極５，６と一部
重複することになり、ゲート・ソース間およびゲート・
ドレイン間に容量が生じ、該容量によって応答特性が悪
化する。しかし、これらの問題点を除くと（ａ）の素子
構造は次の点で優れている。つまり、ゲート絶縁膜３上
に直接ａ−３ｉ　：　Ｈｉｌｌ［ｔ４を積み重ねる構造
であるため、膜形成用チャンバの真空状態を破らず反応
ガスを入れ換えるだけで膜３、続いて膜４を形成する連
続プロセスが可能となり、膜３゜４の界面が清浄に保た
れてヒステリシスの少ない素子の製造が可能という点で
ある。

（″）′）素子構造は（°）５対、、＋、ａ−ｓ　ｉ　
：　Ｈ薄膜４と電極５，６の上下関係が逆であるから、
電極５゜６はチャネルＣＨに直接接触できる。このため
（ａｌのようなシリーズ′抵抗あるいは容量−の問題は
生じない。しかし、ゲート絶縁ｌｌｌ！３を形成してが
らａ−３ｉ：Ｈｉｌｌ４を形成するまでに電極５゛、６
の形成工程が介在する（膜３，４の製造プロセスが不連
続になる）ので、膜３，４の界面（チャネルＣＨ付近）
の清浄度が低下してヒステリシスが大となる欠点がある
。加えて、ａ−３ｉ：）！薄膜４と電極５．６の界面も
問題となる。つまり、電極５゜６は通常アルミニウム（
Ａ／りであるが、この上層にプラズマ分解法でａ−３ｉ
　：　ＨＩＩＩＩ４を形成すると、両者の間にバリアが
形成されてドレイン電流がとれないことが有る。このメ
カニズムは充分には解明されていないが、電極５．６表
面の酸化、またはこれら−と接触する部分のａ−３ｉ：
Ｈ膜４の組成が他の部分と異なること等に起因すると推
測される。

（Ｃ）は山）の素子構造において絶縁基板１上の各層を
電極５．６を中心に全て上下逆転した素子構造である。

従って、（ト））と同様にシリーズ抵抗および容量の問
題はなく、また電極５，６がａ−３ｉ：［■薄膜４の上
に形成されるので両者の間にバリアが形成されるという
問題もない（オーミックに接触する）。しかし、この素
子構造ではゲート絶縁膜３の形成時に、その製造法が蒸
着、スパッタ、ＣＶＤの如何を間はず、ａ−３ｉ：Ｈ薄
膜４の表面にダメージを与える。このため、チャネルＣ
Ｈ近傍に多くの欠陥が生じて良好な特性の素子を形成で
きない（効率良くキャリアが誘起されない）難点がある
。

発明の目的 本発明は、第１図（ａｌの素子構造を改善することによ
り、上述した各種問題点のない薄膜トランジスタを実現
しようとするものである。

発明の構成 本発明の薄膜トランジスタは、−色線基板上にゲート電
極を形成し、その上にゲート絶縁膜をまた該ゲート絶縁
膜上には該ゲート電極に整列する島状のアモルファスシ
リコン薄膜を形成し、さらに該アモルファスシリコン薄
膜の側端面にオーミックに接触するソース電極およびド
レイン電極を形成してなることを特徴とするものである
。

発明の実施例 以下、図面を参照しながら本発明の詳細な説明する。第
２図は本発明の一実施例を示す素子構造の断面図で、第
１図と同一部分には同一符号を付しである。本例の素子
構造は第１図ｔａ）を基礎とするため、ａ−３ｉ：Ｈ膜
４はゲート絶縁膜３の上層に直接形成される。このため
連続プロセスにより膜３．４間の清浄度は良好に保たれ
る。そして、ａ−３ｉ：ＨｉＱ４はチャネル領域ＣＨの
みを含むように制限されるので、電極５，６は直接チャ
ネルＣＨに接触する。この結果、第１図（ａｌのシリー
ズ抵抗ｒ、ｒ’は消失し、またゲート電極２と電極５，
６の重ね合わせが不要となるので、前述した容量もなく
−る。電極５．６の膜３に沿う平坦部の厚みが充分にと
れる場合は、膜４の側端面に沿う垂直部は省略できる。

しかし、該平坦部が薄い場合はむしろ該垂直部がチャネ
ルＣＨとの接触で重要になる。またオーミレク：１慮電
極５．６の素材としてはアルミニウム（ＡＮ）があり、
またする。

次に、第３図を参照しながら本発明素子の製造方法を説
明する。先ず（ａｌのようにガラス基板１上に幅１０〜
４０μｍ程度のゲート電極２を形成し、その後ゲート絶
縁１１ｉ　３を１０００〜５０００人程度のアモルファ
スシリコン薄ＩＩ！　４をプラズマＣＶＤ法により連続
的に形成する。この場合、絶縁膜３形成時のガスはシラ
ン５ｉＨａと！素あるいはシランと亜酸化窒素の混合雰
囲気等を用い、またアモルファスシリコンの形成時には
シランのみを用いる。

次に（ｂ）のようにフォトレジスト７によりアモルファ
スシリコン膜４のチャネル部を覆い、これをマスクとし
てガスプラズマ等で膜４を絶縁ｌ１ｌｉ３の表面までエ
ツチングする。その後スパッタリングのようなつきまわ
りの良い（垂直壁への付着性が良好な）蒸着法でオーミ
ンクな電極素材（ＡＩｌ）８をｔｅｌのようにａ−３ｉ
：Ｈの側端面に付着させる。

このとき電極素材８は一縁膜３およびレジスト７−トに
も付着するが、チャネルとの接触で重要なのはａ−３ｉ
：Ｈ薄膜４の側端面への付着である。

この後レジスト７をリフトオフして電極素材８の不要部
分を除去すると、ｌｅ）のように素材８がソースおよび
ドレイン電極５．６に分離されて第２図の薄膜トランジ
スタが完成する。尚、第３図（ｂ）でａ−３ｔ：Ｈ薄！
ｌ＊４をパターニングした後レジスト７を除去し、その
状態で（ｄ）のようにスパッタリングにより電極素材８
を付着してもよい。この場合にはエツチングによって膜
４上の素材８を除去し、ｔｅｌの素子とする。なおこの
エツチングは素材８を分離してソース電極とドレイン電
極５と６にすればよいから、膜４上の素材８を全て除去
しなくてもその一部を除去するだけでもよい。

第４図は第２図の素子のｖＱ−ＩＤ特特性色第１図（ａ
）のＶｏ−ＩＤ特性Ｂを対比して示すものである。測定
はチャネル長４０μｍ、同幅６００μｍの素子について
ソース、ドレイン間電圧ＶＤ＝１０Ｖで行なわれた。同
図から明らかなように、第２図の素子構造では鮎１図（
ａ）に比し１桁以上のドレイン電流増加が確認された（
特性Ａは特性Ｂを平行移動した形に近い）。また、他の
測定によると、暗抵抗率のばらつきによる素子間特性の
ばらつきも、第２図の素子構造で大幅に抑圧されること
が確認されている。

発明の効果 以上述べたように本発明によれば、安定な薄膜トランジ
スタの製法である絶縁膜とアモルファスシリコン膜の連
続形成工程を変更することなく、シリーズ抵抗の影響を
除方出来るので、安定でかつオン電流の大きなアモルフ
ァスシリコン薄膜トランジスタを実現できる。

【図面の簡単な説明】

第１図は薄膜トランジスタの各種構成法を示す断面図、
第２図は本発明の一実施例を示す断面図、第３図は本発
明素子の製造法を示す説明図、第４図は本発明素子のＶ
Ｑ−１ｏ　特性を従来例と対比して示す特性図である。 図中、１は絶縁基板、２はゲート電極、３はグー１Ｍ１
Ｑ、４はアモルフブスシリコンａｆＮ臭、５はソース電
極、６はドレイン電極、ＣＨはチャネル領域である。 出願人　富士通株式会社 代理人弁理士　　青　　柳　　　　稔 第１区 Ｈ 第２図 第３図 ん

Claims (1)

【特許請求の範囲】
1. 絶縁基板上にゲート電極を形成し、その上にゲート絶縁
   膜をまた該ゲート絶縁膜上には該ゲート電極に整列する
   島状のアモルファスシリコンａｉｉ＊を形成し、さらに
   該アモルファスシリコン薄膜の側端面にオーミックに接
   触するソース電極およびドレイン電極を形成してなるこ
   とを特徴とする薄膜トランジスタ。ζ