JPS58166813A - Chopper type comparator - Google Patents

Abstract

PURPOSE:To assure a high-speed operation with high precision for a chopper type comparator, by keeping the peak value of switching noises due to the mirror capacity at a low level by an MISFET. CONSTITUTION:When a control signal phi is set at a high level, the bias voltage is supplied to nodes N1-N4 of AC amplifying stages. Then an input analog signal Vin is supplied to a capacitor C1 through an MISFETQd. In this case, a noise is produced due to the mirror capacity of a switch MISFETS1. However, the current passing through the MISFETQd having the constant current characteristics receives limitation. Thus the peak value of the noise is limited. When the signal phi is set at a low level, a switch MISFETS2 is turned on to supply the reference voltage Vref to a node N0. In this case, the peak value is also reduced for the noise produced by the mirror capacity of the MISFETS2 when the noise passes through the MISFETQd.

Description

【発明の詳細な説明】 この発明は、２°りのアナログ偏号忙一対のチ曹ツバに
よってサンプリングし、その差電圧’ＩＣ９，Ｒ増−す
るようにしたチ■ツバ式比Ｉ２回路に−する。DETAILED DESCRIPTION OF THE INVENTION The present invention is based on a chip-shaped ratio I2 circuit in which sampling is performed using a pair of chip caps with an analog deviation angle of 2°, and the differential voltage 'IC9,R is increased. do.

従来、遂次比Ｍ型＾／Ｄ変換器のような回路においで、
鉤えｄＩｌ１図に示すようなチ田ツバ式比験−ＩＩが使
用されてｂる。Conventionally, in a circuit such as a sequential ratio M type ^/D converter,
The Chitatsuba type comparison-II as shown in Figure 1 is used.

このチ曹ツバ式比験回路は、入力アナログ信号Ｖ　ｔ　
ｎと基準電圧ｖｒ＊ｆ　とｔ交互にサンプリングするた
めの一対のスイッチＭ工８Ｆｌ！ｆｉｌ　、Ｂ。This chisotsuba type comparison circuit has an input analog signal V t
A pair of switches M8Fl for alternately sampling n and reference voltage vr*f and t! fil, B.

と、このスイッチＭ工ａシ１テＢ、、Ｂ、の共通接続点
ｙＩＫ厘列ＩＩ続された複数の交流増幅段Ｉａ、１ｂ＋
ｌａ＊１１とからなる。上記各増幅段１ａ〜１ｄはそれ
ぞれコンデンサ０１〜０番とインバー　１２　ａ〜２ｄ
とＫｊすａＸされて偽る。, and a common connection point of this switch M circuit A, B, , B, a plurality of connected AC amplifier stages Ia, 1b+
It consists of la*11. Each of the above amplification stages 1a to 1d has capacitors 01 to 0 and inverters 12a to 2d.
Kjsu axed and lied.

また、上記各コンデンサＯａ〜０４とインバータ２ａ〜
２ａとＯｌａｍａＭ　Ｍ−１４にｈ、スイッチ群８１〜
−ロによって上記インバータ２ａ〜２ｄの動作点を決定
するためのバイアス電圧ＶＢか供給されるようＫされて
いる。In addition, each of the above capacitors Oa~04 and inverter 2a~
2a and OlamaM M-14 h, switch group 81~
A bias voltage VB for determining the operating points of the inverters 2a to 2d is supplied by -b.

前記スイッチＭＸ１１１．ＩＮＴｔｌ、と上記スイッチ
群８１〜１１１４は制御信号φによって、また前記スイ
ッチに工１１１！８Ｉは上記制御信号φと逆相の制御信
号φによってオン、オフされる。The switch MX111. INTtl and the switch groups 81 to 1114 are turned on and off by a control signal φ, and the switches 111!8I are turned on and off by a control signal φ having an opposite phase to the control signal φ.

従って、例えば制御信号−がＩ・イレペルにされて、ス
イッチング８ＦＩＴ８−とスイッチ群８１〜ｓ１４がオ
ンさ４ると、各増幅段１１〜１ｄのノードＩＪ、％Ｎ、
［は、バイアス電圧ＶＢか供給される。着た、仁のとき
スイッチ開工ａｙｍ’ｒｓ。Therefore, for example, when the control signal - is set to I, and the switching 8FIT8- and the switch groups 81 to s14 are turned on, the nodes IJ, %N, of each amplifier stage 11 to 1d,
[ is supplied with bias voltage VB. I wore it, when the switch opened aym'rs.

は制御信号φによってオフされているため、ツートムに
は入力アナログ電圧Ｖ　ｔ　ｎが供給される。is turned off by the control signal φ, so the input analog voltage V t n is supplied to the two-tom.

次に１制御信号φかロウレベルに変化されると、スイッ
チＭｒ８Ｆ１丁８０　とスイッチ群８１〜Ｂ口かオフさ
れ、スイッチＭＩ８Ｆ１１Ｔ８自か制御信号φによって
オンされる。すると、ツートムには基準電圧ｖｒ、ｆが
供給され、コンデンサ０―の端子間には、入力アナログ
電圧Ｖ　ｔ　ｎと基準電圧ｖｒ、ｆとの差電圧（ｖｉｎ
−ｖｒ、ｆ　）か発生される。この差電圧（ｖｉｎ−ｖ
ｒ＠ｆ　　）に、インバータ２ａによって増幅され、第
２０増Ｓ段ｌｂのコンデンサＯａＫ供給される。このよ
うＫして、人力アナログ電圧ｖｉｎとｊｉ準電圧ｖｒ、
ｆｏ差電圧か、纂１〜纂４の交流増一段１ａ〜１直によ
って次々と増幅されて行く。Next, when the 1 control signal φ is changed to a low level, the switch Mr8F1 80 and the switch group 81 to B are turned off, and the switch MI8F11T8 itself is turned on by the control signal φ. Then, the reference voltages vr, f are supplied to the two-tom, and the difference voltage (vin
-vr,f) is generated. This differential voltage (vin-v
r@f) is amplified by the inverter 2a and supplied to the capacitor OaK of the 20th S-stage lb. In this way, K, the human analog voltage vin and ji quasi-voltage vr,
The fo differential voltage is successively amplified by the AC amplification stages 1a to 1 of lines 1 to 4.

上記チョッパ式比駿回ｊｌｉ５は、高速動作か可能であ
り、かつ回路山積も小さくて済むため、Ｌ８工化された
遂次比智形ム／Ｄ変換器に好適である。The above-mentioned chopper-type ratio converter jli5 is capable of high-speed operation and requires only a small amount of circuitry, so it is suitable for a successive Hichi-type MU/D converter manufactured in L8 technology.

しかしなから、上記のように、一対のチ画ツバｓＩ　・
−■かｙ工８Ｐｌ’Ｉ’により構成されている比ｗ−路
ＫＴｏっては、各スイッチＭｘ８１Ｐ］Ｉｌ！８−と８
−のそれぞれのゲートとソースま几框ドレイン関に、−
進上、図中酸層で示すようなｉラー容量ＯＳ’　＋　Ｏ
−’　か存在する。However, as mentioned above, a pair of chi-ga brim sI・
- ■ The ratio w-path KTo constituted by the switch 8Pl'I' is each switch Mx81P]Il! 8- and 8
- to each gate and source or drain connection of -
As shown by the acid layer in the figure, the i-ler capacity OS' + O
−' exists.

そのため、ガえばＭ工８ＦＩＴ８．か、制御ｍｌ信号−
によってスイッチングされた時に、上記ばツー容量ＯＭ
′【充電させるようなＩＥ流がＲされる。Therefore, if it is M Engineering 8 FIT 8. or control ml signal-
When switched by the above two capacitances OM
'[An IE flow that causes charging is R.

その結果、ｙ・′点に供給されるべき入力電圧Ｖ　Ｌ　
ｎかイラー容量Ｏ１′によって引張られて、謳２図（司
に示すようＩｃ、　Ｎ、’点の電位にスイッチングノイ
ズか我われてし盲う。As a result, the input voltage V L to be supplied to point y・′
As shown in Figure 2, switching noise is caused by the potentials at points Ic, N, and '.

一方、交流壇暢毅１ａ〜１ａは非常に感度が艮％Ａため
、僅かなノイズでも増幅伝這してし壕う。On the other hand, since the AC platform Nobuaki 1a-1a has extremely high sensitivity, even the slightest noise will be amplified and propagated.

そのため、狗えはノード１１ｓＯ電位は、ｙ′点のノイ
ズによって、菖２Ｉｖｌｄｌのように変化させられるよ
うにされる。実際には、基準電圧ｖｒｓｌｆが入って来
ると龜にも、同様にして、スイッチＭＩｇＰＫＴｇｌの
スイッチング時に、上記とは逆向きのノイズか表われる
ため、ノードＭ―の波形は更に複雑になる。Therefore, the potential of the node 11sO is made to change as shown by the iris 2Ivldl due to the noise at the y' point. In reality, when the reference voltage vrslf comes in, noise in the opposite direction to that described above also appears when the switch MIgPKTgl is switched, so that the waveform at the node M- becomes even more complicated.

そして、上記ノイズのピーク値か為すほど、インバータ
２１〜２（ｌの動作点への戻りか遍くなり、真の人力籠
（！！電圧＞　０Ｉ１１＠か困＊にされる。Then, as the peak value of the noise increases, the return to the operating point of the inverters 21 to 2 (1) becomes more uneven, and it becomes a real human power cage (!! Voltage>0I11@ or trouble*).

ただし、サンプリング周波数かそれほど高速でないよう
な場合にはスイッチングノイズか入っても、次のデータ
か人って来る前に各ノードＮ・〜Ｎ４か負の電位に向傷
するため、精度上それ＃１ど問題ににならなかつ几。と
ころか、サンプリング）！［ｌ波数を高くしようとする
と、ノイズにより引張られ几各７−ドの電位か、次のデ
ータが人って来る前に（ロ）伽できなくなってし筐う。However, if the sampling frequency is not very high, even if switching noise occurs, each node N to N4 will be damaged by the negative potential before the next data arrives, so for accuracy 1. Don't worry about it. Actually, sampling)! [If you try to raise the wavenumber, the potential of each node will be pulled by noise, or the voltage will not be able to rise before the next data arrives.

このように。in this way.

一連化するほどノイズか無視できなくなって稍縦か低下
するため、チ曹ツバ比４＆ＡｇＩ鮎の高速化か妨げられ
ていた。　　　　□ なお、制御ＩＩ号φとφが完全に違和関係にあ１１社、
スイッチ開工ＳνＩτ８１に生じるミラー容量によるノ
イズは、スイッチ開工８　ＦＩＴ　Ｅｌ、に生じるノイ
ズによって相殺されることか可能である。とζろか、制
御信号φ社これｔ形成するインバータの遅砥により、制
御信号φより４ゲ一ト遅抵分だけ遅れてしまう。そのた
め、スイッチ開工８Ｆ１１１７８−とＢｌのスイッチン
グノイズ１互に相殺させるようなことか困難であった。The more they are serialized, the more the noise becomes impossible to ignore and the height decreases slightly, which prevents speeding up of Chisotsuba ratio 4 & AgI Ayu. □ In addition, there are 11 companies where Control II No. φ and φ are in a completely unbalanced relationship.
It is possible that the noise caused by the Miller capacitance occurring at the switch opening SvIτ81 can be canceled out by the noise occurring at the switch opening 8FITEl. Moreover, due to the slow grinding of the inverter that forms the control signal φ, the control signal φ lags behind the control signal φ by the delay resistance of the 4 gates. Therefore, it was difficult to cancel out the switching noise of the switch 8F11178- and Bl.

七〇で、この発明に、入力アナログ電圧Ｖｉユと基準電
圧Ｖｒｇ、ｌｋサンプリングするための一対のスイッチ
Ｍ１ｇ１ＦＩＩｉ’Ｔの共通１＃続点と、父流増幅役と
の間に、ＭＩ８ＦＩＴｔ−直列接続し、このＭＩ８７１
１Ｔによってｉツー容量によるスイッチングノイズのビ
ーク亀を低く抑えるようＫすることにより、高速Ｉｌｌ
！Ｉ？ｗ度の動作か可能なチ曹ツバ式比ｌＩＭ回路１ｇ
−１２供することを目的とする。70, in this invention, an MI8FITt-series connection is provided between the common 1# connection point of a pair of switches M1g1FIIi'T for sampling the input analog voltage Viyu and the reference voltage Vrg, lk, and the father current amplifier role. And this MI871
By using 1T to suppress the peak of switching noise caused by the i2 capacitance, high-speed Ill
! I? Chisotsuba type ratio lIM circuit 1g capable of 2 degrees of operation
-12 The purpose is to serve

以下図面に基ついてこの発明【説明する。This invention will be explained below based on the drawings.

＃＆３図に本発明の一央ｍｆｌＡ」に示すもので、纂１
図の従来ガと同一の部位には同一の符号を付して１複し
た説ｔｗａｑａ略する。Figure # & 3 shows the central mflA of the present invention.
The same parts as in the conventional model shown in the figure are given the same reference numerals, and redundant explanations will be omitted.

この実１１１１＋Ｎでは、スイッチＭ工８ＦＩＩＴ８．
とｓ■の共通接続点Ｎｏと、第１のコンデンサＯＩとの
間に、デプレッション型のＭより　Ｆ　１ＣＴ　Ｑ（Ｌ
か直列接続されている。このＭ工８ＦＩＣＴＱ、に、そ
のゲートとソースとが接続さｎており、充電流素子とし
て作用させられる。In this real 1111+N, switch M 8FIIT8.
F 1CT Q(L
or connected in series. The gate and source are connected to this circuit 8FICTQ, and it is made to act as a charging current element.

また、バイアス電圧ｖ、’１供給するバイアス電圧発生
回路３とし、て、出力が入力端子に帰還されるように接
続されたインバータ４か用いらｎている。このバイアス
電圧ｖＢＫよって、各増幅段１ａ〜１ｄは、インバータ
２１〜２ｄの各動作軸ｖＩＩが最も望ましい直流領域と
なるようＫされる。Further, the bias voltage generating circuit 3 which supplies the bias voltage v,'1 includes an inverter 4 connected so that its output is fed back to the input terminal. With this bias voltage vBK, each of the amplification stages 1a to 1d is set so that each operating axis vII of the inverters 21 to 2d is in the most desirable DC region.

さらに、各種＠ｈＬｊａ〜１ｄのノードＮ慟〜Ｍ４には
、それぞれＭＯ８キャパシタＱｓ〜Ｑ４が接続されてい
る。このＭＯ８キャパシタＱＩ〜Ｑ−は、そｎ、ぞれソ
ースとドレインとか接続されており、ゲートには制ａｍ
号φか印加されている。Furthermore, MO8 capacitors Qs-Q4 are connected to the nodes N-M4 of the various @hLja-1d, respectively. The MO8 capacitors QI to Q- have their sources and drains connected, and the gates have a
The signal φ is applied.

これによって、ＭＯ８キャパシタＱｚ〜Ｑ４の各ゲート
とソースおよびドレインとの間のきツー答Ｉ　Ｃｚ’　
＋　０　／により、各ノードＮ畠〜ＮａＫバイアス電圧
ｖ、２供給するスイッチＭ工８Ｆｍ！ＩＴ８−１””８
０のミラー容量０１＃によるスイッチングノイズか相殺
されるようにされている。As a result, the voltage I Cz' between each gate and source and drain of the MO8 capacitors Qz to Q4 is
+ 0 /, each node N - NaK bias voltage v, 2 supply switch M 8Fm! IT8-1””8
The switching noise caused by the Miller capacitance 01# of 0 is canceled out.

つ普り、スイッチＭＩＳＦＩＩＴ８１１〜８ｓａ　ｔｌ
’制御信号φによってスイッチングさｊるとき、そのゲ
ートとソース間Ｏｉツー容量０１“にょうノ一本 ドＩＳ”””’４の電位か持ちげられる。と仁ろか。Tsuppuri, switch MISFIIT811~8sa tl
When switching is performed by the control signal φ, the potential of the capacitor Oi2 between the gate and source is raised. and Jin Roka.

各ノードＭ、〜ＭａＫ接続されｔｙＯＢキャパシタＱｌ
−Ｑ４のゲートには、逆相の制御１傷号φか印加されて
いる。そのため、Ｍ０８キャパシタＱｌ〜Ｑ４のばツー
容１１０ｇ’　＋　Ｏｓ’による備考変化時のノイズが
、上記スイッチＭ［ＦＩＣ？８１のミラー容量Ｏ１１に
よるスイッチングノイズと逆向きにされる。その結果、
内省のノイズか各インバータ２ａ〜２ａの人力点１１〜
１４に与える影響か相殺されるようＫなる。Each node M, ~MaK is connected to tyOB capacitor Ql
A reverse phase control signal φ is applied to the gate of -Q4. Therefore, the noise caused by the capacitance 110g' + Os' of the M08 capacitors Ql to Q4 at the time of the change is caused by the noise of the switch M [FIC? The switching noise due to the Miller capacitance O11 of 81 is reversed. the result,
Is it the noise of introspection? Each inverter 2a~2a's human power point 11~
K becomes so that the influence on 14 is canceled out.

なお、特に制限されないか、上記Ｍ工ＩＩＩＦＩＩＴ８
＠　　＋　ａｍ　　ｒ　ａｎｔ　〜１１ｇ４＞ＬＵＱ６
ｒｔｔべ”ｃ同一の導電１１（ｎチャンネルｍ）に形成
されている。In addition, if there is no particular restriction, the above M Engineering IIIFIIT8
@ + am r ant ~11g4>LUQ6
The same conductor 11 (n channel m) is formed.

次に、上記−路の動作を説明する。Next, the operation of the above-mentioned path will be explained.

制御信号−が／Ｓイレペルにされると、スイッチＭ工８
ＰＩＩｉＴ８１〜８■か導通されて、各交流増幅段１ａ
〜１ｄのノードＭｌ〜Ｎ４にＩ（イアスミ圧ＶＢか供給
される。また、スイッチＳＳｔ〜８■と同時にスイッチ
ＭＩ８ＰＩＴ８．が導通されて、入力アナログ信号Ｖ　
ｔ　ｎかＭ工８１ＦＩＴＧＬ（ｌ導通ってコンデンサＯ
１の端子に供給される。仁のとき、制御信号−の立上か
りに同期して、スイッチＭ工８ν１ｉＴａ−のミラー容
量により、ノイズか発生される。しかして、ノードＭｅ
　とコンデンサＯＩとの間に設けられ７ｔＭ１８ＦＩＴ
Ｑｄが定電流特性を有しているため、このＭ工８ＦＩテ
Ｑａｔ通過する電流か制限されて、上記ノイズのピーク
［かａｆｃされるようＫなる。When the control signal is set to /S, the switch M8
PIIIiT81 to 8■ are conductive, and each AC amplification stage 1a
The I (Iasumi pressure VB) is supplied to the nodes Ml to N4 of ~1d. Also, the switch MI8PIT8. is turned on at the same time as the switch SSt~8■, and the input analog signal V
t n or M engineering 81FITGL (l conduction and capacitor O
1 terminal. At this time, noise is generated by the mirror capacitance of the switch M8v1iTa- in synchronization with the rising edge of the control signal -. However, node Me
and the capacitor OI.
Since Qd has a constant current characteristic, the current passing through this M8FIte Qat is limited, and the peak of the noise becomes K.

次に制御信号φがロウレベルに、またφかＩ・イレベル
にされる−と、スイッチＭ工ａｙｍτ８１かオフ、８−
かオンされる。これによって、ノードＮ・には基準電圧
ｖｒ、ｆか供給される。七のｔめ、コンデンサ０１の崗
電子間の電圧は、人力電圧Ｖ　ｔ　ｎと基準電圧ｖｒ、
ｆとの差電圧（ｖｉｎ−ｖｒ＠ｆ）にされる。このとき
、スイッチｙ工８Ｆ１テ８■・〜８ｓ４Ｆ１制−信号φ
のロウレベルによってオフされているため、第１のイン
ノ（−夕２ａの人力点Ｍｌの電位”ｊ”（ｖＬｎ−ｖｒ
ｅｆ）になる。Next, when the control signal φ is set to low level and φ is set to I level, switch M aymτ81 is turned off and 8-
or is turned on. As a result, the reference voltages vr and f are supplied to the node N. Seventh t, the voltage across the capacitor 01 is the human voltage V t n and the reference voltage vr,
The voltage difference with f is set to (vin-vr@f). At this time, switch y 8F1 te 8 ■ ~ 8s 4F1 system - signal φ
Since it is turned off by the low level of
ef).

なお、スイッチＭ工８１ＦＩ！ｆＴ　Ｂ、か導通されて
基準電圧ｖｒ、ｆか交流増幅回路に入って来るとき６Ｃ
４、ｉ［ｌ８１ＦＩＴ８．のばツー容童によっテノイズ
か発生されるが、このノイズもＭ工５１ＦＩＩｆＴＱａ
ｔ通過するときにそのピークｍか低減される。In addition, switch M engineering 81FI! When fT B, conducts and the reference voltage vr, f enters the AC amplifier circuit, 6C
4, i[l81FIT8. The noise is generated by Nobatu Yodo, but this noise is also M-51FIIfTQa.
When passing t, its peak m is reduced.

上記コンデンサ０−に供給された差電圧（ｖｌｎ−ｖｒ
ｓｆ）はＩＩＩのインバータ２ａによって増幅され、第
２０コンデンサＯａＫ供給される。ＩＥＩのインバータ
２ａの増暢皐ｋＡｔ　とすると、インバータ２ａの出力
点の電位はＶＢ＋ム・（Ｖｌｎ−ｖｒｅｆ）　Ｋされる
。The differential voltage (vln-vr) supplied to the capacitor 0-
sf) is amplified by the inverter 2a of III and supplied to the 20th capacitor OaK. If the inverter 2a of the IEI is increased by kAt, the potential at the output point of the inverter 2a will be VB+mu·(Vln-vref)K.

このようにして、上記回路においては、人力アナログ電
圧Ｖ　１ｎと基準電圧ｖｒ、ｆとの差電圧か、各交流増
幅段１　ａ　＋　１　ｂ　＊　ｌ　ａ　＊　１　ｄによ
って久々と増幅されて行く。In this way, in the above circuit, the voltage difference between the human-powered analog voltage V 1n and the reference voltages vr, f is amplified for a long time by each AC amplification stage 1 a + 1 b * l a * 1 d.

しかも、上記−路においては、Ｍ工８　ＦＩＩＩＴＢ、
と８１のスイッチングの際に発生されるノイＸノヒ−／
１ｌｉｌｌ、ＭＩＩＦＩＴＱｌによって低諷されるため
、このノイズかはとんど増幅されなくなる。これによっ
て、各交流増幅・段１ａ〜１直におけるインバータ２ａ
〜２４１の動作点への復帰動作か早くなって、負の差電
圧が増−さｎるようになる。Moreover, in the above-mentioned road, M-engine 8 FIIITB,
Noise generated during switching of and 81
1lill and MIIFITQl, this noise will hardly be amplified. As a result, the inverter 2a in each AC amplification stage 1a to 1st
The return operation to the operating point of ~241 becomes faster, and the negative differential voltage increases.

以上説明したようにこの発明に係るチョッパ式比做１路
においては、アナログ電圧ｔサンプリングするためのス
イッチ輩工８７１テのミラー容量によってスイッチング
ノイズか発生されても、そのノイズは低電流物性を示す
ようなＭＩＥｉｌＰｍｌｌ！ＱａＫよって七のピーク値
か低減されるため、人力アナｐグ信号とｊＩ！１ｔＩｓ
電圧との比板増−のｎＷＩＬか向上されるとともに、足
常状態て１ＭＨｚｏような為いサンプリングＩＩＪ波数
で動作させることかで龜るようＫなる。′ しかも、スイッチＭＩＳＦＭＴの共通接続点と交流増幅
回路との藺に接続されたＭ工８Ｆｌｌ？ＱａＦｘ比啄的
時定数か大ｌ！い。そのため、優ρ為な一路面積の増加
によって、スイッチングノイズのビーク箇′に有効にａ
′訳することかて軽・る。As explained above, in the chopper type analog circuit according to the present invention, even if switching noise is generated by the Miller capacitance of the switch 871 for sampling the analog voltage t, the noise exhibits low current physical properties. Like MIEilPmll! Since the peak value of 7 is reduced by QaK, the human analog pg signal and jI! 1tIs
The nWIL ratio with respect to the voltage is improved, and the speed is increased by operating at a sampling IIJ wave number such as 1 MHz under normal conditions. ' Moreover, the M-engine 8Fll connected to the common connection point of the switch MISFMT and the AC amplifier circuit? QaFx has a huge time constant! stomach. Therefore, by increasing the one-way area, it is possible to effectively reduce the peak area of switching noise.
'I don't know how to translate it.

【図面の簡単な説明】[Brief explanation of the drawing]

第１因は従来の千舊ツバ式比Ｉｍ！回路の一例會示す回
路図、１１２図は制Ｗ信号および各点の電位変化を示す
波形図、第３図社本発明に係る子音ツノ（式比菅−路の
一実施ｆＩｔ−示す回路構成図である。 １１〜１６・・・交流増暢股、ｓｉ　％Ｂ＠・・・スイ
ッチＭＩ８ＦＩｌ’ｌ’、Ｑ　、　・Ｍ工ＳシＮ！’ｌ
”、φ、φ・・・制御信号。 第　　１　　図 第　　２　図 第　　３　　図 −Ｃ− みｒThe first reason is the conventional Chigetsuba style comparison Im! A circuit diagram showing an example of the circuit, FIG. 112 is a waveform diagram showing the control W signal and potential changes at each point, and FIG. 11-16...AC increase, si %[email protected] MI8FIl'l', Q, ・Meng SsiN!'l
”, φ, φ...Control signal. Fig. 1 Fig. 2 Fig. 3 Fig.-C-

Claims (1)

【特許請求の範囲】 一方の電極か共通Ｋ１１続され、他方の電極にそれぞれ
アナログ信号が供給されるようｋされている一対のスイ
ッチｙ工８トランジスタと、このＭ工８トランジスタの
共通接続点Ｋｉｌ続さｔ′した交流増幅回路とからなり
、上記スイッチＭｌｌｉｉ）ランジスタのゲート電極に
供給される制御信号によって上記アナログ信号か交互に
サンプリングされ。 上記交流増幅回路によってその差諷圧が増幅されるよう
Ｋされたチョッパ式比横回路であって、上記スイッチＭ
工８トランジスタの共通接続点と上記変流増幅回路との
関ＫＭＩ８）ランジスタカ直列級続されてなる仁とｔ−
％像とする千日ツバ式比壁−路。[Claims] A pair of switch Y-type 8 transistors whose one electrode is connected to the common K11 and analog signals are supplied to the other electrode, and the common connection point Kil of the M-type 8 transistor. The analog signal is alternately sampled by a control signal supplied to the gate electrode of the transistor Mllii). A chopper-type ratio horizontal circuit configured such that the differential pressure thereof is amplified by the AC amplifier circuit, the switch M
The connection between the common connection point of the 8 transistors and the current variable amplifier circuit 8) The connection point between the transistors connected in series and the t-
A thousand days Tsuba-style Bikaku-ro as a % image.