JPS58166813A - チヨツパ式比較回路 - Google Patents
チヨツパ式比較回路Info
- Publication number
- JPS58166813A JPS58166813A JP57049133A JP4913382A JPS58166813A JP S58166813 A JPS58166813 A JP S58166813A JP 57049133 A JP57049133 A JP 57049133A JP 4913382 A JP4913382 A JP 4913382A JP S58166813 A JPS58166813 A JP S58166813A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- noise
- supplied
- voltage
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、2°りのアナログ偏号忙一対のチ曹ツバに
よってサンプリングし、その差電圧’IC9,R増−す
るようにしたチ■ツバ式比I2回路に−する。
よってサンプリングし、その差電圧’IC9,R増−す
るようにしたチ■ツバ式比I2回路に−する。
従来、遂次比M型^/D変換器のような回路においで、
鉤えdIl1図に示すようなチ田ツバ式比験−IIが使
用されてbる。
鉤えdIl1図に示すようなチ田ツバ式比験−IIが使
用されてbる。
このチ曹ツバ式比験回路は、入力アナログ信号V t
nと基準電圧vr*f とt交互にサンプリングするた
めの一対のスイッチM工8Fl!fil 、B。
nと基準電圧vr*f とt交互にサンプリングするた
めの一対のスイッチM工8Fl!fil 、B。
と、このスイッチM工aシ1テB、、B、の共通接続点
yIK厘列II続された複数の交流増幅段Ia、1b+
la*11とからなる。上記各増幅段1a〜1dはそれ
ぞれコンデンサ01〜0番とインバー 12 a〜2d
とKjすaXされて偽る。
yIK厘列II続された複数の交流増幅段Ia、1b+
la*11とからなる。上記各増幅段1a〜1dはそれ
ぞれコンデンサ01〜0番とインバー 12 a〜2d
とKjすaXされて偽る。
また、上記各コンデンサOa〜04とインバータ2a〜
2aとOlamaM M−14にh、スイッチ群81〜
−ロによって上記インバータ2a〜2dの動作点を決定
するためのバイアス電圧VBか供給されるようKされて
いる。
2aとOlamaM M−14にh、スイッチ群81〜
−ロによって上記インバータ2a〜2dの動作点を決定
するためのバイアス電圧VBか供給されるようKされて
いる。
前記スイッチMX111.INTtl、と上記スイッチ
群81〜1114は制御信号φによって、また前記スイ
ッチに工111!8Iは上記制御信号φと逆相の制御信
号φによってオン、オフされる。
群81〜1114は制御信号φによって、また前記スイ
ッチに工111!8Iは上記制御信号φと逆相の制御信
号φによってオン、オフされる。
従って、例えば制御信号−がI・イレペルにされて、ス
イッチング8FIT8−とスイッチ群81〜s14がオ
ンさ4ると、各増幅段11〜1dのノードIJ、%N、
[は、バイアス電圧VBか供給される。着た、仁のとき
スイッチ開工aym’rs。
イッチング8FIT8−とスイッチ群81〜s14がオ
ンさ4ると、各増幅段11〜1dのノードIJ、%N、
[は、バイアス電圧VBか供給される。着た、仁のとき
スイッチ開工aym’rs。
は制御信号φによってオフされているため、ツートムに
は入力アナログ電圧V t nが供給される。
は入力アナログ電圧V t nが供給される。
次に1制御信号φかロウレベルに変化されると、スイッ
チMr8F1丁80 とスイッチ群81〜B口かオフさ
れ、スイッチMI8F11T8自か制御信号φによって
オンされる。すると、ツートムには基準電圧vr、fが
供給され、コンデンサ0―の端子間には、入力アナログ
電圧V t nと基準電圧vr、fとの差電圧(vin
−vr、f )か発生される。この差電圧(vin−v
r@f )に、インバータ2aによって増幅され、第
20増S段lbのコンデンサOaK供給される。このよ
うKして、人力アナログ電圧vinとji準電圧vr、
fo差電圧か、纂1〜纂4の交流増一段1a〜1直によ
って次々と増幅されて行く。
チMr8F1丁80 とスイッチ群81〜B口かオフさ
れ、スイッチMI8F11T8自か制御信号φによって
オンされる。すると、ツートムには基準電圧vr、fが
供給され、コンデンサ0―の端子間には、入力アナログ
電圧V t nと基準電圧vr、fとの差電圧(vin
−vr、f )か発生される。この差電圧(vin−v
r@f )に、インバータ2aによって増幅され、第
20増S段lbのコンデンサOaK供給される。このよ
うKして、人力アナログ電圧vinとji準電圧vr、
fo差電圧か、纂1〜纂4の交流増一段1a〜1直によ
って次々と増幅されて行く。
上記チョッパ式比駿回jli5は、高速動作か可能であ
り、かつ回路山積も小さくて済むため、L8工化された
遂次比智形ム/D変換器に好適である。
り、かつ回路山積も小さくて済むため、L8工化された
遂次比智形ム/D変換器に好適である。
しかしなから、上記のように、一対のチ画ツバsI ・
−■かy工8Pl’I’により構成されている比w−路
KToっては、各スイッチMx81P]Il!8−と8
−のそれぞれのゲートとソースま几框ドレイン関に、−
進上、図中酸層で示すようなiラー容量OS’ + O
−’ か存在する。
−■かy工8Pl’I’により構成されている比w−路
KToっては、各スイッチMx81P]Il!8−と8
−のそれぞれのゲートとソースま几框ドレイン関に、−
進上、図中酸層で示すようなiラー容量OS’ + O
−’ か存在する。
そのため、ガえばM工8FIT8.か、制御ml信号−
によってスイッチングされた時に、上記ばツー容量OM
′【充電させるようなIE流がRされる。
によってスイッチングされた時に、上記ばツー容量OM
′【充電させるようなIE流がRされる。
その結果、y・′点に供給されるべき入力電圧V L
nかイラー容量O1′によって引張られて、謳2図(司
に示すようIc、 N、’点の電位にスイッチングノイ
ズか我われてし盲う。
nかイラー容量O1′によって引張られて、謳2図(司
に示すようIc、 N、’点の電位にスイッチングノイ
ズか我われてし盲う。
一方、交流壇暢毅1a〜1aは非常に感度が艮%Aため
、僅かなノイズでも増幅伝這してし壕う。
、僅かなノイズでも増幅伝這してし壕う。
そのため、狗えはノード11sO電位は、y′点のノイ
ズによって、菖2Ivldlのように変化させられるよ
うにされる。実際には、基準電圧vrslfが入って来
ると龜にも、同様にして、スイッチMIgPKTglの
スイッチング時に、上記とは逆向きのノイズか表われる
ため、ノードM―の波形は更に複雑になる。
ズによって、菖2Ivldlのように変化させられるよ
うにされる。実際には、基準電圧vrslfが入って来
ると龜にも、同様にして、スイッチMIgPKTglの
スイッチング時に、上記とは逆向きのノイズか表われる
ため、ノードM―の波形は更に複雑になる。
そして、上記ノイズのピーク値か為すほど、インバータ
21〜2(lの動作点への戻りか遍くなり、真の人力籠
(!!電圧> 0I11@か困*にされる。
21〜2(lの動作点への戻りか遍くなり、真の人力籠
(!!電圧> 0I11@か困*にされる。
ただし、サンプリング周波数かそれほど高速でないよう
な場合にはスイッチングノイズか入っても、次のデータ
か人って来る前に各ノードN・〜N4か負の電位に向傷
するため、精度上それ#1ど問題ににならなかつ几。と
ころか、サンプリング)![l波数を高くしようとする
と、ノイズにより引張られ几各7−ドの電位か、次のデ
ータが人って来る前に(ロ)伽できなくなってし筐う。
な場合にはスイッチングノイズか入っても、次のデータ
か人って来る前に各ノードN・〜N4か負の電位に向傷
するため、精度上それ#1ど問題ににならなかつ几。と
ころか、サンプリング)![l波数を高くしようとする
と、ノイズにより引張られ几各7−ドの電位か、次のデ
ータが人って来る前に(ロ)伽できなくなってし筐う。
このように。
一連化するほどノイズか無視できなくなって稍縦か低下
するため、チ曹ツバ比4&AgI鮎の高速化か妨げられ
ていた。 □ なお、制御II号φとφが完全に違和関係にあ11社、
スイッチ開工SνIτ81に生じるミラー容量によるノ
イズは、スイッチ開工8 FIT El、に生じるノイ
ズによって相殺されることか可能である。とζろか、制
御信号φ社これt形成するインバータの遅砥により、制
御信号φより4ゲ一ト遅抵分だけ遅れてしまう。そのた
め、スイッチ開工8F11178−とBlのスイッチン
グノイズ1互に相殺させるようなことか困難であった。
するため、チ曹ツバ比4&AgI鮎の高速化か妨げられ
ていた。 □ なお、制御II号φとφが完全に違和関係にあ11社、
スイッチ開工SνIτ81に生じるミラー容量によるノ
イズは、スイッチ開工8 FIT El、に生じるノイ
ズによって相殺されることか可能である。とζろか、制
御信号φ社これt形成するインバータの遅砥により、制
御信号φより4ゲ一ト遅抵分だけ遅れてしまう。そのた
め、スイッチ開工8F11178−とBlのスイッチン
グノイズ1互に相殺させるようなことか困難であった。
七〇で、この発明に、入力アナログ電圧Viユと基準電
圧Vrg、lkサンプリングするための一対のスイッチ
M1g1FIIi’Tの共通1#続点と、父流増幅役と
の間に、MI8FITt−直列接続し、このMI871
1Tによってiツー容量によるスイッチングノイズのビ
ーク亀を低く抑えるようKすることにより、高速Ill
!I?w度の動作か可能なチ曹ツバ式比lIM回路1g
−12供することを目的とする。
圧Vrg、lkサンプリングするための一対のスイッチ
M1g1FIIi’Tの共通1#続点と、父流増幅役と
の間に、MI8FITt−直列接続し、このMI871
1Tによってiツー容量によるスイッチングノイズのビ
ーク亀を低く抑えるようKすることにより、高速Ill
!I?w度の動作か可能なチ曹ツバ式比lIM回路1g
−12供することを目的とする。
以下図面に基ついてこの発明【説明する。
#&3図に本発明の一央mflA」に示すもので、纂1
図の従来ガと同一の部位には同一の符号を付して1複し
た説twaqa略する。
図の従来ガと同一の部位には同一の符号を付して1複し
た説twaqa略する。
この実1111+Nでは、スイッチM工8FIIT8.
とs■の共通接続点Noと、第1のコンデンサOIとの
間に、デプレッション型のMより F 1CT Q(L
か直列接続されている。このM工8FICTQ、に、そ
のゲートとソースとが接続さnており、充電流素子とし
て作用させられる。
とs■の共通接続点Noと、第1のコンデンサOIとの
間に、デプレッション型のMより F 1CT Q(L
か直列接続されている。このM工8FICTQ、に、そ
のゲートとソースとが接続さnており、充電流素子とし
て作用させられる。
また、バイアス電圧v、’1供給するバイアス電圧発生
回路3とし、て、出力が入力端子に帰還されるように接
続されたインバータ4か用いらnている。このバイアス
電圧vBKよって、各増幅段1a〜1dは、インバータ
21〜2dの各動作軸vIIが最も望ましい直流領域と
なるようKされる。
回路3とし、て、出力が入力端子に帰還されるように接
続されたインバータ4か用いらnている。このバイアス
電圧vBKよって、各増幅段1a〜1dは、インバータ
21〜2dの各動作軸vIIが最も望ましい直流領域と
なるようKされる。
さらに、各種@hLja〜1dのノードN慟〜M4には
、それぞれMO8キャパシタQs〜Q4が接続されてい
る。このMO8キャパシタQI〜Q−は、そn、ぞれソ
ースとドレインとか接続されており、ゲートには制am
号φか印加されている。
、それぞれMO8キャパシタQs〜Q4が接続されてい
る。このMO8キャパシタQI〜Q−は、そn、ぞれソ
ースとドレインとか接続されており、ゲートには制am
号φか印加されている。
これによって、MO8キャパシタQz〜Q4の各ゲート
とソースおよびドレインとの間のきツー答I Cz’
+ 0 /により、各ノードN畠〜NaKバイアス電圧
v、2供給するスイッチM工8Fm!IT8−1””8
0のミラー容量01#によるスイッチングノイズか相殺
されるようにされている。
とソースおよびドレインとの間のきツー答I Cz’
+ 0 /により、各ノードN畠〜NaKバイアス電圧
v、2供給するスイッチM工8Fm!IT8−1””8
0のミラー容量01#によるスイッチングノイズか相殺
されるようにされている。
つ普り、スイッチMISFIIT811〜8sa tl
’制御信号φによってスイッチングさjるとき、そのゲ
ートとソース間Oiツー容量01“にょうノ一本 ドIS”””’4の電位か持ちげられる。と仁ろか。
’制御信号φによってスイッチングさjるとき、そのゲ
ートとソース間Oiツー容量01“にょうノ一本 ドIS”””’4の電位か持ちげられる。と仁ろか。
各ノードM、〜MaK接続されtyOBキャパシタQl
−Q4のゲートには、逆相の制御1傷号φか印加されて
いる。そのため、M08キャパシタQl〜Q4のばツー
容110g’ + Os’による備考変化時のノイズが
、上記スイッチM[FIC?81のミラー容量O11に
よるスイッチングノイズと逆向きにされる。その結果、
内省のノイズか各インバータ2a〜2aの人力点11〜
14に与える影響か相殺されるようKなる。
−Q4のゲートには、逆相の制御1傷号φか印加されて
いる。そのため、M08キャパシタQl〜Q4のばツー
容110g’ + Os’による備考変化時のノイズが
、上記スイッチM[FIC?81のミラー容量O11に
よるスイッチングノイズと逆向きにされる。その結果、
内省のノイズか各インバータ2a〜2aの人力点11〜
14に与える影響か相殺されるようKなる。
なお、特に制限されないか、上記M工IIIFIIT8
@ + am r ant 〜11g4>LUQ6
rttべ”c同一の導電11(nチャンネルm)に形成
されている。
@ + am r ant 〜11g4>LUQ6
rttべ”c同一の導電11(nチャンネルm)に形成
されている。
次に、上記−路の動作を説明する。
制御信号−が/Sイレペルにされると、スイッチM工8
PIIiT81〜8■か導通されて、各交流増幅段1a
〜1dのノードMl〜N4にI(イアスミ圧VBか供給
される。また、スイッチSSt〜8■と同時にスイッチ
MI8PIT8.が導通されて、入力アナログ信号V
t nかM工81FITGL(l導通ってコンデンサO
1の端子に供給される。仁のとき、制御信号−の立上か
りに同期して、スイッチM工8ν1iTa−のミラー容
量により、ノイズか発生される。しかして、ノードMe
とコンデンサOIとの間に設けられ7tM18FIT
Qdが定電流特性を有しているため、このM工8FIテ
Qat通過する電流か制限されて、上記ノイズのピーク
[かafcされるようKなる。
PIIiT81〜8■か導通されて、各交流増幅段1a
〜1dのノードMl〜N4にI(イアスミ圧VBか供給
される。また、スイッチSSt〜8■と同時にスイッチ
MI8PIT8.が導通されて、入力アナログ信号V
t nかM工81FITGL(l導通ってコンデンサO
1の端子に供給される。仁のとき、制御信号−の立上か
りに同期して、スイッチM工8ν1iTa−のミラー容
量により、ノイズか発生される。しかして、ノードMe
とコンデンサOIとの間に設けられ7tM18FIT
Qdが定電流特性を有しているため、このM工8FIテ
Qat通過する電流か制限されて、上記ノイズのピーク
[かafcされるようKなる。
次に制御信号φがロウレベルに、またφかI・イレベル
にされる−と、スイッチM工aymτ81かオフ、8−
かオンされる。これによって、ノードN・には基準電圧
vr、fか供給される。七のtめ、コンデンサ01の崗
電子間の電圧は、人力電圧V t nと基準電圧vr、
fとの差電圧(vin−vr@f)にされる。このとき
、スイッチy工8F1テ8■・〜8s4F1制−信号φ
のロウレベルによってオフされているため、第1のイン
ノ(−夕2aの人力点Mlの電位”j”(vLn−vr
ef)になる。
にされる−と、スイッチM工aymτ81かオフ、8−
かオンされる。これによって、ノードN・には基準電圧
vr、fか供給される。七のtめ、コンデンサ01の崗
電子間の電圧は、人力電圧V t nと基準電圧vr、
fとの差電圧(vin−vr@f)にされる。このとき
、スイッチy工8F1テ8■・〜8s4F1制−信号φ
のロウレベルによってオフされているため、第1のイン
ノ(−夕2aの人力点Mlの電位”j”(vLn−vr
ef)になる。
なお、スイッチM工81FI!fT B、か導通されて
基準電圧vr、fか交流増幅回路に入って来るとき6C
4、i[l81FIT8.のばツー容童によっテノイズ
か発生されるが、このノイズもM工51FIIfTQa
t通過するときにそのピークmか低減される。
基準電圧vr、fか交流増幅回路に入って来るとき6C
4、i[l81FIT8.のばツー容童によっテノイズ
か発生されるが、このノイズもM工51FIIfTQa
t通過するときにそのピークmか低減される。
上記コンデンサ0−に供給された差電圧(vln−vr
sf)はIIIのインバータ2aによって増幅され、第
20コンデンサOaK供給される。IEIのインバータ
2aの増暢皐kAt とすると、インバータ2aの出力
点の電位はVB+ム・(Vln−vref) Kされる
。
sf)はIIIのインバータ2aによって増幅され、第
20コンデンサOaK供給される。IEIのインバータ
2aの増暢皐kAt とすると、インバータ2aの出力
点の電位はVB+ム・(Vln−vref) Kされる
。
このようにして、上記回路においては、人力アナログ電
圧V 1nと基準電圧vr、fとの差電圧か、各交流増
幅段1 a + 1 b * l a * 1 dによ
って久々と増幅されて行く。
圧V 1nと基準電圧vr、fとの差電圧か、各交流増
幅段1 a + 1 b * l a * 1 dによ
って久々と増幅されて行く。
しかも、上記−路においては、M工8 FIIITB、
と81のスイッチングの際に発生されるノイXノヒ−/
1lill、MIIFITQlによって低諷されるため
、このノイズかはとんど増幅されなくなる。これによっ
て、各交流増幅・段1a〜1直におけるインバータ2a
〜241の動作点への復帰動作か早くなって、負の差電
圧が増−さnるようになる。
と81のスイッチングの際に発生されるノイXノヒ−/
1lill、MIIFITQlによって低諷されるため
、このノイズかはとんど増幅されなくなる。これによっ
て、各交流増幅・段1a〜1直におけるインバータ2a
〜241の動作点への復帰動作か早くなって、負の差電
圧が増−さnるようになる。
以上説明したようにこの発明に係るチョッパ式比做1路
においては、アナログ電圧tサンプリングするためのス
イッチ輩工871テのミラー容量によってスイッチング
ノイズか発生されても、そのノイズは低電流物性を示す
ようなMIEilPmll!QaKよって七のピーク値
か低減されるため、人力アナpグ信号とjI!1tIs
電圧との比板増−のnWILか向上されるとともに、足
常状態て1MHzoような為いサンプリングIIJ波数
で動作させることかで龜るようKなる。′ しかも、スイッチMISFMTの共通接続点と交流増幅
回路との藺に接続されたM工8Fll?QaFx比啄的
時定数か大l!い。そのため、優ρ為な一路面積の増加
によって、スイッチングノイズのビーク箇′に有効にa
′訳することかて軽・る。
においては、アナログ電圧tサンプリングするためのス
イッチ輩工871テのミラー容量によってスイッチング
ノイズか発生されても、そのノイズは低電流物性を示す
ようなMIEilPmll!QaKよって七のピーク値
か低減されるため、人力アナpグ信号とjI!1tIs
電圧との比板増−のnWILか向上されるとともに、足
常状態て1MHzoような為いサンプリングIIJ波数
で動作させることかで龜るようKなる。′ しかも、スイッチMISFMTの共通接続点と交流増幅
回路との藺に接続されたM工8Fll?QaFx比啄的
時定数か大l!い。そのため、優ρ為な一路面積の増加
によって、スイッチングノイズのビーク箇′に有効にa
′訳することかて軽・る。
第1因は従来の千舊ツバ式比Im!回路の一例會示す回
路図、112図は制W信号および各点の電位変化を示す
波形図、第3図社本発明に係る子音ツノ(式比菅−路の
一実施fIt−示す回路構成図である。 11〜16・・・交流増暢股、si %B@・・・スイ
ッチMI8FIl’l’、Q 、 ・M工SシN!’l
”、φ、φ・・・制御信号。 第 1 図 第 2 図 第 3 図 −C− みr
路図、112図は制W信号および各点の電位変化を示す
波形図、第3図社本発明に係る子音ツノ(式比菅−路の
一実施fIt−示す回路構成図である。 11〜16・・・交流増暢股、si %B@・・・スイ
ッチMI8FIl’l’、Q 、 ・M工SシN!’l
”、φ、φ・・・制御信号。 第 1 図 第 2 図 第 3 図 −C− みr
Claims (1)
- 【特許請求の範囲】 一方の電極か共通K11続され、他方の電極にそれぞれ
アナログ信号が供給されるようkされている一対のスイ
ッチy工8トランジスタと、このM工8トランジスタの
共通接続点Kil続さt′した交流増幅回路とからなり
、上記スイッチMllii)ランジスタのゲート電極に
供給される制御信号によって上記アナログ信号か交互に
サンプリングされ。 上記交流増幅回路によってその差諷圧が増幅されるよう
Kされたチョッパ式比横回路であって、上記スイッチM
工8トランジスタの共通接続点と上記変流増幅回路との
関KMI8)ランジスタカ直列級続されてなる仁とt−
%像とする千日ツバ式比壁−路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57049133A JPS58166813A (ja) | 1982-03-29 | 1982-03-29 | チヨツパ式比較回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57049133A JPS58166813A (ja) | 1982-03-29 | 1982-03-29 | チヨツパ式比較回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58166813A true JPS58166813A (ja) | 1983-10-03 |
JPH0477482B2 JPH0477482B2 (ja) | 1992-12-08 |
Family
ID=12822562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57049133A Granted JPS58166813A (ja) | 1982-03-29 | 1982-03-29 | チヨツパ式比較回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58166813A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8120388B2 (en) | 2003-04-09 | 2012-02-21 | Sony Corporation | Comparator, sample-and-hold circuit, differential amplifier, two-stage amplifier, and analog-to-digital converter |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53114342A (en) * | 1977-03-16 | 1978-10-05 | Hitachi Ltd | Signal detection circuit |
-
1982
- 1982-03-29 JP JP57049133A patent/JPS58166813A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53114342A (en) * | 1977-03-16 | 1978-10-05 | Hitachi Ltd | Signal detection circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8120388B2 (en) | 2003-04-09 | 2012-02-21 | Sony Corporation | Comparator, sample-and-hold circuit, differential amplifier, two-stage amplifier, and analog-to-digital converter |
Also Published As
Publication number | Publication date |
---|---|
JPH0477482B2 (ja) | 1992-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3505120B2 (ja) | 絶対温度、容量及びクロック周波数に比例する基準信号を発生するスイッチトキャパシタバイアス回路 | |
US20010005163A1 (en) | Semiconductor integrated circuit | |
JPH0322103B2 (ja) | ||
JPH05252035A (ja) | 差動増幅器,比較器およびa/d変換器 | |
JPH0159772B2 (ja) | ||
JPS61500144A (ja) | スイツチト・キヤパシタ回路 | |
CN106612119B (zh) | 一种比较器及模数转化器 | |
US6239733B1 (en) | Current interpolation circuit for use in an A/D converter | |
CN112422128A (zh) | 用于模数转换器失调校准的动态比较器及方法 | |
JPS58166813A (ja) | チヨツパ式比較回路 | |
KR940000702B1 (ko) | 조절가능한 cmos 히스테리시스 제한기와, 출력신호 발생방법, 및 신호 처리방법 | |
US6025747A (en) | Logic signal selection circuit | |
JPS5899033A (ja) | 集積回路装置 | |
US4616145A (en) | Adjustable CMOS hysteresis limiter | |
Guo et al. | A current steering CMOS folding amplifier | |
JP4498507B2 (ja) | 差動増幅回路および高温用増幅回路 | |
JPS58115693A (ja) | サンプルホ−ルド回路 | |
JPS6337711A (ja) | アナログ演算回路 | |
JPH0766727A (ja) | 電界効果トランジスタで構成されるアナログ信号のサンプリング回路 | |
JPS592202B2 (ja) | 差動増幅回路 | |
JPH0159773B2 (ja) | ||
JPH02119314A (ja) | ゼロクロス電圧検出装置 | |
JPS60198470A (ja) | 電圧比較器 | |
JPS58111194A (ja) | 半導体装置 | |
JPH0450634B2 (ja) |