JPS58164238A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58164238A JPS58164238A JP4681082A JP4681082A JPS58164238A JP S58164238 A JPS58164238 A JP S58164238A JP 4681082 A JP4681082 A JP 4681082A JP 4681082 A JP4681082 A JP 4681082A JP S58164238 A JPS58164238 A JP S58164238A
- Authority
- JP
- Japan
- Prior art keywords
- film
- groove
- substrate
- semiconductor substrate
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は半導体装置の製造方法に関し、特に高集積度の
半導体装置を提供することのできる素子領域の絶縁物分
離法に関するものである、（ｂｌ 技術の背景 最近半導体装置はＩＣ，Ｌ、８Ｉとますます集積度を高
め、半導体基板上に形成されるパターンは微細化の傾向
となり１寸法精度が要求すれ、工程の簡易化と共に半導
体基板表面における段差を小さくすることが配線切れを
防止する上で不可欠となっている。
半導体装置を提供することのできる素子領域の絶縁物分
離法に関するものである、（ｂｌ 技術の背景 最近半導体装置はＩＣ，Ｌ、８Ｉとますます集積度を高
め、半導体基板上に形成されるパターンは微細化の傾向
となり１寸法精度が要求すれ、工程の簡易化と共に半導
体基板表面における段差を小さくすることが配線切れを
防止する上で不可欠となっている。
（ｃｌ 従来技術と間履点
従来半導体基板上に形成する素子の絶縁分離法として（
１）ＬＯ００８法、（ｚ）Ｌｏｐム８法、（３）ＢＯＸ
法等が公知の方法として知られているが。
１）ＬＯ００８法、（ｚ）Ｌｏｐム８法、（３）ＢＯＸ
法等が公知の方法として知られているが。
（ＩＪは耐酸化性膜を用いて部分的絶縁分離膜を形成す
るに癲して、高温長時間（例えば氷原気中で１１００Ｃ
１時間）の鴎処Ｓｔ行なうために半導体基板に欠陥が生
じやすく、酸化成長が横方向にも進行するから微細加工
が難かしく、かつ半導体基板上−にバーズビークの段差
が生ずる欠点がある。１２１は半導体基板上にレジスト
膜管マスクとしてイオンエツチングして形成した溝にス
パッタ法によって二酸化硼素１１（８１０鵞膜）を充填
するため、スパッタ電力を大きくして、８１０．膜の形
成速度を大きくすると、レジスト膜と８１０１膜を同時
に除去する（リフトオフ）ことが困Ｗ／Ａになることか
ら８１０．膜の形成に長時間を要する欠点があり（勾は
絶縁分離膜として気相化学蒸着法（ＣＶＤ法）によって
Ｓ ｉ Ｏ，膜を形成するが一０ＶＤ工程における熱処
理によって、レジストのリフトオフが困難となり０ＶＤ
−ｓｌｏ、 膜をリフトオフするためにはム１などの
マスクが必要となり工程数が多くなる欠点があった。
るに癲して、高温長時間（例えば氷原気中で１１００Ｃ
１時間）の鴎処Ｓｔ行なうために半導体基板に欠陥が生
じやすく、酸化成長が横方向にも進行するから微細加工
が難かしく、かつ半導体基板上−にバーズビークの段差
が生ずる欠点がある。１２１は半導体基板上にレジスト
膜管マスクとしてイオンエツチングして形成した溝にス
パッタ法によって二酸化硼素１１（８１０鵞膜）を充填
するため、スパッタ電力を大きくして、８１０．膜の形
成速度を大きくすると、レジスト膜と８１０１膜を同時
に除去する（リフトオフ）ことが困Ｗ／Ａになることか
ら８１０．膜の形成に長時間を要する欠点があり（勾は
絶縁分離膜として気相化学蒸着法（ＣＶＤ法）によって
Ｓ ｉ Ｏ，膜を形成するが一０ＶＤ工程における熱処
理によって、レジストのリフトオフが困難となり０ＶＤ
−ｓｌｏ、 膜をリフトオフするためにはム１などの
マスクが必要となり工程数が多くなる欠点があった。
（（１１発明の目的
本発明社上記の問題点を解消する丸め、−酸化硼素（ｓ
ｌｏ）およびポリシロキサンの加熱酸化物で溝１ｋｉＩ
ｉめて素子間分離を行なうことにより。
ｌｏ）およびポリシロキサンの加熱酸化物で溝１ｋｉＩ
ｉめて素子間分離を行なうことにより。
寸法精度よく絶縁物分離領域を形成して工場の簡易化を
はかり、半導体基板表面を平担化して段差による配線の
切れがなく高集積化に適し丸字導体装置の製造方法を提
供することにある。
はかり、半導体基板表面を平担化して段差による配線の
切れがなく高集積化に適し丸字導体装置の製造方法を提
供することにある。
（ｅｌ 発明の構成
本発明は半導体基板表面の所足の領域に耐食刻性膜（レ
ジスト膜）ｔ−被覆し、半導体基板に所要の溝を形成す
る工場、該半導体基板上に一酸化硅素（Ｓｉｎ） ｔ−
被着し、前記レジスト膜上のｓＩ。
ジスト膜）ｔ−被覆し、半導体基板に所要の溝を形成す
る工場、該半導体基板上に一酸化硅素（Ｓｉｎ） ｔ−
被着し、前記レジスト膜上のｓＩ。
をレジスト膜とともにリフトオフして、前記溝にのみ日
１０を充填し１ｇ５Ｉｏを加熱酸化する工程、ポリシロ
キサンを上記半導体基板上に塗布して加熱酸化する工場
とが含まれてなることを特徴とする。
１０を充填し１ｇ５Ｉｏを加熱酸化する工程、ポリシロ
キサンを上記半導体基板上に塗布して加熱酸化する工場
とが含まれてなることを特徴とする。
（ｆ） 発明の実施例
本発明はポリシロキサンの加熱酸化膜は広い溝を平担化
する能力に欠けるが、狭い溝を平担化する能力に優れて
いる点に着目し半導体基板上に形成され九ＩＩＫ予め８
１０を充填し、溝の壁面とＳｈｏとの間に生じえ狭い溝
に前記ポリシロキサン塗膜の加熱酸化膜（ｓｔｏ、）ｔ
ｌｌめることＫより、溝幅の大小和かかわらず半導体基
板表面が平担化され精度よ〈形成され九分離溝が絶縁物
によって満たされえ半導体基板が得られるようにしたも
のであり、以下本発明！−図面を参照にして詳しく説明
する。
する能力に欠けるが、狭い溝を平担化する能力に優れて
いる点に着目し半導体基板上に形成され九ＩＩＫ予め８
１０を充填し、溝の壁面とＳｈｏとの間に生じえ狭い溝
に前記ポリシロキサン塗膜の加熱酸化膜（ｓｔｏ、）ｔ
ｌｌめることＫより、溝幅の大小和かかわらず半導体基
板表面が平担化され精度よ〈形成され九分離溝が絶縁物
によって満たされえ半導体基板が得られるようにしたも
のであり、以下本発明！−図面を参照にして詳しく説明
する。
１１１図ないし纂５ＷＪは本発明の一実施例を説明する
ための工場途中における半導体装置の要部断面図を示し
ている。
ための工場途中における半導体装置の要部断面図を示し
ている。
ＩＩＥ１図において半導体基板１表面の所足の領域に耐
食刻性膜（レジスト膜）２を被覆し、ムｒガスによるイ
オンエツチング法によって半導体基板１上に溝３管形成
し、溝３の寸法は深さ０８μｍ。
食刻性膜（レジスト膜）２を被覆し、ムｒガスによるイ
オンエツチング法によって半導体基板１上に溝３管形成
し、溝３の寸法は深さ０８μｍ。
幅は２〜５００μｍの範囲で形成している。
次いで第２図に示すようにレジスト膜２を半導体基板１
上に残した状態で、シリコン酸化物粉末を蒸着源として
通常の真空蒸着装置を用いて半導体基板１上の全面に０
８μｍの一酸化硅素（ｓｌｏ）４を蒸着によって被着し
ている。次いで半導体基板１全体を硫酸ボイル液に所要
時間浸漬して、レジス）ｉ［２とその上に被着したＳ１
０４を同時にリフトオフして、前記溝３にのみ８１０４
を充填し、引き続いて纂３図に示すように酸素雰囲気中
で９００℃約４時間加熱処理して溝３に充填され７７
Ｓ ｉ Ｏ＆を酸化して化学的、熱的に安定な二酸化硅
素（８１０，）５に変化させえ、又同時に半導体基板１
表面も酸化され厚さ約αｌμのＳｉ０．６が形成してい
る。
上に残した状態で、シリコン酸化物粉末を蒸着源として
通常の真空蒸着装置を用いて半導体基板１上の全面に０
８μｍの一酸化硅素（ｓｌｏ）４を蒸着によって被着し
ている。次いで半導体基板１全体を硫酸ボイル液に所要
時間浸漬して、レジス）ｉ［２とその上に被着したＳ１
０４を同時にリフトオフして、前記溝３にのみ８１０４
を充填し、引き続いて纂３図に示すように酸素雰囲気中
で９００℃約４時間加熱処理して溝３に充填され７７
Ｓ ｉ Ｏ＆を酸化して化学的、熱的に安定な二酸化硅
素（８１０，）５に変化させえ、又同時に半導体基板１
表面も酸化され厚さ約αｌμのＳｉ０．６が形成してい
る。
以上の工場により前記２〜５００μｍの溝３には８１０
．５が充填され、溝３の壁面と８１０．５との間に残さ
れた＃１Ｉ３−１の幅はすべて１μｍ以下となる。
．５が充填され、溝３の壁面と８１０．５との間に残さ
れた＃１Ｉ３−１の幅はすべて１μｍ以下となる。
次に＠４図に示すように半導体基板１上にボリシｏキサ
ノ九とえばテトラエトキシシラン重合体（重量平均分子
量５ＸＩＯ” ）の所要のエタール溶液をスビンコー
トシ、約１００℃で１時間加熱してポリシロキサン塗膜
ツを形成する。次いで第５ｅｌｉｌｌＫ示すように半導
体基４［１ヲ空気中で約９５０℃２時間加熱し、ポリシ
ロキサン塗膜）ｔ−８１０，８に変化させ喪後、全面に
わ九ってプラズマエツチング（○ν、 ＋５１１１０．
）して素子部となる半導体基板表面１−１を露出させ
る。この結果基板表面の凹凸は０１μ峰下となり表面が
平担で素子分離溝がｓｌｏ、によって満たされ九構造の
半導体基板を形成することが可能となる。
ノ九とえばテトラエトキシシラン重合体（重量平均分子
量５ＸＩＯ” ）の所要のエタール溶液をスビンコー
トシ、約１００℃で１時間加熱してポリシロキサン塗膜
ツを形成する。次いで第５ｅｌｉｌｌＫ示すように半導
体基４［１ヲ空気中で約９５０℃２時間加熱し、ポリシ
ロキサン塗膜）ｔ−８１０，８に変化させ喪後、全面に
わ九ってプラズマエツチング（○ν、 ＋５１１１０．
）して素子部となる半導体基板表面１−１を露出させ
る。この結果基板表面の凹凸は０１μ峰下となり表面が
平担で素子分離溝がｓｌｏ、によって満たされ九構造の
半導体基板を形成することが可能となる。
陶、使用するシロ中サンとしてはテトラアルコキシシラ
ン重合体、ポリシルセスキオキサンなどが適当である。
ン重合体、ポリシルセスキオキサンなどが適当である。
（ｇｌ 発鳴の効果
したがって本発明によれば低い半導体基板温度で成膜速
１の大きい蒸着ｓｉｏ＊と狭い＃Ｉｔ平担化する能力に
すぐれたポリシロキサンの加熱酸化物の形成によって微
細加工の困難性の解消、工程の部品化、短縮化が可能に
よシ、又分離溝の幅大小によらず表面が平担で溝が８１
０．によって満九された構造の牛導体基板會形成するこ
とができるので半導体装置の高集積化に大きな効果があ
る。
１の大きい蒸着ｓｉｏ＊と狭い＃Ｉｔ平担化する能力に
すぐれたポリシロキサンの加熱酸化物の形成によって微
細加工の困難性の解消、工程の部品化、短縮化が可能に
よシ、又分離溝の幅大小によらず表面が平担で溝が８１
０．によって満九された構造の牛導体基板會形成するこ
とができるので半導体装置の高集積化に大きな効果があ
る。
１１ＥＩ！Ｅｌ乃至票５図は本発明の製法を示す各工程
の要部断面図である。 図中１は半導体基板、２はレジスト膜、３は溝。 ４は一酸化硅素（Ｓ１０χ５・６・８はｓｌｏ、、）は
ポリシロキサン塗膜 カ １ 図 ＹＪＺ 図 第 づ 図 Ｓ４ 図 第Ｓ国
の要部断面図である。 図中１は半導体基板、２はレジスト膜、３は溝。 ４は一酸化硅素（Ｓ１０χ５・６・８はｓｌｏ、、）は
ポリシロキサン塗膜 カ １ 図 ＹＪＺ 図 第 づ 図 Ｓ４ 図 第Ｓ国
Claims (1)
- 半導体基板表面の所定の領域に耐食刻性Ｉ［Ｖｉ−被覆
し、半導体基板に所要の溝を形成する工程、該半導体基
板上に一酸化硅素會被着し前記耐食刻性膜上の一酸化硅
素を耐食刻性膜とともに除去して前記溝にのみ一酸化硅
素會充填し、該−酸化硅素を加熱酸化する工程、ポリシ
ロキサン會上記半導体基板上に塗布して加熱酸化する工
程とが含まれてなることを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4681082A JPS58164238A (ja) | 1982-03-24 | 1982-03-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4681082A JPS58164238A (ja) | 1982-03-24 | 1982-03-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58164238A true JPS58164238A (ja) | 1983-09-29 |
Family
ID=12757676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4681082A Pending JPS58164238A (ja) | 1982-03-24 | 1982-03-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58164238A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5518950A (en) * | 1994-09-02 | 1996-05-21 | Advanced Micro Devices, Inc. | Spin-on-glass filled trench isolation method for semiconductor circuits |
| CN113228279A (zh) * | 2021-03-31 | 2021-08-06 | 长江存储科技有限责任公司 | 用于形成半导体结构的方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5640261A (en) * | 1979-09-10 | 1981-04-16 | Ibm | Process for separating oxides |
-
1982
- 1982-03-24 JP JP4681082A patent/JPS58164238A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5640261A (en) * | 1979-09-10 | 1981-04-16 | Ibm | Process for separating oxides |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5518950A (en) * | 1994-09-02 | 1996-05-21 | Advanced Micro Devices, Inc. | Spin-on-glass filled trench isolation method for semiconductor circuits |
| CN113228279A (zh) * | 2021-03-31 | 2021-08-06 | 长江存储科技有限责任公司 | 用于形成半导体结构的方法 |
| CN113228279B (zh) * | 2021-03-31 | 2024-04-09 | 长江存储科技有限责任公司 | 用于形成半导体结构的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3969168A (en) | Method for filling grooves and moats used on semiconductor devices | |
| EP0071205B1 (en) | Method for forming high density dielectric isolation | |
| JPS5837987B2 (ja) | 埋設酸化物分離領域の形成方法 | |
| US6740248B2 (en) | Method for etching dielectric films | |
| JPH0799241A (ja) | スマート・パワー・チップ用基板内に絶縁トレンチを形成する方法 | |
| SE457179B (sv) | Foerfarande foer framstaellning av en avsmalnande oeppning i en passiverande glasbelaeggning anordnad oever ytan paa en halvledarstomme | |
| US4972251A (en) | Multilayer glass passivation structure and method for forming the same | |
| JPS58164238A (ja) | 半導体装置の製造方法 | |
| KR20010015458A (ko) | 트렌치 커패시터 제조 프로세스 | |
| JPS59182538A (ja) | 半導体装置およびその製造方法 | |
| JPS6020530A (ja) | 素子分離領域の形成方法 | |
| JPS59182537A (ja) | 半導体装置の製造方法 | |
| JPS6130046A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03153031A (ja) | 半導体装置の製造方法 | |
| JPS6266635A (ja) | 平坦化方法 | |
| JPH0654775B2 (ja) | 半導体装置の製造方法 | |
| JP5007487B2 (ja) | スピンコート方法、低誘電率層間絶縁膜の製造方法、及び、半導体装置の製造方法 | |
| JPH0427703B2 (ja) | ||
| JPH05259154A (ja) | 半導体装置の製造方法 | |
| JPS6056291B2 (ja) | 誘電体絶縁分離基板の製造法 | |
| JPS60117748A (ja) | 半導体装置の製造方法 | |
| JPS60182738A (ja) | 半導体装置の製造方法 | |
| JPH0414829A (ja) | 半導体装置の製造方法 | |
| KR20000027938A (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| JPH07130847A (ja) | 半導体装置およびその製造方法 |