JPS58159150A - 制御記憶装置の診断装置 - Google Patents

制御記憶装置の診断装置

Info

Publication number
JPS58159150A
JPS58159150A JP57043113A JP4311382A JPS58159150A JP S58159150 A JPS58159150 A JP S58159150A JP 57043113 A JP57043113 A JP 57043113A JP 4311382 A JP4311382 A JP 4311382A JP S58159150 A JPS58159150 A JP S58159150A
Authority
JP
Japan
Prior art keywords
register
contents
control storage
address
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57043113A
Other languages
English (en)
Inventor
Yoshinori Murai
村井 義則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP57043113A priority Critical patent/JPS58159150A/ja
Publication of JPS58159150A publication Critical patent/JPS58159150A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、マイクロプログラムを配憶する制御記憶装置
の診断方法に関するものである。
従来より、マイクロプログラムを記憶する制御記憶装置
の診断を行う為の有効な手法はなかった。
それ故に、実際に、マイクロプログラムラ実行する段階
で、その実行順序に従って読み出さハるマイクロ命令の
パリティエラーチェックを行なうのが一般であった。 
ところで、マイクロ命令には、分岐命令が含まれている
ので、制御記憶装置中に格納されているすべてのマイク
ロ命令を読み出してチェックする為には、マイクロプロ
グラムの実行順序を考朦した膨大なシュミレーションプ
ログラムを用意しなければならないという欠点がるる。
また、パリティエラーチェックでは、複数ビットが誤ま
った場合には、エラーとして検出されない場合があると
いう欠点がある。
ここにおいて、本発明は、マイクロ命令の実行順序には
関係なく、制御記憶装置の全領域を短時間に診断するこ
とのできる診断方法を提供しようとするものである。
本発明に係る制御記憶装置の診断方法は、マイクロプロ
グラムシーケンス制御装置に、制御記憶比較装置を結合
させ、マイクロプログラムシーケンス制御装置内で、マ
イクロ命令の実行順序とは無関係に、制御−記憶装置内
のアドレス順に読み出されたマイクロ命令と、制御記憶
比較装置内で、マイクロプログラムシーケンス制御装置
から送られてくるアドレスによって、診断用制御記憶装
置から読み出されたマイクロ命令とを、順次比較するこ
とによって劃−記憶装置の診断を行うことを特徴として
いる。
図は本発明に係る診断方法を実現する丸めの装置の一例
を示す構成ブロック図である。
図において、1はマイクイブログツムの実行順序を制御
するマイクロプログラムシーケンス制御装置、9はこの
/−グ/ス制#装置1に結合する制御記憶比較装置であ
る。 マイクロプロゲラlシーケンス制#装置1におい
て、2はマイクロプログラムを記憶する制御記憶装置、
6はシーケンサ、4はアドレスレジスタで、シーケンサ
6はこのアドレスレジスタ4の内容を制御する。 アド
レスレジスタ4の内容は、制御記憶装置2にアドレス信
号として入力され、そのアドレス信号によって指定され
るアドレス位置のマイクC1令が、制御記憶装置2から
読み出される。 5はマイクロ命令レジスタで、制御記
憶装置2から読み出されたマイクロ命令が、ここに一時
保持される。
6はインクリメント命令レジスタで、アドレスレジスタ
4に結合しており、アドレスレジスタ4の内容を数値1
だけ増加するとともに、演算制御部(図示せず)に対し
、無動作指示を与えるマイクロ命令を保持する。 7は
セレクタで、マイクロ命令レジスタ5及びインクリメン
ト命令レジスタ6からの内容をそれぞれ入力し、そのい
ずれかを選択して出力する。 診断モードにおいては、
このセレクタ7は、常にインクリメント命令レジスタ6
の内容を選択し、これをデコーダ8に与える。
デコーダ8は、入力したマイクロ命令を解読するが、診
断モードにおいては、インクリメント命令レジスタ6か
らの内容を解読し、演算制御部に対して出力される制御
il慣号では無動作指令を与え、シーケンサ6に出力さ
れる信号では、アドレスレジスタ6の内容を1だけ増加
するインクリメント指示を与える。
制御記憶装置の診断を行なう制御記憶比較装置9におい
て、10は正しいマイクロプログラムが制御配憶装置2
と同じアドレス順に格納されている診断用制御記憶装置
で、マイクロプログラムシーケンス制御値flI内のア
ドレスレジスタ4から送られてくるアドレス信号を入力
とし、そのアドレス信号によって指定されるアドレス位
置のマイクロ命令が読み出される。 11は診断用制御
配憶装置10から読み出されたマイクロ命令を一時保持
する診断用マイクロ命令レジスタで、マイクロ命令レジ
スタ5と同じタイミングでデータを取り込む。 12は
比較回路で、マイクロプログラムシーケンス制御装置1
内のマイクロ命令レジスタ5の内容と、診断用マイクロ
命令レジスタ11の内容とを比較する。
このように構成された装置の動作は次の通りである。 
ます、正常動作モードでは、制御記憶装置2から読み出
されたマイクロ命令は、マイクロ命令レジスタ5に一時
保持され、この内容が、セレクタ7を経てデコーダ8に
与えられており、マイクロプログラムの実行順序に従っ
て、マイクロ命令が順次制御41配憶装置2から読み出
され、インクリメント命令レジスタ6の存在は例んら影
響を与えない。
一方診断モードにおいては、インクリメント命令レジス
タ6の内容が常にセレクタ7から出力されているので、
指定番地のマイクロ命令が、マイクロ命令レジスタ5と
診断用マイクロ命令レジスタ11に各々読み出され、比
較回路12において両者の内容が比較される。 比較が
児了すると、アドレスレジスタ4の内容には、数値1が
加えられ、次のアドレス位置の命令が制御記憶装置2と
診断用制御記憶装置10から各々読み出される。アドレ
スレジスタ4の内容が、制御記憶装置i12の最高アド
レス数値を超すと、アドレスレジスタ4の内容を制御記
憶装置2の先頭アドレス値1にリセットするように制御
するので、マイクロ命令の実行順序には関係なく、ル1
]御記憶装置2に格納されているマイクロ命令と、診断
用IIIIIJ#4I記憶装mioに格納されているマ
イクロ命令とが、アドレス順に各々読み出され、比較回
路12において比較される。 比較回路12で、マイク
ロ命令レジスタ5の内容と、診断用マイクロ命令レジス
タ11の内容とが不一致となった場合、比較回路12か
らその旨を表示する信号が出力され、制御記憶装置2の
診断作業を中断する。
以上説明したように、本発明によれば、マイクロ命令の
実行順序には関係なく、制御記憶装置の全領域を短時間
に診断することがでさ、制御配憶装置の故障発見に効果
かめる。
【図面の簡単な説明】
図は本発明に係る診断方法を実現するだめの装置の一例
を示す構成ブロック図である。 1・・・マイクロノロクラムノーケンス制御装置、2・
・・制御記憶装置、  6・・・7−ケンサ、  4・
・・アドレスレジスタ、  5・・・マイクロ6令し/
スタ、6・・・インクリメント命令レジスタ、  7・
・・セレクタ、  8・・・デコーダ、  9・・・A
ll m配憶比較装置、10・・・診断用制御記憶装置
、  11・・・診断用マイクロ酷令レジスタ、  1
2・・・比較回路。 代理人  為 野 伯 −

Claims (1)

    【特許請求の範囲】
  1. (1)マイクロ命令よりなるマイクロプログラムを記憶
    する制御記憶装置と、この制御配憶装置のアドレスを指
    定するアドレスレジスタと、前記制御記憶装置から読み
    出されたマイクロ命令を保持するマイクロ命令レジスタ
    と、前記アドレスレジスタの内存を数値1だけ順次増加
    してゆくように指令するマイクロ命令を保持するインク
    リメント命令レジスタと、このインクリメント命令レジ
    スタの内容又は前記マイクロ命令レジスタの内容を切換
    えて出力するセレクタと、このセレクタから出力される
    内存を解読するデコーダとを含んで構成されるマイクロ
    プログラムンーケンス制御装置、前記制御記憶装置の正
    しいマイクロプログラムを記憶し前記アドレスレジスタ
    の出力するアドレス信号が与えられる診断用制御記憶装
    置と、この診断用制御記憶装置から読み出されたマイク
    ロ命令を保持する診断用マイクロ命令レジスタと、この
    診断用マイクロ命令レジスタの内容と藺配マイクロ命令
    レジスタの内容とを比較する比較器を含んで構成された
    制御記憶比較装置を具備し、診断モードにおいて前記セ
    レクタは前記インクリメント命令レジスタの内容を出力
    し、前記アドレスレジスタの内容を数値1だけ増加する
    ように制御するとともに、このアドレスレジスタの内容
    が前記制御記憶装置の最高アドレス値を超過したとき当
    該アドレスレジスタの内容を前記制御記憶装置の開始ア
    ドレス値にリセットシ、前記制御記憶比較装置において
    前記比較回路は、前記マイクロ命令レジスタの内容と前
    記診断用マイクロ命令レジスタの内容とを順次比較する
    ことによって制御記憶装置の診断を行なうこと1*徴と
    する制御記憶装置の診断方法。
JP57043113A 1982-03-18 1982-03-18 制御記憶装置の診断装置 Pending JPS58159150A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57043113A JPS58159150A (ja) 1982-03-18 1982-03-18 制御記憶装置の診断装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57043113A JPS58159150A (ja) 1982-03-18 1982-03-18 制御記憶装置の診断装置

Publications (1)

Publication Number Publication Date
JPS58159150A true JPS58159150A (ja) 1983-09-21

Family

ID=12654769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57043113A Pending JPS58159150A (ja) 1982-03-18 1982-03-18 制御記憶装置の診断装置

Country Status (1)

Country Link
JP (1) JPS58159150A (ja)

Similar Documents

Publication Publication Date Title
US4933941A (en) Apparatus and method for testing the operation of a central processing unit of a data processing system
JPH0533423B2 (ja)
US3696340A (en) Microprogram execution control for fault diagnosis
JPS621028A (ja) マイクロ制御装置
JPS5849881B2 (ja) デ−タシヨリソウチ
JPH04245324A (ja) 演算装置
JPH0420496B2 (ja)
JPS58159150A (ja) 制御記憶装置の診断装置
JPS5833965B2 (ja) コンピュ−タ診断方法およびその装置
JPS6020771B2 (ja) マイクロ診断方式
JPS6015969B2 (ja) マイクロ命令アドレス生成方式
JPS5931800B2 (ja) 制御メモリ診断方式
JPH0212426A (ja) 中央演算処理装置
JPS62197834A (ja) マイクロプログラム制御装置
JPS6221148B2 (ja)
JPS6143347A (ja) ベクトル命令シミユレ−シヨン方法
JPS6260033A (ja) マイクロプロセツサ制御方式
JPS6326416B2 (ja)
JPS61157944A (ja) マイクロプログラム制御部を有するマイクロプロセツサ
JPS63197247A (ja) マイクロプログラム制御装置
JPH0239812B2 (ja)
JPH01162944A (ja) 自己診断方式
JPS619733A (ja) テスト装置
JPH01147605A (ja) マイクロプログラムシーケンスコントローラ
JPS6379144A (ja) マイクロプロセツサ