JPH04245324A - 演算装置 - Google Patents

演算装置

Info

Publication number
JPH04245324A
JPH04245324A JP3010023A JP1002391A JPH04245324A JP H04245324 A JPH04245324 A JP H04245324A JP 3010023 A JP3010023 A JP 3010023A JP 1002391 A JP1002391 A JP 1002391A JP H04245324 A JPH04245324 A JP H04245324A
Authority
JP
Japan
Prior art keywords
arithmetic
register
bus
instruction
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3010023A
Other languages
English (en)
Other versions
JP3237858B2 (ja
Inventor
Eiji Komoto
湖本　英治
Kazuhiko Maki
槇　和彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP01002391A priority Critical patent/JP3237858B2/ja
Priority to US07/825,976 priority patent/US5307300A/en
Publication of JPH04245324A publication Critical patent/JPH04245324A/ja
Application granted granted Critical
Publication of JP3237858B2 publication Critical patent/JP3237858B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は転送を伴う演算を高速に
実行する演算装置に関するものである。
【０００２】
【従来の技術】従来の演算装置の例を図２に示し、図２
を用いて説明する。
【０００３】まず、制御部２０１の命令デコード回路２
０３は、メモリ２０５から、読み出した命令を解読し信
号として出力する。前記命令は例えば図３のような命令
コードである。解読された前記命令のうち出力するレジ
スタのアドレスとバスの指定命令３０３および３０５は
制御線２０７および制御線２０９により、信号としてレ
ジスタ部に伝わり、レジスタｒ　ｏ　２１１ないしレジ
スタｒｎ　２１９から、２つのレジスタを指定し、レジ
スタのデータを示す信号をＡバス２２１、またはＢバス
２２３にそれぞれ与える。
【０００４】また、３０１の演算部２２５に対する演算
命令は、制御線２２７より、信号として演算部に伝わり
前記Ａバス２２１および前記Ｂバス２２３に与えられた
信号を演算処理後、Ｃバス２２９に演算結果を示す信号
が与えられる。前記Ｃバス２２９に与えられた信号は、
制御線２３１より伝えられる入力するレジスタのアドレ
ス指定命令３０７により、レジスタｒ　ｏ　２１１ない
しレジスタｒ　ｎ　２１９のいずれか所望のレジスタに
書き込まれる。
【０００５】
【発明が解決しようとする課題】しかし、以上の装置で
は、後置演算などの転送を伴う演算命令は非常によく用
いられるにもかかわらず、転送と演算は同時に実行でき
ない。すなわち、転送処理後に演算処理を行うか、また
は、演算処理後に転送処理を行うかのいずれか２サイク
ルでなければ実行できない。
【０００６】例えば、Ｃ言語で、“ｒ　ｏ　＝ｒ１＋＋
ｊ”という命令は、後置演算の命令であり、前記の装置
で実行するならば２サイクルでなければ実行できない。
【０００７】また、前置演算などの演算処理された演算
結果を複数のレジスタに同時に入力する演算命令におい
ても、前記の装置では、２サイクルでなければ実行でき
ない。
【０００８】結局、以上のような演算命令を前記の演算
装置で実行すれば、実行時間の増大になる。
【０００９】本発明は後置演算および前置演算などの演
算命令を同時に実行できる演算装置を提供するものであ
る。
【００１０】
【課題を解決するための手段】本発明はレジスタから与
えられた信号を演算部を介さずに転送する転送バスと、
前記転送バスに与えられた信号と演算部で演算処理され
た演算結果を示す信号を選択的に選ぶ選択器とを導入し
たものである。
【００１１】
【作用】本発明によれば、以上のような転送バスと選択
器を設けたことにより、転送を伴う演算の転送処理と演
算処理を同時に実行できるので、実行時間が短縮し前記
課題を解決できる。
【００１２】
【実施例】以下、本発明の演算装置における転送を伴う
演算命令、すなわち後置演算の実施例を図１を用いて説
明する。
【００１３】まず、制御部１０１の命令デコード回路１
０３は、メモリ１０５から読み出した命令を解読し、信
号として出力する。前記命令は例えば図４のような命令
コードである。（この場合、図４の４０３および４０５
は後置演算の実行命令である。）解読された前記命令の
うち出力するレジスタのアドレスとバスの指定命令４０
７および４０９は制御線１０７および制御線１０９によ
り信号としてレジスタ部に伝わり、レジスタｒ　ｏ　１
１１ないしレジスタｒ　ｎ　１１９から２つのレジスタ
を指定し、レジスタのデータを示す信号をＡバス１２１
またはＢバス１２３にそれぞれ与える。
【００１４】この場合、レジスタｒ　ｏ　１１１とレジ
スタｒ１１１３を指定し、レジスタｒｏ　１１１のデー
タを示す信号がＡバス１２１に、レジスタｒ１１１３の
データを示す信号がＢバス１２３に与えられる場合の例
を示す。
【００１５】また、解読された前記命令のうち演算部１
２５に対する演算命令図４−４０１は制御線１２７より
信号として演算部に伝わりＡバス１２１およびＢバス１
２３に与えられた信号を演算処理後、Ｃバス１２９に演
算結果を示す信号が与えられる。
【００１６】また、解読された前記命令のうち、レジス
タのアドレス指定命令と選択器の選択命令４１１および
４１３は、制御線１３１ないし制御線１３９より信号と
して入力するレジスタの選択器へ伝わり、Ａバスからの
信号が転送されるバス１５１またはＣバス１２９に与え
られた信号のいずれかを選択する。
【００１７】この場合、レジスタｒ２１１５にＡバスか
ら転送された信号が、レジスタｒ３１１７にＣバス１２
９に与えられた信号が、入力される場合を示す。
【００１８】そこで、レジスタｒ２１１５の選択器１４
５は、制御線１３５からの信号により、Ａバスからの信
号が転送されるバス１５１に与えられた信号を選択し、
レジスタｒ３１１７の選択器１４７は、制御線１３７か
らの信号によりＣバス１２９に与えられた信号を選択す
る。
【００１９】また、レジスタ部への入力命令４１５は制
御線１５３よりレジスタ部へ伝わり、前記選択器の選択
した信号をレジスタに入力し、演算が完了する。
【００２０】さらに、本装置で、演算結果を複数のレジ
スタに同時に入力する演算、すなわち前置演算を実行す
る場合の実施例を図１を用いて以下に説明する。
【００２１】まず、制御部１０１の命令デコード回路１
０３は、メモリ１０５から読み出した命令を解読し、信
号として出力する。前記命令は例えば図４のような命令
コードである。（この場合、図４の４０３および４０５
は前置演算の実行命令である。）解読された前記命令の
うち出力するレジスタのアドレスとバスの指定命令４０
７および４０９は制御線１０７および制御線１０９によ
り信号としてレジスタ部に伝わり、レジスタｒ　ｏ　１
１１ないしレジスタｒｎ　１１９から、２つのレジスタ
を指定し、レジスタのデータを示す信号をＡバス１２１
またはＢバス１２３にそれぞれ与える。
【００２２】この場合、レジスタｒ　ｏ　１１１とレジ
スタｒ１１１３を指定し、レジスタｒ　ｏ　１１１のデ
ータを示す信号がＡバス１２１に、レジスタｒ１１１３
のデータを示す信号がＢバス１２３に与えられる場合の
例を示す。
【００２３】また、解読された前記命令のうち演算部１
２５に対する演算命令４０１は制御線１２７より信号と
して演算部に伝わりＡバス１２１およびＢバス１２３に
与えられた信号を、演算処理後、Ｃバス１２９に演算結
果を示す信号が与えられる。
【００２４】また、解読された前記命令のうち、レジス
タのアドレス指定命令と選択器の選択命令４１１および
４１３は、制御線１３１ないし制御線１３９より信号と
して入力するレジスタの選択器へ伝わり、この場合は前
置演算なので前記選択器は、Ｃバス１２９に与えられた
信号を選択する。
【００２５】この場合、レジスタｒ２１１５およびレジ
スタｒ３１１７にＣバス１２９に与えられた信号が入力
される場合を示す。
【００２６】レジスタｒ２１１５の選択器１４５は、制
御線１３１からの信号によりＣバス１２９に与えられた
信号を選択し、また、レジスタｒ３１１７の選択器１４
７は制御線１３７からの信号により、Ｃバス１２９に与
えられた信号を選択する。
【００２７】また、レジスタ部への入力命令４１５は制
御線１５３よりレジスタ部へ伝わり、前記選択器の選択
した信号をレジスタに入力し演算が完了する。
【００２８】次に、本装置で演算結果を単数のレジスタ
に入力する演算、すなわち、一般演算の場合の実施例を
図１を用いて以下に説明する。
【００２９】まず、制御部１０１の命令デコード回路１
０３は、メモリ１０５から読み出した命令を解読し、信
号として出力する。前記命令は例えば図４のような命令
コードである。
【００３０】この場合、一般演算命令は、前置演算命令
もしくは後置演算命令４０３の非実行命令４０５である
。
【００３１】解読された前記命令のうち出力するレジス
タのアドレスとバスの指定命令４０７および４０９は制
御線１０７および制御線１０９により信号としてレジス
タ部に伝わり、レジスタｒ　ｏ　ないしレジスタｒ　ｎ
　１１９から２つのレジスタを指定し、レジスタのデー
タを示す信号をＡバス１２１またはＢバス１２３にそれ
ぞれ与える。
【００３２】また、解読された前記命令のうち演算部１
２５に対する演算命令４０１は制御線１２７より信号と
して演算部に伝わり、Ａバス１２１およびＢバス１２３
に与えられた信号を演算処理し、演算結果を示す信号を
Ｃバス１２９に与える。
【００３３】また、解読された前記命令のうち、レジス
タのアドレス指定命令と選択器の選択命令４１１は、入
力するレジスタの選択器へ伝わり、この場合は、一般演
算なので、前記選択器はＣバス１２９に与えられた信号
を選択する。
【００３４】この場合、レジスタｒ２１１５にＣバス１
２９に与えられた信号が入力される場合を示す。
【００３５】レジスタｒ２１１５の選択器１４５は、制
御線１３１からの信号によりＣバス１２９に与えられた
信号を選択する。
【００３６】また、レジスタ部への入力命令図４．４１
５は制御線１５３よりレジスタ部へ伝わり、前記選択器
の選択した信号をレジスタに入力し、演算が完了する。
【００３７】
【発明の効果】以上詳細に説明したように、本発明は、
レジスタのデータを示す信号を演算部を介さずに転送す
る転送バスと、前記転送バスに与えられた信号と演算部
で演算処理された演算結果を示す信号を選択的に選ぶ選
択器を設けたことにより、後置演算などの転送を伴う演
算において、転送と演算を同時に実行できるので、すな
わち１サイクルで実行できるので、実行時間の短縮にな
る。
【００３８】また、本発明は、前置演算などの演算処理
された演算結果を示す信号を複数のレジスタに同時に入
力する演算命令においても、１サイクルで実行できるの
で、実行時間の短縮になる。
【００３９】以上のように、本発明は転送を伴う演算お
よび演算結果をレジスタに同時に入力するような演算を
実行する場合、実行時間の短縮という効果を有する。
【図面の簡単な説明】
【図１】本発明の演算装置の構成を示す図。
【図２】従来の演算装置の構成を示す図。
【図３】従来の演算装置の命令コードの例を示す図。
【図４】本発明の演算装置の命令コードの例を示す図。
【符号の説明】
１０１　　　　制御部 １０３　　　　デコード回路 １０５　　　　メモリ １１１〜１１９　　　　レジスタ １２１、１２３、１２９、１５１　　　　バス１２５　
　　　演算部 １４１〜１４９　　　　選択器 １０７、１０９、１２７、１３１〜１３９　　　　制御
線４０１　　　　演算命令 ４０３　　　　前置演算命令または後置演算命令４０５
　　　　前置演算命令または後置演算命令の実行命令ま
たは非実行命令 ４０７、４０９　　　　出力するレジスタのアドレス指
定命令とバスの指定命令 ４１１、４１３　　　　入力するレジスタのアドレス指
定命令と選択器の選択命令 ４１５　　　　入力命令

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　演算手段を有する演算装置において、
    第１のデータ信号と第２のデータ信号とを演算処理し第
    ３のデータ信号として出力する前記演算手段と、複数の
    レジスタで構成されるレジスタ部と、前記演算装置に前
    置演算を命令する前置演算命令信号と前記演算装置に後
    置演算を命令する後置演算命令信号とを受信する切換手
    段であって、前記前置演算命令信号を受信した時、前記
    レジスタ部へ前記第３のデータ信号を格納し、前記後置
    演算命令信号を受信した時、前記レジスタ部の第１のレ
    ジスタへ前記第１のデータ信号を、前記レジスタ部の第
    ２のレジスタへ前記第３のデータ信号を格納する切換手
    段とを有することを特徴とする演算装置。
JP01002391A 1991-01-30 1991-01-30 演算装置 Expired - Fee Related JP3237858B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP01002391A JP3237858B2 (ja) 1991-01-30 1991-01-30 演算装置
US07/825,976 US5307300A (en) 1991-01-30 1992-01-27 High speed processing unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01002391A JP3237858B2 (ja) 1991-01-30 1991-01-30 演算装置

Publications (2)

Publication Number Publication Date
JPH04245324A true JPH04245324A (ja) 1992-09-01
JP3237858B2 JP3237858B2 (ja) 2001-12-10

Family

ID=11738805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01002391A Expired - Fee Related JP3237858B2 (ja) 1991-01-30 1991-01-30 演算装置

Country Status (2)

Country Link
US (1) US5307300A (ja)
JP (1) JP3237858B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5636150A (en) * 1992-08-06 1997-06-03 Sharp Kabushiki Kaisha Data driven type digital filter unit and data driven type information processor including the same
JP2883784B2 (ja) * 1993-04-27 1999-04-19 株式会社東芝 マイクロコンピュータ
JPH07122973A (ja) * 1993-10-20 1995-05-12 Yamaha Corp デジタル信号処理回路
US5778416A (en) * 1993-12-20 1998-07-07 Motorola, Inc. Parallel process address generator and method
JP3096387B2 (ja) * 1994-01-28 2000-10-10 三菱電機株式会社 数値演算処理装置
US5473557A (en) * 1994-06-09 1995-12-05 Motorola, Inc. Complex arithmetic processor and method
JPH1055352A (ja) * 1996-08-08 1998-02-24 Fuji Xerox Co Ltd 浮動小数点数累積加算装置
US6018755A (en) * 1996-11-14 2000-01-25 Altocom, Inc. Efficient implementation of an FIR filter on a general purpose processor
US6061521A (en) * 1996-12-02 2000-05-09 Compaq Computer Corp. Computer having multimedia operations executable as two distinct sets of operations within a single instruction cycle
US5941938A (en) * 1996-12-02 1999-08-24 Compaq Computer Corp. System and method for performing an accumulate operation on one or more operands within a partitioned register
US5909572A (en) * 1996-12-02 1999-06-01 Compaq Computer Corp. System and method for conditionally moving an operand from a source register to a destination register
US6009505A (en) * 1996-12-02 1999-12-28 Compaq Computer Corp. System and method for routing one operand to arithmetic logic units from fixed register slots and another operand from any register slot
US6173366B1 (en) 1996-12-02 2001-01-09 Compaq Computer Corp. Load and store instructions which perform unpacking and packing of data bits in separate vector and integer cache storage
US6446193B1 (en) * 1997-09-08 2002-09-03 Agere Systems Guardian Corp. Method and apparatus for single cycle processing of data associated with separate accumulators in a dual multiply-accumulate architecture
GB2363924A (en) * 2000-06-20 2002-01-09 Virata Ltd Processor for FIR filtering

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4967343A (en) * 1983-05-18 1990-10-30 International Business Machines Corp. Pipelined parallel vector processor including parallel configured element processors for processing vector elements in parallel fashion
JPS61160176A (ja) * 1984-12-29 1986-07-19 Hitachi Ltd ベクトル処理装置
US4720780A (en) * 1985-09-17 1988-01-19 The Johns Hopkins University Memory-linked wavefront array processor
JPH0622035B2 (ja) * 1985-11-13 1994-03-23 株式会社日立製作所 ベクトル処理装置
US4949292A (en) * 1987-05-14 1990-08-14 Fujitsu Limited Vector processor for processing recurrent equations at a high speed

Also Published As

Publication number Publication date
US5307300A (en) 1994-04-26
JP3237858B2 (ja) 2001-12-10

Similar Documents

Publication Publication Date Title
JPH04245324A (ja) 演算装置
US4967339A (en) Operation control apparatus for a processor having a plurality of arithmetic devices
JPH0444136A (ja) メモリアクセス制御装置
JPH03288228A (ja) 情報処理装置
JP2985244B2 (ja) 情報処理装置
JPS6015969B2 (ja) マイクロ命令アドレス生成方式
JPH02183332A (ja) プログラムド制御方式
JPH0133852B2 (ja)
JPH0668055A (ja) ディジタル信号処理装置
JP2583614B2 (ja) ベクトル演算装置
JPS6086625A (ja) デ−タ処理装置
JPS59128644A (ja) シ−ケンス制御回路
JPS59191654A (ja) 処理装置
JPH08297583A (ja) 割り込み処理装置およびその方法
JPS60237536A (ja) マイクロプログラム制御デ−タ処理装置
JPS6234239A (ja) 論理定数設定方式
JPH01209534A (ja) データ処理装置の初期化方式
JPH03164945A (ja) データ処理装置
JPS6027966A (ja) データ処理装置
JPS6379144A (ja) マイクロプロセツサ
JPS58154045A (ja) 情報処理装置
JPH0792902A (ja) プログラマブルコントローラ
JPH04181373A (ja) ベクトル処理装置
JPH05334265A (ja) 情報処理装置および情報処理方法
JPS58169243A (ja) 命令処理装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010918

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081005

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees