JPS58158715A - プログラマブル・コントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はプログラマブル・コントローラに関し、特に
シーケンスの論理異常が複数発生した場合の異常表示制
御に関する。

従来のプログラマブル・コントローラにおいては、入出
力機器等の不良によってシーケンス制御異常が発生した
場合にはユーザプログラムでその論理異常を検出し、異
常を呈した入出力機器の番号等を異常情報として表示す
るようにしていた。

しかしながら、このような従来のプログラマブル・コン
トローラにあっては、ユーザプログラムの−巡実行中で
最初に検出された異常に係る異常情報を表示し、その異
常原因が解消しない限り、その表示をリセットできない
構成になっていたために、異常が発生した場合には、当
該装置を全面的に停止せざるを得ず、使用者の立場から
は必ずしも適切とは言えないことがしばしばあった。

つまり、ユーザプログラムの一巡実行中に発生した複数
の異常に対して予めすべての異常状況を把握し、ユーザ
プログラムで異常の種類や異常が生じた制御対象の状況
に応じた判断・処置をとることが困難であった。

その対策として、例えば制御対象毎にその異常が表示で
きるようにし、異常が発生した場合には使用者の判断に
委ねることが考えられるが、これでは表示部が大型化し
、実際的ではない。

この発明は、このような従来の問題点に鑑みてなされた
もので、その目的とするところは、異常が発生した制御
対象個々の番号を１つの表示部に簡単に表示でき、ユー
ザプログラムで異常状況に応じた処置ができるようにし
たプログラマブル・コントローラを提供することで、以
下、この発明の実施例を添付図面に基づいて詳細に説明
する。

第１図は、この発明に係るプログラマブル・コントロー
ラの概略構成を示すブロック図である。

このプログラマブル・コントローラは、ユーザプログラ
ムが格納されるユーザプログラムメモリ１と、外部入力
信号があたえられる入力回路２と、外部出力信号を送出
する出力回路３と、上記入力回路２および出力回路３に
対応した入出力データのバッファメモリとなる入出カメ
モリ４と、上記ユーザプログラムメモリ１の各命令を順
次高速に実行し、上記入出カメモリ４のデータに基づい
て演算処理をし、その処理結果で上記入出カメモリ４の
出力データを書換える命令実行手段と、上記入力回路２
の入力データを上記入出カメモリ４の所定エリアに書込
む入力更新手段と、上記入出カメモリ４の所定エリアの
出力データを上記出力回路３にセットする出力更新手段
とを基本的に有している。上記命令実行手段、入力更新
手段および出力更新手段はいわゆるマイクロプロセッサ
で構成されるＣＰＬＩ　（中央処理ユニット）５によっ
て実現される。ＣＰＵ５は命令実行手段および入出力更
新手段としての制御動作の他、定時割込を受けて操作部
６にこの発明に係る故障表示ルーチン等を含んだ後述す
る各種のＯ８処理（オペレーティング・システム）を実
行するもので、その際にＲＡＭであるメモリ７がワーキ
ングメモリとして使用される。

また、上記ユーザプログラムメモリ１にユーザプログラ
ムの一部として任意に設定されるこの発明に係る故障診
断命令は、そのオペレーションコード部の二一モニツク
ＦＡＬで特定され、またそのオペランド部で後述する異
常フラグＦＲ（Ｎ）の番＠Ｎ　（Ｎ−０〜Ｍ）を指定す
るようになっている。以下、故障診断命令をＦＡＬ命令
と称する。

第２図は操作部６のこの発明に係る部分を示す図である
。この操作部６には、異常発生の通報をするための故障
表示ランプ８と、ユーザプログラムの一巡実行中に発生
した異常の数を表示する個数表示部９と、異常状況を呈
した制御対象の番号を自動的に一定の間隔で順番に繰り
返し表示する番号表示部１０と、番号表示部１０への繰
り返し表示を停止させ、特定の番号を継続表示させるた
めのホールドスイッチＨ８Ｗと、以上の各表示部８．９
．１０の表示をリセットし、当該装置をイニシャライズ
するためのリセットスイッチＲ８Ｗとが設けられている
。

第３図は、ＣＰＵ５がこの発明に係る故障表示ルーチン
を実行するために、ワーキングメモリ７に設けられるフ
ラグ等を示すものである。

このワーキングメモリ７には、上記命令実行手段の動作
中において、上記ＦＡＬ命令を実行することにより、任
意の入出力データ間の任意の論理演算の結果でもって個
々にセットまたはリセットされ、かつユーザプログラム
にて論理演算対象として任意に使用でき、格別の番号Ｎ
　（Ｎ−０〜Ｍ）が設けられたＭ個の異常フラグＦＲ（
Ｎ）と、上記命令実行手段の一巡実行毎に異常フラグＦ
Ｒ（Ｎ）をＮ−１からＮ−Ｍまで７ドレツシングして、
ＦＲ（Ｎ）−１になっている異常フラグＦＲ（Ｎ）を検
出するとともに、ＣＰＵ５が定時割込を受付ける度毎に
、ＦＲ（Ｎ）−１になっている異常フラグＦＲ（Ｎ）の
番号Ｎを若い順から表示対象レジスタＤＣＲに格納させ
、これを順次上記番号表示部１０に自動的に一定間隔で
繰り返し表示させるためのアドレスカウンタＡＤＣと、
上記アドレッシングの結果、ＦＲ（Ｎ）−１になってい
る異常フラグＦＲ（Ｎ）が検出されたときセットされて
上記故障表示ランプ８を点灯させ、上記リセットスイッ
チＲ８Ｗの操作でリセットされる故障表示フラグＦと、
上記アドレッシングの結果検出されたＦＲ（Ｎ）−１に
なっている異常フラグＦＲ（Ｎ）の総数を検出し、その
個数を上記個数表示部９に表示させるエラーカウンタＥ
ＲＣと、上記ホールドスイッチＨ８Ｗの操作毎に反転動
作をし、上記番号表示部１０に番号を自動的に一定の間
隔で繰り返し表示させるのか、あるいは、繰り返し表示
を停止させ特定の番号を継続して表示させるのかの制御
を行なうボールドフラグＨＦとがそれぞれ設けられてい
る。

第４図は、ユーザプログラムの一部である故障検出プロ
グラムの一例を継電器ラダーダイヤグラムの形式で表現
したものである。図中Ａの部分は、ＬＤＸＩ、ＡＮＤＸ
２．ＬＤＸ３．０ＲＬＤ、ＡＮＤＸ４の各論理演舞を順
次実行したのちにＦＡｌｏｌを実行し、演算レジスタの
内容によって異常フラグＦＲ（０１）がセットまたはリ
セットされることを示し、またＢの部分は、このＦＡＬ
Ｏｌの実行結果が０ＬＪＴＩＯの入力条件になっており
、これによって例えばブザーを駆動することを示してい
る。このように、この発明に係るユーザプログラムには
任意にＦＡＬ命令が設けられている。

第５図Ａ、ＢはＣＰＵ５によ、９て実行されるシステム
プログラムをこの発明に係る部分を中心に示すフローチ
ャートで、同図Ａはユーザプログラムの一巡実行の過程
における異常検出動作を、また同図８は定時割込によっ
て番号表示部１０に各異常フラグＦＲ（Ｎ＞の番号Ｎを
自動的に更新して、これを繰り返し表示する表示側御動
作をそれぞれ示している。以下、第５図Ａ、Ｂに従って
ＣＰｕ５の制御動作を説明する。

同図Ａにおいて、最初のステップ１０ｏでは、電源投入
を受けて周知の各種イニシャル処理が行なわれ、操作部
６の各表示およびワーキングメモリ７の各フラグやカウ
ンタ等がリセットされる。

ステップ１０１では、入力回路２に与えられている外部
入力信号を入出カメモリ４の所定エリアに取込む入力更
新動作を行なう。続くステップ１０２以降がユーザプロ
グラムの実行ルーチンである。

まずステップ１０２ではユーザプログラムメモリ１の先
頭アドレスから１命令を読出す。読出したユーザ命令が
ＦＡＬ命令やＥＮＤ命令の何れでもない場合には、ステ
ップ１０３→１０４→１゜５と進み、このステップ１０
５でその命令を実行し、ステップ１０９でプログラムカ
ウンタを歩進してステップ１０２に戻り、ユーザプログ
ラムメモリ１から次のユーザ命令を読出す。以上の動作
が繰り返し高速で実行され、各ユーザ命令にょる演算結
果が演算レジスタに残る。

そして、ステップ１０２で読出されたユーザ命令がＦＡ
Ｌ命令であると、ステップ１０３でこれが検出され、ス
テップ１０６に進む。ステップ１０６はＦＡＬ命令に係
る制御対象に異常があったか否かを判断するルーチンで
、それは演算レジスタの内容で判断される。つまり、演
算結果が１であればステップ１０７に進み、異常表示フ
ラグＦＲ（Ｎ＞をセットし、また演算結果が１でなけれ
ば、ステップ１０８で異常表示フラグＦＲ（Ｎ）をリセ
ットする。次いで、ステップ１０９でプログラムカウン
タを歩進してステップ１０２に戻り、次のユーザ命令を
ユーザプログラムメモリ１から読出す。

つまり、ユーザプログラムの最後に挿入されているＥＮ
Ｄ命令がステップ１０４で検出されるまで、ステップ１
０２からステップ１０９まで繰り返し高速で実行され、
所定の論理演算が行なわれるとともに、適宜に実行され
るＦＡＬ命令によプて論理異常が検出される。以上が命
令実行手段の動作である。

次いで、ステップ１０４でＥＮＤ命令が検出されると、
ステップ１１０で命令実行手段の動作によって実行され
た各命令の実行結果に従って入出カメモリ４の出力デー
タを書換え（出力更新手段の動作）、ステップ１１１で
プログラムカウンタをリセットすることでユーザプログ
ラムの周知の一巡実行が完了する。

次のステップ１１２では、故障表示フラグＦが既にセッ
トされているか否かが判断され、その結果Ｎｏであれば
、ステップ１１３がら１１７までの各ルーチンが実行さ
れる。このルーチンでは、異常フラグＦＲ（Ｎ＞の番号
ＮをＯ−ＭまでアドレスカウンタＡＤＣでアドレッシン
グし、ＦＲ（Ｎ）−１になっている異常フラグＦＲ（Ｎ
）の個数をエラーカウンタＥＲＣで計数する。

その結果、ステップ１１８でエラーカウンタＥＲＣが何
も計数していなければステップ１０１に戻り、ユーザプ
ログラムを実行する準備が行なわれる。そして、エラー
カウンタＥＲＣがＦＲ（Ｎ）−１である異常フラグを検
出していれば、ステップ１１９→１２０と進み、故障表
示フラグＦをセットするとともに、操作部６の故障表示
ランプ８を点灯し、個数表示部９にエラーカウンタＥＲ
Ｃの計数値を表示する。次いでステップ１２１でアドレ
スカウンタＡＤＣとホールドフラグＨＦをリセットし、
ステップ１２２の操作員のスイッチ操作に備える。なお
、ステップ１１２の判断結果、ＹＥＳであれば同様にス
テップ１２２に進む。

ステップ１２２はホールドスイッチＨ８Ｗが操作された
か否かを検出するルーチンで、ホールドスイッチＨ８Ｗ
が操作されると、ステップ１２３でホールドフラグＨＦ
の状態がチェックされ、ホールドフラグＨＦがリセット
されていればステップ１２４でこれをセットし、またホ
ールドフラグＨＦがセットされていれば、ステップ１２
５でこれをリセットする・６つまり、ステップ１２２で
ホールドスイッチＨ８Ｗの操作が検出される度に、ホー
ルドフラグＨＦは反転動作をさせられる。このホールド
スイッチＨ８Ｗの操作は、後述の定時割込処理で表示さ
れる異常フラグＦＲ（Ｎ＞の番号の自動更新表示を停止
させ、同一番号を継続表示にするか否かを操作員が判断
して行なうものである。

次のステップ１２６はリセットスイッチＲ８Ｗが操作さ
れたか否かを判断するルーチンで、次のステップ１２７
に進み、上記各種フラグ等のリセット処理が行なわれ、
ステップ１０１に戻る。

次に、同図Ｂにおいて、ＣＰＬ１５が定時割込の中の１
つの割込を受付けると、まずステップ１３０で故障表示
フラグＦがセットされているが否かを判断する。その判
断結果がＮＯであれば、当該装置の制御対象は正常であ
るから、ＣＰＵ５は割込受付前のプログラムに復帰する
。また、その判断結果がＹＥＳであれば、ステップ１３
１でホールドフラグ）ＩＦの状態をチェックする。その
結果ホールドフラグＨＦがリセットされていれば、ステ
ップ１３２→１３３→１３４→１３１→１３２の各ルー
チンの実行によって、ＦＲ（Ｎ＞−１になっている異常
フラグＦＲ（Ｎ）の中で一番若い番号を検出する。次い
でステップ１３５でその番号Ｎを表示対象レジスタＤＣ
Ｒにセットするとともに、ステップ１３６でそれを番号
表示部１０に表示する。そして、ステップ１３７でアド
レスカウンタＡＤＣを歩進して次の割込受付に備える。

次いでＣＰＵ５が次の割込を受付けると、ステップ１３
０を介してステップ１３１に進む。その結果、ホールド
フラグＨＦがセットされてれば、番号表示部１０に表示
されている前回の番号を更新することなく、ＣＰＵ５は
割込受付前のプログラムに復帰する。

そして、ホールドフラグＨＦがリセットされいれば、前
述したようにステップ１３２→１３３→１３４→１３１
→１３２の各ルーチンの実行によって、番号表示部１０
に次に表示すべきＦＲ（Ｎ）−１になっている異常フラ
グの番号を検出し、これをステップ１３５．１３６の各
ルーチンによって番号表示部１０に表示する。そして、
ステップ１３４でＦＲ（Ｎ）−１になっている異常フラ
グの全数が全て検出されると、ステップ１３８でアドレ
スカウンタＡＤＣをリセットし、ステップ１３１に戻る
。

以上のように、ＣＰＵ５が定時割込を受付ける度毎に番
号表示部１０に表示され番号は若い番号から順に自動的
に更新されて一定間隔で表示され、そしてそれが繰り返
される。また、ホールドスイッチＨ８Ｗの操作によって
、番号表示部１０に表示される番号の自動更新が停止さ
れ、同一番号が継続して表示される。

以上詳細に説明したように、この発明によれば、ユーザ
７０グラムの一部としてユーザプログラムに任意に設定
された命令を実行することにより、任意の入出力データ
任意の論理演算の結果でもって、個々にセットまたはリ
セットされ、かつユーザプログラムにて論理演算対象と
して任意に使用でき、格別の番号が割当られた複数の異
常フラグと、上記異常フラグのうちセットされているフ
ラグを検出する検出手段と、上記検出手段で検出された
異常フラグの番号を自動的に一定の間隔で順番に繰り返
し表示する表示手段とを備えたプログラマブル・コント
ローラとしたので、異常が発生した制御対象例々の番号
を１つの表示部に簡単に自動的に更新して表示させるこ
とができ、また任意に同一番号を継続表示させることが
できる。その結果、使用者はすべての異常状況を予め把
握し、ユーザプログラムによって、あるいは使用者のそ
のときの判断によって、異常が生じた制御対象に応じた
適切な判断や処置を取ることが可能となり、従来のもの
に比べて格段に使い勝手の良いプログラマブル・コント
ローラが提供できる。

【図面の簡単な説明】

第１図はこの発明の係るプログラマブル・コントローラ
の概略構成を示すブロック図、第２図は操作部のこの発
明に係る部分を示す概略図、第３図はワーキングメモリ
に設けられるこの発明に係るフラグ等を示す概略図、第
４図はユーザプログラムの一部である故障検出プログラ
ムの一例を継電器ラダー図の形式で表現した概略図、第
５図は上記プログラマブル・コント０−ラの制御動作を
この発明に係る部分のを中心に示すフローチャートで、
同図Ａはユーザプログラムの一巡実行の過程における異
常検出動作を、また同図Ｂを定時割込によって異常フラ
グの各番号を自動的に更新してこれを繰り返し表示する
表示制御動作をそれぞれ示している。 １・・・・・・・・・・・・・・・ユーザプログラムメ
モリ２・・・・・・・・・・・・・・・入力回路３・・
・・・・・・・・・・・・・出力回路４・・・・・・・
・・・・・・・・入出カメモリ５・・・・・・・・・・
・・・・・ＣＰＵ６・・・・・・・・・・・・・・・操
作部７・・・・・・・・・・・・・・・ワーキングメモ
リ８・・・・・・・・・・・・・・・故障表示ランプ１
０・・・・・・・・・・・・番号表示部ＦＲ（Ｎ）・・
・異常フラグ ＡＤＣ・・・・・・・・・アドレスカウンタＥＲＣ・・
・・・・・・・エラーカウンタＤＣＲ・・・・・・・・
・表示対象レジスタＦ・・・・・・・・・・・・・・・
故障表示フラグ第１図

Claims (1)

【特許請求の範囲】
1. （１）ユーザプログラムが格納されるユーザプログラム
   メモリと、外部入力信号が与えられる入力回路と、外部
   出力信号を送出する出力回路と、上記入力回路および出
   力回路に対応した出力データのバッファメモリとなる入
   出カメモリと、上記ユーザプログラムメモリの各命令を
   順次高速に実行し、上記入出カメモリのデータに基づい
   て演算処理をし、その結果で上記入出カメモリの出力デ
   ータを切換える命令実行手段と、上記入力回路の入力デ
   ータを上記入出カメモリの所定エリアに書込む入力更新
   手段と、上記入出カメモリの所定エリアの出力データを
   上記出力回路にセットする出力更新手段とを有するプロ
   グラマブル・コントローラにおいて、ユーザプログラム
   の一部としてユーザプログラムに任意に設定された命令
   を実行することにより、任意の入出力データ任意の論理
   演算の結果でもって、個々にセットまたはリセットされ
   、かつユーザプログラムにて論理演算対象として任意に
   使用でき、格別の番号が割当られた複数の異常フラグと
   、上記異常フラグのうちセットされているフラグを検出
   する検出手段と、上記検出手段で検出された異常フラグ
   の番号を自動的に一定の間隔で順番に繰り返し表示する
   表示手段とを備えたことを特徴とするプログラマブルφ
   コントローラ。