JPS63118955A - コンピユ−タ装置の異常検出方式 - Google Patents
コンピユ−タ装置の異常検出方式Info
- Publication number
- JPS63118955A JPS63118955A JP61265319A JP26531986A JPS63118955A JP S63118955 A JPS63118955 A JP S63118955A JP 61265319 A JP61265319 A JP 61265319A JP 26531986 A JP26531986 A JP 26531986A JP S63118955 A JPS63118955 A JP S63118955A
- Authority
- JP
- Japan
- Prior art keywords
- time
- program
- circuit
- processing
- timeout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 title claims abstract description 26
- 238000001514 detection method Methods 0.000 claims description 7
- 238000012544 monitoring process Methods 0.000 abstract description 5
- 230000002159 abnormal effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 208000002693 Multiple Abnormalities Diseases 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、コンピュータのプログラムまたはシステムの
正常な運転を監視するウォッチトゲ機能に関し、特に、
マルチタスク機能を持ったコンピュータにおいて単一の
監視機能では検出の難しいウォッチトゲ機能の欠点を補
い、複数個の異常を早期にまたは具体的に把握し表示し
、プログラムまたはオペレータによる対応を可能とする
異常検出の方式に関する。
正常な運転を監視するウォッチトゲ機能に関し、特に、
マルチタスク機能を持ったコンピュータにおいて単一の
監視機能では検出の難しいウォッチトゲ機能の欠点を補
い、複数個の異常を早期にまたは具体的に把握し表示し
、プログラムまたはオペレータによる対応を可能とする
異常検出の方式に関する。
従来の技術
従来、この種のウォッチトゲ機能は時間設定回路の設定
時間間隔が一定であったり時間設定回路も一回路を有し
、このタイムアウトでシステムの異常を監視するのみで
あった。
時間間隔が一定であったり時間設定回路も一回路を有し
、このタイムアウトでシステムの異常を監視するのみで
あった。
第2図は従来のウォッチトゲ機能を実現するブロック図
である。第2図において、15は中央処理装置!、 1
6はインタバルタイマ、17は時間設定回路。
である。第2図において、15は中央処理装置!、 1
6はインタバルタイマ、17は時間設定回路。
18は時刻計数回路、19は比較回路、20は割込発生
回路、21は異常表示器をそれぞれ示す。また、22は
クロック信号、23はリセット(1号、24はタイムア
ウト発生信号、25は異常割込み信号、26は異常状態
表示信号である。
回路、21は異常表示器をそれぞれ示す。また、22は
クロック信号、23はリセット(1号、24はタイムア
ウト発生信号、25は異常割込み信号、26は異常状態
表示信号である。
発明が解決しようとする問題点
しかしながら、従来の設定時間間隔が一定のウォッチト
ゲ機能では、システムの運転状態に応じて変動させる必
要のある時間間隔に応じて凡常検出時間を変動させるこ
とはできなかった。また。
ゲ機能では、システムの運転状態に応じて変動させる必
要のある時間間隔に応じて凡常検出時間を変動させるこ
とはできなかった。また。
システムに存在する複数の時間間隔に対して最も長い値
を考慮して異常を判定する設定時間を決定する必要があ
り、このために異常の検出が遅れるという欠点があった
。
を考慮して異常を判定する設定時間を決定する必要があ
り、このために異常の検出が遅れるという欠点があった
。
また1時間設定回路が一回路であるということによって
システムに存在する複数の時間間隔に対してシステムを
代表する値を選択するか、または複数の条件をプログラ
ムによって論理処理を加えウォッチトゲ機能の対象とな
る代表値とする必要があった。これに対して実際のシス
テムでは代表する条件の選択は難しく様々なシステムの
異常に対して有効に動作しない場合があった。一方、複
数の条件をプログラムによって論理処理を加えて対応す
る場合には新たにプログラムのバグを織り込む可能性が
あるといった欠点があった。
システムに存在する複数の時間間隔に対してシステムを
代表する値を選択するか、または複数の条件をプログラ
ムによって論理処理を加えウォッチトゲ機能の対象とな
る代表値とする必要があった。これに対して実際のシス
テムでは代表する条件の選択は難しく様々なシステムの
異常に対して有効に動作しない場合があった。一方、複
数の条件をプログラムによって論理処理を加えて対応す
る場合には新たにプログラムのバグを織り込む可能性が
あるといった欠点があった。
本発明は従来の上記実情に鑑みてなされたちのであり、
従って本発明の目的は、従来の技術に内在する上記諸欠
点を解消することを可能としたコンピュータ装置の新規
な異常検出方式を提供することにある。
従って本発明の目的は、従来の技術に内在する上記諸欠
点を解消することを可能としたコンピュータ装置の新規
な異常検出方式を提供することにある。
問題点を解決するための手段
上記目的を達成する為に、本発明に係る異常検出回路は
、システムの運転状態に即してプログラム別に任意の時
刻にタイムアウト時間をソフトウェアによって設定また
は変更可能にする複数の時間設定回路と、タイムアウト
として検出した異常発生を時間設定回路に対応して外部
に表示するための複数の表示器を持った異常表示器と、
タイムアウトの発生を検出しソフトウェアに知らせる割
込発生回路と、割込の発生時にタイムアウトを発生した
時間設定回路をソフトウェアに入力できる状態出力回路
とを有して構成される。
、システムの運転状態に即してプログラム別に任意の時
刻にタイムアウト時間をソフトウェアによって設定また
は変更可能にする複数の時間設定回路と、タイムアウト
として検出した異常発生を時間設定回路に対応して外部
に表示するための複数の表示器を持った異常表示器と、
タイムアウトの発生を検出しソフトウェアに知らせる割
込発生回路と、割込の発生時にタイムアウトを発生した
時間設定回路をソフトウェアに入力できる状態出力回路
とを有して構成される。
実施例
次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第1図は本発明の一実施例を示すブロック構成図である
。第1図に示した実施例では複数の時間設定回路を3個
として説明する。
。第1図に示した実施例では複数の時間設定回路を3個
として説明する。
第1図を参照するに、参照番号1は中央処理装置、2は
インタバルタイマ、3は時間設定回路。
インタバルタイマ、3は時間設定回路。
4は時刻計数回路、5は比較回路、6は割込発生回路、
7は状態出力回路、8は異常表示器をそれぞれ示す、ま
た、9はクロック信号、10は時間指定信号、11はス
タートストップ信号、 12はタイムアウト発生信号、
13は割込信号、 14は異常状態表示信号である。
7は状態出力回路、8は異常表示器をそれぞれ示す、ま
た、9はクロック信号、10は時間指定信号、11はス
タートストップ信号、 12はタイムアウト発生信号、
13は割込信号、 14は異常状態表示信号である。
システムの管理プログラムは、システムの任意の処理の
起動時にその処理に対応した時間設定値を格納したテー
ブルの値i時間設定回路3に時間指定信号lOを出力す
ることにより設定し、スタートス1〜ツブ信号11で比
較回路5を起動する。この、後に時刻計数回路4がイン
タバルタイマ2のカウントを始める。正常にプログラム
が処理を実施し規定の時間内にその処理が完了すれば、
そのプログラムが管理プログラムに処理の終了を通知し
。
起動時にその処理に対応した時間設定値を格納したテー
ブルの値i時間設定回路3に時間指定信号lOを出力す
ることにより設定し、スタートス1〜ツブ信号11で比
較回路5を起動する。この、後に時刻計数回路4がイン
タバルタイマ2のカウントを始める。正常にプログラム
が処理を実施し規定の時間内にその処理が完了すれば、
そのプログラムが管理プログラムに処理の終了を通知し
。
制御権を管理プログラムに返すときに管理プログラムは
、比較回路5をスタートストップ信号11で時刻計数回
路4の動作を停止させ、任意の回路の監視機能を止める
。
、比較回路5をスタートストップ信号11で時刻計数回
路4の動作を停止させ、任意の回路の監視機能を止める
。
一方、何らかの異常によりプログラムが規定の時間内に
処理を終了することができなかった場合には、時刻計数
回路4がオーバーフローし、比較回路5はタイムアウト
発生信号12を発生させて割込発生回路6によって異常
割込みが発生し、その異常の発生はソフトウェアに通知
される。その後ソフトウェアではシステムで決められた
割込み分析のプログラムが状態出力回路7の信号を入力
し。
処理を終了することができなかった場合には、時刻計数
回路4がオーバーフローし、比較回路5はタイムアウト
発生信号12を発生させて割込発生回路6によって異常
割込みが発生し、その異常の発生はソフトウェアに通知
される。その後ソフトウェアではシステムで決められた
割込み分析のプログラムが状態出力回路7の信号を入力
し。
予め決められた割込み処理に対する復旧処理のプログラ
ムを起動する。このとき、プログラムの動作に関係なく
その異常の発生は状態出力回路7と異常表示器8によっ
て外部に対して表示される。
ムを起動する。このとき、プログラムの動作に関係なく
その異常の発生は状態出力回路7と異常表示器8によっ
て外部に対して表示される。
第3図は上記した第1図に対応して示されたプログラム
とその処理の関連図であり、第4図は異常発生後の動作
フローを示すプログラムのフローチャートである。
とその処理の関連図であり、第4図は異常発生後の動作
フローを示すプログラムのフローチャートである。
発明の効果
以上説明したように、本発明によれば、従来のウォッチ
トゲ機能の動作の開始と終了をプログラムによって任意
のタイミングで制御させ、またその時間の設定をプログ
ラムによって可変とし、それらの時間の設定値を複数固
有することにより。
トゲ機能の動作の開始と終了をプログラムによって任意
のタイミングで制御させ、またその時間の設定をプログ
ラムによって可変とし、それらの時間の設定値を複数固
有することにより。
システムに対する細かい監視時間の設定とそれによる細
かな異常の検出を可能にし、それによる異常に対して早
期処置を可能にする効果が得られる。
かな異常の検出を可能にし、それによる異常に対して早
期処置を可能にする効果が得られる。
第1図は本発明に係る異常検出回路の一実施例を示すブ
ロック構成図、第2図は従来のウォッチトゲ機能を実現
するブロック図、第3図は第1図に対応して示されたプ
ログラムとその処理の関連図、第4図は異常発生後のプ
ログラムのフローチャートである。 100.中央処理装置、2゜0.インタバルタイマ、3
000時間設定回路、4...時刻計数回路、5.、、
比較回路、6600割込発生回路。 700.状態出力回路、801.異常表示器、9゜0.
クロック信号、10. 、 、時間指定信号、 11.
。 。スタートストップ信号、12. 、 、タイムアウト
発生信号、 13. 、。割込み信号、14゜0.異常
状態表示信号、15゜。。中央処理袋fi1.16.
、 、インタバルタイマ、 17. 、。時間設定回路
、 18. 、 。 時刻計数回路、 19. 、 、比較回路、20. 、
、割込発生回路、21. 、 、異常表示回路、 2
2. 、 、クロック信号、 23. 、 、リセット
信号、24. 、 、タイムアウト発生信号、 25.
、 、異常割込み信号、26゜1.異常状態表示信号
、 27. 、 、管理プログラム、28、 、 、異
常の割込み信号によって起動される異常解析処理、 2
9. 、 、31の業務別処理を起動させる開始処理、
30. 、 、終了処理、 32. 、 、14の異常
状態表示信号を人力する異常状態入力処理、33゜1.
異常を解析する異常解析処理、 34. 、 、異常に
対処する異常対応処理
ロック構成図、第2図は従来のウォッチトゲ機能を実現
するブロック図、第3図は第1図に対応して示されたプ
ログラムとその処理の関連図、第4図は異常発生後のプ
ログラムのフローチャートである。 100.中央処理装置、2゜0.インタバルタイマ、3
000時間設定回路、4...時刻計数回路、5.、、
比較回路、6600割込発生回路。 700.状態出力回路、801.異常表示器、9゜0.
クロック信号、10. 、 、時間指定信号、 11.
。 。スタートストップ信号、12. 、 、タイムアウト
発生信号、 13. 、。割込み信号、14゜0.異常
状態表示信号、15゜。。中央処理袋fi1.16.
、 、インタバルタイマ、 17. 、。時間設定回路
、 18. 、 。 時刻計数回路、 19. 、 、比較回路、20. 、
、割込発生回路、21. 、 、異常表示回路、 2
2. 、 、クロック信号、 23. 、 、リセット
信号、24. 、 、タイムアウト発生信号、 25.
、 、異常割込み信号、26゜1.異常状態表示信号
、 27. 、 、管理プログラム、28、 、 、異
常の割込み信号によって起動される異常解析処理、 2
9. 、 、31の業務別処理を起動させる開始処理、
30. 、 、終了処理、 32. 、 、14の異常
状態表示信号を人力する異常状態入力処理、33゜1.
異常を解析する異常解析処理、 34. 、 、異常に
対処する異常対応処理
Claims (1)
- コンピュータ装置において、プログラムによって設定ま
たは変更できるタイムアウト時間を記憶する複数個の時
間設定回路と、インタバルタイマまたは時刻を計数でき
る回路等によって時間を計数し前記時間設定回路と比較
して一致した場合にタイムアウトを検出しプログラムに
知らせる割込み発生回路と、前記複数個の時間設定回路
に応じてプログラムにタイムアウトの発生部位を知らせ
る状態記憶回路と、タイムアウト発生時にはタイムアウ
トの発生部位に対応して外部へ表示可能な表示器とを有
することを特徴としたコンピュータ装置の異常検出方式
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61265319A JPS63118955A (ja) | 1986-11-07 | 1986-11-07 | コンピユ−タ装置の異常検出方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61265319A JPS63118955A (ja) | 1986-11-07 | 1986-11-07 | コンピユ−タ装置の異常検出方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63118955A true JPS63118955A (ja) | 1988-05-23 |
Family
ID=17415540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61265319A Pending JPS63118955A (ja) | 1986-11-07 | 1986-11-07 | コンピユ−タ装置の異常検出方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63118955A (ja) |
-
1986
- 1986-11-07 JP JP61265319A patent/JPS63118955A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5944840A (en) | Continuous monitor for interrupt latency in real time systems | |
JPS5995610A (ja) | 状態表示部を備えた制御装置 | |
JPS63118955A (ja) | コンピユ−タ装置の異常検出方式 | |
JPS63163932A (ja) | 制御用計算機のシステム監視方式 | |
US11656964B2 (en) | Processor with non-intrusive self-testing | |
JP4322606B2 (ja) | ウォッチドッグタイマ | |
JP2737645B2 (ja) | プログラム・デバッグ装置 | |
JPS6232510A (ja) | シ−ケンサの異常診断装置 | |
JPS59109914A (ja) | プラント監視装置 | |
JPS622685Y2 (ja) | ||
JPH0318962Y2 (ja) | ||
JPS5819097B2 (ja) | 電子計算機システム監視方式 | |
JPH0682285B2 (ja) | プログラマブルコントローラ | |
SU881753A1 (ru) | Устройство дл контрол процессора | |
KR0174866B1 (ko) | 티엑스성능 관리시스템의 성능관리 방법 | |
JP2592525B2 (ja) | 共通バスシステムの異常検出回路 | |
JPS58158715A (ja) | プログラマブル・コントロ−ラ | |
JPH03282617A (ja) | プリンタ装置 | |
JPS63241622A (ja) | デ−タ処理装置 | |
JPH01169642A (ja) | 暴走検出回路 | |
JPS5858662A (ja) | 装置試験方式 | |
JPS5868166A (ja) | プロセツサ異常監視装置 | |
JPS63193260A (ja) | 疎結合マルチプロセツサシステムのホストプロセツサ監視方式 | |
JPH02284238A (ja) | プログラムデバグ装置 | |
JPH0445843B2 (ja) |