JPS58142654A - 伝送システム - Google Patents
伝送システムInfo
- Publication number
- JPS58142654A JPS58142654A JP57025211A JP2521182A JPS58142654A JP S58142654 A JPS58142654 A JP S58142654A JP 57025211 A JP57025211 A JP 57025211A JP 2521182 A JP2521182 A JP 2521182A JP S58142654 A JPS58142654 A JP S58142654A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- transmission
- control
- bits
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、１本の伝送路に仲数の局とこれらの局を制
御する１つの制御局が接続された伝送システム、特にそ
の伝送フレームの同ル１をとる手段に関するものである
。
御する１つの制御局が接続された伝送システム、特にそ
の伝送フレームの同ル１をとる手段に関するものである
。
第１図は従来の伝送システムにおける伝送フレームの構
成の一例を示す詣明図である。
成の一例を示す詣明図である。
１フレームはそれぞれｎビットよりなる複数のタイムス
ロットによって構成され、フレームの先頭Ｖｃｉｄ ｎ
ビットの連続する“０″よりなるタイムスロットがある
。普通、このタイムスロットｋ 同期スロットと呼ぶ。
ロットによって構成され、フレームの先頭Ｖｃｉｄ ｎ
ビットの連続する“０″よりなるタイムスロットがある
。普通、このタイムスロットｋ 同期スロットと呼ぶ。
この同期スロットの？＆ ［先頭の”１″のビットと任
意データのｎ−１ビツトより々るタイムスロットが続い
ている。通常、同期スロットの直後のタイムスロットは
制御局からの制御信号伝送のために用いられる。その他
のタイムスロットは各局間の通信信号伝送のために用い
られる。
意データのｎ−１ビツトより々るタイムスロットが続い
ている。通常、同期スロットの直後のタイムスロットは
制御局からの制御信号伝送のために用いられる。その他
のタイムスロットは各局間の通信信号伝送のために用い
られる。
制４１１局以外の局はそれぞれｎビットの連トｎ・する
”０″と、それｖｃＷ？、＜“１ ″を検出することに
よＱＩ リ、伝送フレームの同期をとっていた。
”０″と、それｖｃＷ？、＜“１ ″を検出することに
よＱＩ リ、伝送フレームの同期をとっていた。
従来の伝送システムにおける伝送フレームは以上のよう
に構成されているので、１つのタイムスロット内のデー
タ長が短いと、タイムスロットの先頗の”１″のフレー
ム中に占める割合が無視できなくなり、伝送路利用効率
の低下をきたすという欠点があった。
に構成されているので、１つのタイムスロット内のデー
タ長が短いと、タイムスロットの先頗の”１″のフレー
ム中に占める割合が無視できなくなり、伝送路利用効率
の低下をきたすという欠点があった。
この発明は、上記のような従来のものの欠点を除去する
ため［３されたもので、制御信号の各ビットに同期信号
が重畳するように構成した伝送路利用効率のよい伝送シ
ステムを提供することを目的としている。
ため［３されたもので、制御信号の各ビットに同期信号
が重畳するように構成した伝送路利用効率のよい伝送シ
ステムを提供することを目的としている。
以下、この発明の一実施例を図について説明するＯ
第２図はこの発明の一実施例における伝送フレームの構
成の一例を示す説明図である。Ａｔ ＋ Ｂｉは制御信
号および同期信号用の１ピツト長のタイムスロット、Ｔ
ｏ 、Ｔｔ 、 Ｔ２ 、 ＝−Ｔｋ−１，Ｔｋは１ビ
ツト長のタイムスロットを示す。
成の一例を示す説明図である。Ａｔ ＋ Ｂｉは制御信
号および同期信号用の１ピツト長のタイムスロット、Ｔ
ｏ 、Ｔｔ 、 Ｔ２ 、 ＝−Ｔｋ−１，Ｔｋは１ビ
ツト長のタイムスロットを示す。
第３図は第２図に示す構成のｍ＋１個の伝送フレームの
一例を示す説明図、第４図は第３図に示す伝送フレーム
での制御信号を示す説明図である。
一例を示す説明図、第４図は第３図に示す伝送フレーム
での制御信号を示す説明図である。
伝送路にはＳ。、 Ｓｏ、 Ｔｏｏ、 Ｔ、。、・・・
鑵、 Ｓｍ。
鑵、 Ｓｍ。
・・・＋ １ ｋｍの順に送出される。制御何月はＳ。
、Ｓｌ。
・・・Ｓｍである。
制御局は、伝送フレームケ送出するとき、Ｔｏ。
Ｔ、’ｒ、・・・、Ｔ 、Ｔ では受信した信号音
そ２Ｒ−ＩＲ のまま送出し、Ａｉでは制御信号の各ビットの１に号Ｂ
６ ＋ ８１ ＊ ８２ 、＝・、Ｓｍを送出し、Ｂｉ
では第３図に示すようＫｍ番目までのフレームでＦ
ｉＡｉ の内容の１の補数、ｍ＋１番目のフレームで
ＦｉＡｉの内容と同じ信号を送出する。他の局は、あら
かじめ１フレームの長さを知っており、連続する２ビツ
トの排他的論理和がｍフレーム連続して１であり、ｍ＋
１番目のフレームにおいて０であることを検出し、７１
／−ム同期をとる。更に、ｍ＋１番目のフレームにおけ
る上記排他的論５１ｉ和が０であることを利用して、Ａ
ｉで伝送されてくる制御信号を容易に確認することがで
きる。
そ２Ｒ−ＩＲ のまま送出し、Ａｉでは制御信号の各ビットの１に号Ｂ
６ ＋ ８１ ＊ ８２ 、＝・、Ｓｍを送出し、Ｂｉ
では第３図に示すようＫｍ番目までのフレームでＦ
ｉＡｉ の内容の１の補数、ｍ＋１番目のフレームで
ＦｉＡｉの内容と同じ信号を送出する。他の局は、あら
かじめ１フレームの長さを知っており、連続する２ビツ
トの排他的論理和がｍフレーム連続して１であり、ｍ＋
１番目のフレームにおいて０であることを検出し、７１
／−ム同期をとる。更に、ｍ＋１番目のフレームにおけ
る上記排他的論５１ｉ和が０であることを利用して、Ａ
ｉで伝送されてくる制御信号を容易に確認することがで
きる。
上記実施例では、Ａｔ ＊ Ｂｉタイムスロットｅｌｌ
ｊｌｌ接配置としたが、間隔さえ一定であれば、フレー
ム中のどこに配置してもかまわない。
ｊｌｌ接配置としたが、間隔さえ一定であれば、フレー
ム中のどこに配置してもかまわない。
以上のように、この発明によれば、タイムスロット長が
短い場合、同期制御のだめのタイムスロットが少ｈ〈な
り、伝送路の利用効率が向上するという効果がある。
短い場合、同期制御のだめのタイムスロットが少ｈ〈な
り、伝送路の利用効率が向上するという効果がある。
第１図は従来の伝送システムにおける伝送フレームの構
成の一例を示す贈４明図、第２図はこの発明の一実施例
における伝送フレームの構成の一例を示す説明図、第３
図は第２図に示す構成のｍ＋１個の伝送フレームの一例
を示す説明図、第４図は第３図に示す伝送フレームでの
制御信号を示す説明図である。 代理人 葛 野 信 一
成の一例を示す贈４明図、第２図はこの発明の一実施例
における伝送フレームの構成の一例を示す説明図、第３
図は第２図に示す構成のｍ＋１個の伝送フレームの一例
を示す説明図、第４図は第３図に示す伝送フレームでの
制御信号を示す説明図である。 代理人 葛 野 信 一
Claims (1)
- １本の伝送路に複数の局とこれらの局を制御する１つの
制御局が接続された伝送システムにおいて、制御局が各
伝送フレームの定められた位置の各ビットと上記定めら
れた位置から定められた順番目の各ビットによって制御
信号を構成し、上記定められた位置のビットとこのビッ
トから上記定められた順番目のビットとけｍ（ｍは任意
の整数）フレーム連続して互に反対論理の信号を送出し
ｍ＋１番目のフレームにおいて同−論理の信号を送出す
る手段と、複数の局がそれぞれ上虻制御局から送出され
る各伝送フレームの上記定められた位置の各ビットの信
号と上配定められた位置から定められた順番目の位置の
対応する各ビットの信号との排他的論理和を検出して伝
送フレーム同期をとる手段とを備えたことを特徴とする
伝送システム、 １ｔ１
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57025211A JPS58142654A (ja) | 1982-02-18 | 1982-02-18 | 伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57025211A JPS58142654A (ja) | 1982-02-18 | 1982-02-18 | 伝送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58142654A true JPS58142654A (ja) | 1983-08-24 |
Family
ID=12159621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57025211A Pending JPS58142654A (ja) | 1982-02-18 | 1982-02-18 | 伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58142654A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62154932A (ja) * | 1985-12-27 | 1987-07-09 | Omron Tateisi Electronics Co | 複数の装置相互間のデ−タ伝送システム |
| JPS6412639A (en) * | 1987-07-06 | 1989-01-17 | Omron Tateisi Electronics Co | Digital data transmission exchange system |
-
1982
- 1982-02-18 JP JP57025211A patent/JPS58142654A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62154932A (ja) * | 1985-12-27 | 1987-07-09 | Omron Tateisi Electronics Co | 複数の装置相互間のデ−タ伝送システム |
| JPS6412639A (en) * | 1987-07-06 | 1989-01-17 | Omron Tateisi Electronics Co | Digital data transmission exchange system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4078228A (en) | Loop data highway communication system | |
| US3519750A (en) | Synchronous digital multiplex communication system including switchover | |
| GB1322284A (en) | Multi-loop multiplexed data communication system | |
| GB1229814A (ja) | ||
| GB1047639A (en) | Improvements in or relating to time division transmission systems | |
| US4387466A (en) | Half-duplex digital transmission system | |
| US3953673A (en) | Digital data signalling systems and apparatus therefor | |
| US3688036A (en) | Binary data transmission system and clocking means therefor | |
| JPS58142654A (ja) | 伝送システム | |
| US3975593A (en) | Time division multiplex system and method for the transmission of binary data | |
| JPH0142177B2 (ja) | ||
| US2401454A (en) | Teletypewriter secrecy system | |
| JPS5840859B2 (ja) | デ−タ通信システム | |
| JPH0315868B2 (ja) | ||
| JPS5848925B2 (ja) | スロット・アクセス・デ−タ転送方式 | |
| SU415822A1 (ja) | ||
| JPH02119347A (ja) | ループ形データ伝送方式 | |
| SU840868A2 (ru) | Устройство дл сопр жени | |
| JPS5911222B2 (ja) | マルチフレ−ム同期方式 | |
| CA1189928A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals | |
| JPS5923502B2 (ja) | ル−プ伝送システム | |
| JPS6253530A (ja) | Ｔｄｍａ通信装置の制御用情報発生回路 | |
| JPS595761A (ja) | マルチドロツプ時の速度調整方式 | |
| JPS63100844A (ja) | ル−プ伝送方式におけるビツト同期装置 | |
| JPS58120340A (ja) | フレ−ム伝送方式 |