JPH0142177B2 - - Google Patents
Info
- Publication number
- JPH0142177B2 JPH0142177B2 JP58194835A JP19483583A JPH0142177B2 JP H0142177 B2 JPH0142177 B2 JP H0142177B2 JP 58194835 A JP58194835 A JP 58194835A JP 19483583 A JP19483583 A JP 19483583A JP H0142177 B2 JPH0142177 B2 JP H0142177B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- communication
- clock
- station
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000011144 upstream manufacturing Methods 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 2
- 101000585157 Homo sapiens CST complex subunit STN1 Proteins 0.000 description 12
- 102100021683 Stonin-1 Human genes 0.000 description 12
- 101000820457 Homo sapiens Stonin-2 Proteins 0.000 description 8
- 102100021684 Stonin-2 Human genes 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 3
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/422—Synchronisation for ring networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
＜技術分野＞
本発明は、同期手段を改良したループ形データ
通信システムに関するものである。
通信システムに関するものである。
ループ形データ通信システムは、複数の通信ス
テーシヨンを、通信線によつてループ状に接続
し、このループに、通信フレームを、各通信ステ
ーシヨンで再生しながら循環させるようになつて
いる。このようなデータ通信システムにおいて、
高速のデータ通信を行うときには、クロツクを用
いてデータ通信の同期化が行われる。
テーシヨンを、通信線によつてループ状に接続
し、このループに、通信フレームを、各通信ステ
ーシヨンで再生しながら循環させるようになつて
いる。このようなデータ通信システムにおいて、
高速のデータ通信を行うときには、クロツクを用
いてデータ通信の同期化が行われる。
＜従来例＞
クロツクによつてデータ通信が同期化されたル
ープ形データ通信システムとしては、 「横河技報」Vol.26No.３の105〜110ページに記載
されたようなものが知られている。
ープ形データ通信システムとしては、 「横河技報」Vol.26No.３の105〜110ページに記載
されたようなものが知られている。
この従来例においては、第１図のように、１つ
の通信ステーシヨンSTN１をマスターステーシ
ヨンとし、そこにクロツク回路CLKを設けて、
このクロツク回路のクロツクを通信フレームに含
めて通信し、下流のステーシヨンで次々にクロツ
クを再生して利用することにより、システム全体
を共通のクロツクで動作させるようになつてい
る。
の通信ステーシヨンSTN１をマスターステーシ
ヨンとし、そこにクロツク回路CLKを設けて、
このクロツク回路のクロツクを通信フレームに含
めて通信し、下流のステーシヨンで次々にクロツ
クを再生して利用することにより、システム全体
を共通のクロツクで動作させるようになつてい
る。
このような従来のシステムにおいては、システ
ムを最初に立ちあげるとき、各ステーシヨンのク
ロツクを、順番にそのマスターステーシヨン
STN１のクロツクに一致させなければならない
ので、システム全体のクロツクが共通化されるま
でに、場合によつては１秒程度の時間がかかる。
この時間は、例えば32Mビツト／秒程度の高速の
通信速度を有するデータ通信システムにおいて
は、きわめて長い時間となる。システムがなんら
かの理由で一時的にダウンしたときは、再立ち上
げが行なわれるが、そのときにも、このように長
い立上がり時間がかかることになる。また、クロ
ツク回路の故障は、システムにとつて重大な事故
となるので、冗長化等の信頼性向上のための処置
がとられるが、その場合、一方のクロツク回路が
故障して、他方のクロツク回路に切換えたときに
も、システムの再立ちあげに同様な時間がかか
る。
ムを最初に立ちあげるとき、各ステーシヨンのク
ロツクを、順番にそのマスターステーシヨン
STN１のクロツクに一致させなければならない
ので、システム全体のクロツクが共通化されるま
でに、場合によつては１秒程度の時間がかかる。
この時間は、例えば32Mビツト／秒程度の高速の
通信速度を有するデータ通信システムにおいて
は、きわめて長い時間となる。システムがなんら
かの理由で一時的にダウンしたときは、再立ち上
げが行なわれるが、そのときにも、このように長
い立上がり時間がかかることになる。また、クロ
ツク回路の故障は、システムにとつて重大な事故
となるので、冗長化等の信頼性向上のための処置
がとられるが、その場合、一方のクロツク回路が
故障して、他方のクロツク回路に切換えたときに
も、システムの再立ちあげに同様な時間がかか
る。
＜目 的＞
本発明の目的は、システムの立ちあがり時間が
短い、ループ形データ通信システムを提供するこ
とにある。
短い、ループ形データ通信システムを提供するこ
とにある。
＜要 点＞
本発明は、
複数の通信ステーシヨンが通信線によつてルー
プ状に接続され、各通信ステーシヨンは上流の通
信ステーシヨンから受信した通信フレームを再生
して下流の通信ステーシヨンに送信するループ形
データ通信システムにおいて、 各通信ステーシヨンは、 データ受信器と、 この受信器の出力データが入力されるバツフア
回路と、 受信信号からクロツクを再生して、この再生ク
ロツクを前記データ受信器のデータ受信動作のタ
イミングと前記バツフア回路のデータ入力動作の
タイミングを規制する信号とするクロツク再生器
と、 前記バツフア回路のデータを処理するデータ処
理回路と、 前記データ処理回路による処理済の前記バツフ
ア回路の出力データが入力されるデータ送信器
と、 前記バツフア回路のデータ出力動作のタイミン
グと前記送信器の送信動作のタイミングを規制す
るクロツク信号を生じるクロツク回路と、 前記バツフア回路と前記データ処理回路の動作
を制御する制御回路であつて、受信信号のうち通
信フレームのデータだけをバツフア回路に取込ま
せ、バツフア回路に所定量のデータがたまるたび
に、バツフア回路内のデータの出力動作を開始さ
せ、バツフア回路内のデータがなくなつてから次
に所定量のデータがたまるまではダミービツトの
出力動作を行わせる手段を有する制御回路と を具備するループ形データ通信システム によつて上記の目的を達成したものである。
プ状に接続され、各通信ステーシヨンは上流の通
信ステーシヨンから受信した通信フレームを再生
して下流の通信ステーシヨンに送信するループ形
データ通信システムにおいて、 各通信ステーシヨンは、 データ受信器と、 この受信器の出力データが入力されるバツフア
回路と、 受信信号からクロツクを再生して、この再生ク
ロツクを前記データ受信器のデータ受信動作のタ
イミングと前記バツフア回路のデータ入力動作の
タイミングを規制する信号とするクロツク再生器
と、 前記バツフア回路のデータを処理するデータ処
理回路と、 前記データ処理回路による処理済の前記バツフ
ア回路の出力データが入力されるデータ送信器
と、 前記バツフア回路のデータ出力動作のタイミン
グと前記送信器の送信動作のタイミングを規制す
るクロツク信号を生じるクロツク回路と、 前記バツフア回路と前記データ処理回路の動作
を制御する制御回路であつて、受信信号のうち通
信フレームのデータだけをバツフア回路に取込ま
せ、バツフア回路に所定量のデータがたまるたび
に、バツフア回路内のデータの出力動作を開始さ
せ、バツフア回路内のデータがなくなつてから次
に所定量のデータがたまるまではダミービツトの
出力動作を行わせる手段を有する制御回路と を具備するループ形データ通信システム によつて上記の目的を達成したものである。
＜実施例＞
以下、実施例によつて、本発明を詳細に説明す
る。
る。
＜構 成＞
第２図は、本発明実施例の概念的構成図であ
る。第２図において、STN１〜ｎは通信ステー
シヨンであつて、通信線LINによつてループ状に
接続されている。各ステーシヨンSTNi（ｉ＝１
〜ｎ）は、それぞれ独自のクロツク回路CLKiを
持つており、それらクロツク回路の周波数fiもそ
れぞれ固有のものである。
る。第２図において、STN１〜ｎは通信ステー
シヨンであつて、通信線LINによつてループ状に
接続されている。各ステーシヨンSTNi（ｉ＝１
〜ｎ）は、それぞれ独自のクロツク回路CLKiを
持つており、それらクロツク回路の周波数fiもそ
れぞれ固有のものである。
１つのステーシヨンSTNjについて、内部の主
要な構成を、第３図に示す。第３図において、Ｒ
は受信器、BUFFはバツフア回路、PROはデー
タ処理回路、Ｔは送信器、CTLは制御回路、
CLKはクロツク回路、RPはクロツク再生回路で
ある。
要な構成を、第３図に示す。第３図において、Ｒ
は受信器、BUFFはバツフア回路、PROはデー
タ処理回路、Ｔは送信器、CTLは制御回路、
CLKはクロツク回路、RPはクロツク再生回路で
ある。
受信器Ｒは、通信線LINから受信した信号を、
バツフア回路BUFFに供給する。クロツク再生回
路RPは、受信信号に含まれるクロツク信号に基
づきクロツクを再生して、この再生クロツクを、
受信器Ｒの受信動作のタイミングと、バツフア回
路BUFFのデータ入力動作のタイミングを規定す
る信号として与える。この再生されたクロツクの
周波数は、上流のステーシヨンSTNkのクロツク
の周波数に等しい。
バツフア回路BUFFに供給する。クロツク再生回
路RPは、受信信号に含まれるクロツク信号に基
づきクロツクを再生して、この再生クロツクを、
受信器Ｒの受信動作のタイミングと、バツフア回
路BUFFのデータ入力動作のタイミングを規定す
る信号として与える。この再生されたクロツクの
周波数は、上流のステーシヨンSTNkのクロツク
の周波数に等しい。
バツフア回路BUFFは、フアーストイン・フア
ーストアウト機能を持つものである。制御回路
CTLは、バツフア回路BUFFとデータ処理回路
PROを制御し、通信フレームについて、受信デ
ータの取込みと、送信データの挿入を行わせる。
その他に制御回路は、バツフア回路BUFFとデー
タ処理回路PROについて、後述するような制御
を行う。
ーストアウト機能を持つものである。制御回路
CTLは、バツフア回路BUFFとデータ処理回路
PROを制御し、通信フレームについて、受信デ
ータの取込みと、送信データの挿入を行わせる。
その他に制御回路は、バツフア回路BUFFとデー
タ処理回路PROについて、後述するような制御
を行う。
クロツク回路CLKは、固有の周波数fjをもつ、
ステーシヨンSTNjの独自のクロツク回路であつ
て、そのクロツクでバツフア回路BUFFのデータ
出力動作のタイミングと送信器Ｔの送信動作のタ
イミングを規定するものである。
ステーシヨンSTNjの独自のクロツク回路であつ
て、そのクロツクでバツフア回路BUFFのデータ
出力動作のタイミングと送信器Ｔの送信動作のタ
イミングを規定するものである。
第４図に通信フレームの構成を示す。通信フレ
ームは、固定のビツト数BFの情報によつて構成
され、フレームの先頭にはフレームヘツダFHが
形成される。各通信フレームの末尾には、ビツト
数BDのダミーフレームが付加される。ダミーフ
レームのビツト数BDは、ステーシヨンごとに可
変になつている。
ームは、固定のビツト数BFの情報によつて構成
され、フレームの先頭にはフレームヘツダFHが
形成される。各通信フレームの末尾には、ビツト
数BDのダミーフレームが付加される。ダミーフ
レームのビツト数BDは、ステーシヨンごとに可
変になつている。
このような通信フレームとダミーフレームの組
合せが、通信線LIN上を、複数個直列に循環して
いる。ダミーフレームは通信フレーム間の隙間を
形成する。各ステーシヨンSTNiの制御回路CTL
は、ダミーフレームを切捨てて、通信フレームだ
けをバツフアBUFFに取込ませるとともに、通信
フレームの末尾に対するダミーフレームの付加を
行わせる。このような制御回路の機能は、マイク
ロプログラムなどによつて実現される。
合せが、通信線LIN上を、複数個直列に循環して
いる。ダミーフレームは通信フレーム間の隙間を
形成する。各ステーシヨンSTNiの制御回路CTL
は、ダミーフレームを切捨てて、通信フレームだ
けをバツフアBUFFに取込ませるとともに、通信
フレームの末尾に対するダミーフレームの付加を
行わせる。このような制御回路の機能は、マイク
ロプログラムなどによつて実現される。
＜動 作＞
このように構成されたシステムの動作を説明す
れば、次の通りである。動作説明図を第５図及び
第６図に示す。これらの図は、説明の便宜上ステ
ーシヨンの数を３としたときのシステムの動作状
態図である。第５図において、ステーシヨン
STN１〜３はそれぞれ周波数がf1〜３のクロツ
ク回路を持つており、これらクロツク回路の周波
数の間には、 f1、f2＞f3 の関係があるとする。
れば、次の通りである。動作説明図を第５図及び
第６図に示す。これらの図は、説明の便宜上ステ
ーシヨンの数を３としたときのシステムの動作状
態図である。第５図において、ステーシヨン
STN１〜３はそれぞれ周波数がf1〜３のクロツ
ク回路を持つており、これらクロツク回路の周波
数の間には、 f1、f2＞f3 の関係があるとする。
いま、ステーシヨンSTN３に着目すると、こ
のステーシヨンは、その上流のステーシヨン
STN２から受信した通信フレームのデータを、
ステーシヨンSTN２のクロツクと同じ周波数の
クロツクでバツフアBUFFに取込むとともに、自
己のクロツク回路CLKのクロツクによつて送信
する。このステーシヨンのクロツクの周波数ｆ３
は、上流のステーシヨンSTN２のクロツクの周
波数ｆ２よりも低いから、バツフアBUFFにおい
ては、データの出力速度が、データの入力速度よ
りも遅くなる。
のステーシヨンは、その上流のステーシヨン
STN２から受信した通信フレームのデータを、
ステーシヨンSTN２のクロツクと同じ周波数の
クロツクでバツフアBUFFに取込むとともに、自
己のクロツク回路CLKのクロツクによつて送信
する。このステーシヨンのクロツクの周波数ｆ３
は、上流のステーシヨンSTN２のクロツクの周
波数ｆ２よりも低いから、バツフアBUFFにおい
ては、データの出力速度が、データの入力速度よ
りも遅くなる。
このようなステーシヨンSTN３から送信され
る通信フレームを受信するステーシヨンSTN１
においては、バツフア回路BUFFには、周波数ｆ
３のクロツクでデータの取込みが行われ、周波数
ｆ１のクロツクでデータの出力が行われるから、
データの出力速度は、入力速度よりも速くなる。
このため、ステーシヨンSTN３のバツフア
BUFFの中のデータ量は、他のステーシヨン
STN１，２におけるものよりも多くなる。この
様子を、各ステーシヨンのバツフア回路BUFFに
つき、ハツチングで示す。
る通信フレームを受信するステーシヨンSTN１
においては、バツフア回路BUFFには、周波数ｆ
３のクロツクでデータの取込みが行われ、周波数
ｆ１のクロツクでデータの出力が行われるから、
データの出力速度は、入力速度よりも速くなる。
このため、ステーシヨンSTN３のバツフア
BUFFの中のデータ量は、他のステーシヨン
STN１，２におけるものよりも多くなる。この
様子を、各ステーシヨンのバツフア回路BUFFに
つき、ハツチングで示す。
第６図は、このようなステーシヨンSTN１〜
３の間の通信の様子をさらに詳細に示したもので
ある。第６図において、ステーシヨンSTN２は、
BFビツトの通信フレームをT2＝BF／f2時間で
ステーシヨンSTN３に送信し、それを同じ時間
T2で受信したステーシヨンSTN３は、T3＝BF
〜f3時間でステーシヨンSTN１に送信し、ステ
ーシヨンSTN１は、T3時間で受信した通信フレ
ームをT1＝BF〜f1時間でステーシヨンSTN２に
送信する。各ステーシヨンは、いずれも、受信デ
ータが所定量たまつてから送信を開始するように
なつている。各ステーシヨンは、バツフア回路
BUFFの中に受信データが無いとき、及び受信デ
ータがあつても所定量に達しないうちは、ダミー
フレームのビツトを出力し続けるようになつてい
る。このような各ステーシヨンの動作は、それぞ
れの制御回路の働きによつて実現される。
３の間の通信の様子をさらに詳細に示したもので
ある。第６図において、ステーシヨンSTN２は、
BFビツトの通信フレームをT2＝BF／f2時間で
ステーシヨンSTN３に送信し、それを同じ時間
T2で受信したステーシヨンSTN３は、T3＝BF
〜f3時間でステーシヨンSTN１に送信し、ステ
ーシヨンSTN１は、T3時間で受信した通信フレ
ームをT1＝BF〜f1時間でステーシヨンSTN２に
送信する。各ステーシヨンは、いずれも、受信デ
ータが所定量たまつてから送信を開始するように
なつている。各ステーシヨンは、バツフア回路
BUFFの中に受信データが無いとき、及び受信デ
ータがあつても所定量に達しないうちは、ダミー
フレームのビツトを出力し続けるようになつてい
る。このような各ステーシヨンの動作は、それぞ
れの制御回路の働きによつて実現される。
各ステーシヨンのクロツクの周波数の相違によ
り、送信時間は T1、T2＜T3 となる。
り、送信時間は T1、T2＜T3 となる。
ステーシヨンSTN３は、T3時間で通信フレー
ムの送信を終えると、バツフア回路BUFFにデー
タが無くなつたことによつて、ダミーフレームの
出力を開始するが、ダミーフレームをBD3ビツ
ト出力したところで、次の通信フレームのデータ
がバツフア中に所定量たまるので、また通信フレ
ームの送信を開始する。以下同様な動作を繰返
す。
ムの送信を終えると、バツフア回路BUFFにデー
タが無くなつたことによつて、ダミーフレームの
出力を開始するが、ダミーフレームをBD3ビツ
ト出力したところで、次の通信フレームのデータ
がバツフア中に所定量たまるので、また通信フレ
ームの送信を開始する。以下同様な動作を繰返
す。
ここで、繰返しの周期は、バツフア回路EUFF
にたまつた所定量のデータが一旦零になつてまた
所定量たまるまでの時間であり、通信フレームの
通信時間T3とダミーフレームBD３の通信時間の
和で表わされる。この周期は、上流のステーシヨ
ンSTN２の送信の周期に相当している。ステー
シヨンSTN２の通信の周規は、通信フレームの
通信時間T2とダミーフレームBD２の通信時間の
和であり、これらが等しくなるから、通信フレー
ムの通信時間T3が長くなつた分だけダミーフレ
ームBD３の長さが短縮されることになる。すな
わち、通信フレームの通信時間の差がダミーフレ
ームによつて吸収され、通信の周期の一致化が行
われる。
にたまつた所定量のデータが一旦零になつてまた
所定量たまるまでの時間であり、通信フレームの
通信時間T3とダミーフレームBD３の通信時間の
和で表わされる。この周期は、上流のステーシヨ
ンSTN２の送信の周期に相当している。ステー
シヨンSTN２の通信の周規は、通信フレームの
通信時間T2とダミーフレームBD２の通信時間の
和であり、これらが等しくなるから、通信フレー
ムの通信時間T3が長くなつた分だけダミーフレ
ームBD３の長さが短縮されることになる。すな
わち、通信フレームの通信時間の差がダミーフレ
ームによつて吸収され、通信の周期の一致化が行
われる。
ステーシヨンSTN３とステーシヨンSTN１の
間においても同様に、通信フレームの通信時間
T3とT1の差がダミーフレームBD３とBD１の長
さによつて吸収され、通信の周期の一致化が行わ
れる。この場合は、ステーシヨンSTN１のフレ
ーム通信時間T1が短いので、ダミーフレームBD
１の長さを増して通信周期の一致化が行われる。
間においても同様に、通信フレームの通信時間
T3とT1の差がダミーフレームBD３とBD１の長
さによつて吸収され、通信の周期の一致化が行わ
れる。この場合は、ステーシヨンSTN１のフレ
ーム通信時間T1が短いので、ダミーフレームBD
１の長さを増して通信周期の一致化が行われる。
同様なことが、ステーシヨンSTN１とSTN２
の間でも行われる。従つて、全ステーシヨンの通
信周期が一致化され、実質的なフレーム同期が行
われる。
の間でも行われる。従つて、全ステーシヨンの通
信周期が一致化され、実質的なフレーム同期が行
われる。
このような動作が行なわれるとき、最もクロツ
ク周波数の高いステーシヨンと、最もクロツク周
波数の低いステーシヨンが、隣同志になつたとき
でも、通信フレームの追突やとぎれが生じないよ
うにするために、一定の条件が必要になる。
ク周波数の高いステーシヨンと、最もクロツク周
波数の低いステーシヨンが、隣同志になつたとき
でも、通信フレームの追突やとぎれが生じないよ
うにするために、一定の条件が必要になる。
すなわち、クロツク周波数の最も高いステーシ
ヨンが上流で、クロツク周波数の最も低いステー
シヨンが下流になるとき、通信フレーム間の隙間
が適切でないと、通信フレームの追突が生じ、ま
た、クロツク周波数の最も低いステーシヨンが上
流で、クロツク周波数の最も高いステーシヨンが
下流になるときは、バツフア回路中のデータの蓄
積量が適切でないと、通信フレームのとぎれを生
じる。
ヨンが上流で、クロツク周波数の最も低いステー
シヨンが下流になるとき、通信フレーム間の隙間
が適切でないと、通信フレームの追突が生じ、ま
た、クロツク周波数の最も低いステーシヨンが上
流で、クロツク周波数の最も高いステーシヨンが
下流になるときは、バツフア回路中のデータの蓄
積量が適切でないと、通信フレームのとぎれを生
じる。
そこで、通信フレームの追突を生じないように
するための条件を求めると、上流のステーシヨン
が通信フレームBFとダミーフレームBDを、周波
数fmaxのクロツクで通信する時間が、下流のス
テーシヨンが通信フレームBFを周波数fminのク
ロツクで通信する時間よりも長ければよいから、 （BF＋BD）／fmax＞BF／fmin (1) である。したがつて、この関係から、次式の条件
が得られる。
するための条件を求めると、上流のステーシヨン
が通信フレームBFとダミーフレームBDを、周波
数fmaxのクロツクで通信する時間が、下流のス
テーシヨンが通信フレームBFを周波数fminのク
ロツクで通信する時間よりも長ければよいから、 （BF＋BD）／fmax＞BF／fmin (1) である。したがつて、この関係から、次式の条件
が得られる。
BD／BF＞fmax／fmin−１ (2)
すなわち、相手のステーシヨンにおいて通信フ
レームの衝突を生じさせないためには、上流のス
テーシヨンは、自分がクロツク周波数の最も高い
ステーシヨンであつて、相手がクロツク周波数の
最も低いステーシヨンであると見做して、(2)式を
満足するダミービツトBDをつければよい。
レームの衝突を生じさせないためには、上流のス
テーシヨンは、自分がクロツク周波数の最も高い
ステーシヨンであつて、相手がクロツク周波数の
最も低いステーシヨンであると見做して、(2)式を
満足するダミービツトBDをつければよい。
次に、通信フレームのとぎれを生じないための
条件を求めると、周波数fmaxのクロツクで通信
フレームを送信完了する時期が、周波数fminの
クロツクで通信フレームをバツフア回路に入力完
了する時期よりも遅くなるように、通信フレーム
の送信開始時期を、受信開始時期よりもｔ時間だ
け遅らせるようにすればよい。したがつて次式の
関係が成立する。
条件を求めると、周波数fmaxのクロツクで通信
フレームを送信完了する時期が、周波数fminの
クロツクで通信フレームをバツフア回路に入力完
了する時期よりも遅くなるように、通信フレーム
の送信開始時期を、受信開始時期よりもｔ時間だ
け遅らせるようにすればよい。したがつて次式の
関係が成立する。
BF／fmax＋ｔ＞BF／fmin (3)
ｔ時間内に、バツフア回路には、
ｂ＝fmin・ｔ (4)
ビツトが蓄積されるから、
ｔ＝ｂ／fmin (5)
となる。この関係を(3)の関係に代入して整理する
と、次式の関係が得られる。
と、次式の関係が得られる。
ｂ／BF＞１−fmin／fmax (6)
すなわち、下流のステーシヨンは、自分がクロ
ツク周波数の最も高いステーシヨンであり、上流
のステーシヨンがクロツク周波数の最も低いステ
ーシヨンであると見做して、(6)式を満足するビツ
トｂだけ、入力データがバツフア回路にたまつて
から送信を開始するようにすればよい。
ツク周波数の最も高いステーシヨンであり、上流
のステーシヨンがクロツク周波数の最も低いステ
ーシヨンであると見做して、(6)式を満足するビツ
トｂだけ、入力データがバツフア回路にたまつて
から送信を開始するようにすればよい。
＜効 果＞
このように、本発明によれば、ステーシヨンご
とに独自の周波数のクロツクを用いておりなが
ら、通信フレームの同期化が行える。各ステーシ
ヨンがそれぞれのクロツク回路を持つているか
ら、システムを起動したとき、各ステーシヨンの
クロツクが一斉に立ちあがる。したがつて、シス
テムのクロツクが立ちあがりは、１つのステーシ
ヨンのクロツクが立ちあがりにほぼ等しく、従来
のように、各ステーシヨンのクロツクの立ちあが
り時間の総和となることはない。すなわち、シス
テムの立ちあがりが高速化される。
とに独自の周波数のクロツクを用いておりなが
ら、通信フレームの同期化が行える。各ステーシ
ヨンがそれぞれのクロツク回路を持つているか
ら、システムを起動したとき、各ステーシヨンの
クロツクが一斉に立ちあがる。したがつて、シス
テムのクロツクが立ちあがりは、１つのステーシ
ヨンのクロツクが立ちあがりにほぼ等しく、従来
のように、各ステーシヨンのクロツクの立ちあが
り時間の総和となることはない。すなわち、シス
テムの立ちあがりが高速化される。
第１図は、従来例の概念的構成図、第２図は、
本発明実施例の概念的構成図、第３図は、通信ス
テーシヨンの要部の詳細図、第４図は、通信フレ
ームの構成図、第５図及び第６図は、本発明実施
例の動作説明図である。 STN１〜ｎ……通信ステーシヨン、CLK１〜
ｎ……クロツク回路、LIN……通信線、Ｒ……受
信器、RP……クロツク再生器、BUFF……バツ
フア回路、PRO……データ処理回路、Ｔ……送
信器、CTL……制御回路、BF……通信フレー
ム、BD……ダミービツト。
本発明実施例の概念的構成図、第３図は、通信ス
テーシヨンの要部の詳細図、第４図は、通信フレ
ームの構成図、第５図及び第６図は、本発明実施
例の動作説明図である。 STN１〜ｎ……通信ステーシヨン、CLK１〜
ｎ……クロツク回路、LIN……通信線、Ｒ……受
信器、RP……クロツク再生器、BUFF……バツ
フア回路、PRO……データ処理回路、Ｔ……送
信器、CTL……制御回路、BF……通信フレー
ム、BD……ダミービツト。
Claims (1)
- 【特許請求の範囲】 １ 複数の通信ステーシヨンが通信線によつてル
ープ状に接続され、各通信ステーシヨンは上流の
通信ステーシヨンから受信した通信フレームを再
生して下流の通信ステーシヨンに送信するループ
形データ通信システムにおいて、 各通信ステーシヨンは、 データ受信器と、 この受信器の出力データが入力されるバツフア
回路と、 受信信号からクロツクを再生して、この再生ク
ロツクを前記データ受信器のデータ受信動作のタ
イミングと前記バツフア回路のデータ入力動作の
タイミングを規制する信号とするクロツク再生器
と、 前記バツフア回路のデータを処理するデータ処
理回路と、 前記データ処理回路による処理済の前記バツフ
ア回路の出力データが入力されるデータ送信器
と、 前記バツフア回路のデータ出力動作のタイミン
グと前記送信器の送信動作のタイミングを規制す
るクロツク信号を生じるクロツク回路と、 前記バツフア回路と前記データ処理回路の動作
を制御する制御回路であつて、受信信号のうち通
信フレームのデータだけをバツフア回路に取込ま
せ、バツフア回路に所定量のデータがたまるたび
に、バツフア回路内のデータの出力動作を開始さ
せ、バツフア回路内のデータがなくなつてから次
に所定量のデータがたまるまではダミービツトの
出力動作を行わせる手段を有する制御回路と を具備するループ形データ通信システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19483583A JPS6086946A (ja) | 1983-10-18 | 1983-10-18 | ル−プ形デ−タ通信システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19483583A JPS6086946A (ja) | 1983-10-18 | 1983-10-18 | ル−プ形デ−タ通信システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6086946A JPS6086946A (ja) | 1985-05-16 |
| JPH0142177B2 true JPH0142177B2 (ja) | 1989-09-11 |
Family
ID=16331053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19483583A Granted JPS6086946A (ja) | 1983-10-18 | 1983-10-18 | ル−プ形デ−タ通信システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6086946A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10229988B2 (en) | 2012-05-30 | 2019-03-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07123255B2 (ja) * | 1985-10-18 | 1995-12-25 | 株式会社日立製作所 | 端末クロック生成回路を有するループ通信システム |
| JPS62207045A (ja) * | 1986-03-07 | 1987-09-11 | Mitsubishi Electric Corp | 信号伝送システム |
| JPS63158042U (ja) * | 1987-04-02 | 1988-10-17 | ||
| GB2207327A (en) * | 1987-07-22 | 1989-01-25 | Gec Avionics | Ring-shaped local area network |
| JPH02161849A (ja) * | 1988-12-14 | 1990-06-21 | Nec Corp | データ伝送方式 |
| WO2016033418A1 (en) | 2014-08-28 | 2016-03-03 | Microdose Therapeutx, Inc. | Tidal dry powder inhaler with miniature pressure sensor activation |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6014551A (ja) * | 1983-07-05 | 1985-01-25 | Nec Corp | デ−タ伝送方式 |
-
1983
- 1983-10-18 JP JP19483583A patent/JPS6086946A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6014551A (ja) * | 1983-07-05 | 1985-01-25 | Nec Corp | デ−タ伝送方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10229988B2 (en) | 2012-05-30 | 2019-03-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6086946A (ja) | 1985-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH055710Y2 (ja) | ||
| US5301185A (en) | Ring communication system | |
| JPH0657010B2 (ja) | データコード間でデータ流れを変換するための変換システム | |
| JP2002044111A (ja) | 最少の待ち時間を持つクロックドメイン間の通信インタフェース | |
| JPH0142177B2 (ja) | ||
| JPH065841B2 (ja) | 通信網のための回路争奪方法および回路争奪装置 | |
| US4841549A (en) | Simple, high performance digital data transmission system and method | |
| JPS61161842A (ja) | 信号送出方式 | |
| JPS6111875A (ja) | インタフェースシステムにおけるデータ伝送方法 | |
| US5276859A (en) | Accelerated token ring network | |
| JP2823548B2 (ja) | アクセス方法 | |
| JP3092314B2 (ja) | データ中継装置 | |
| JPS648941B2 (ja) | ||
| JP3039135B2 (ja) | データ中継装置 | |
| JPS58142654A (ja) | 伝送システム | |
| JPS5923502B2 (ja) | ル−プ伝送システム | |
| JPS622731A (ja) | 外部同期伝送方式 | |
| JPH0865332A (ja) | リング型ネットワークのクロック従属同期方法 | |
| JPS5848925B2 (ja) | スロット・アクセス・デ−タ転送方式 | |
| JPS58120340A (ja) | フレ−ム伝送方式 | |
| JPH0730567A (ja) | 通信方法、通信装置および伝送路多重系の通信システム | |
| JPH0210943A (ja) | ループネットワーク | |
| JPS63280529A (ja) | パルス発生回路 | |
| JPS60113548A (ja) | シリアル転送におけるパリティ送出方式 | |
| JPH04157828A (ja) | 伝送装置におけるフレーム同期方式 |