JPS5810143U - 中央処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図は従来の一例を示すブロック図、第２図は本考案
の一実施例を示すブロック図である。 １・・・アドレス部、２・・・制御記憶部、３・・・保
持部、４・・・チェック部、５・・・選択部、６・・・
論理部、７・・・クロック部、８・・・アドレス保持回
路、９・・・保持回路、１０・・・チェック回路、１１
・・・アドレス、１２・・・マイクロプログラム語、１
３・・・マ・ｆクロプログラム語、１４・・・マイクロ
プログラム語、１５・・・マイクロプログラム語、１６
・・・アドレス、１０１・・・１ビツト工ラー指示信号
、１０２・・・２ビット以上エラー指示信号、１０３〜
１０５・・・クロック信号、１０６・・・クロック遅延
信号、１０７・・・クロック停止信号、２２・・・マイ
クロプログラム語、１０８・・・エラー信号、１０９・
・・クロック信号、２０１゜２０２・・・アンド回路。

Claims (1)

【実用新案登録請求の範囲】
1. ＦＣＣビットが付加されているマイクロプログラム語で
   構成されるマイクロプログラムを格納する制御記憶部と
   、前記制御記憶部から前記マイクロテログラム語を読み
   出すためのアドレスを格納するアドレス部と、前記制御
   記憶部から読み出されたマイクロプログラム語を保持す
   るための保持部と、前記保持部で保持されたマイクロプ
   ログラム語のＦＣＣチェックを行い１ビツトエラーのと
   きにはエラーピットを自動訂正するとともに、１ビツト
   工ラー指示信号を出力し２ビット以上のエラーのときに
   は２ビット以上エラー指示信号を出力するチェック部と
   、前記保持部から出力されたマイクロブプログラム語と
   前記チェック部から出力された１ビツトエラー訂正後の
   マイクロプログラム語を１ビツト工ラー指示信号によっ
   て切り替゛　える選択部と、前記選択部から出力された
   マイクロプログラム語により動作しさらにマイクロプロ
   グラムの次のアドレスを決めかつ前記チェック部からの
   エラー信号により前記クロック部に対して１ビツトエラ
   ーのときは供給されているクロック信号の出るタイミン
   グを遅くするよう指示するクロック遅延信号を出力し２
   ビット以上のエラーのときはクロック停止を指示するク
   ロック停止信号を出力する論理部と、前記アドレス部と
   前記保持部と前記論理部へクロック信号を供給するクロ
   ック部と、前記保持部で保持するタイミングより早いタ
   イミングで読み出されたマイクロプログラム語を保持す
   る保持回路と、前記保持回路が保持したマイクロプログ
   ラム語のＦＣＣチェックを行い・チェックの結果エラー
   であったときにエラー信号を前記論理部へ知らせるチェ
   ック回路と、前記エラー信号が供給されたときに前記ア
   ドレスを保持するアドレス保持回路とを含むことを特徴
   とする中央処理装置。