JPS5852261B2 - プログラム処理方式 - Google Patents

Description

【発明の詳細な説明】 本発明は例えば小型電子式計算機におけるプログラム処
理方式に関する。

一般に小型電子式計算機、特に電子式卓上計算機（以下
電卓と略称する）は、予め組み込まれた固定プログラム
により一連の演算処理を実行するのが普通であるが、近
年、より複雑な演算を処理する為に必要に応じて所定の
プログラムを書き込むことの出来る所謂プログラム付電
卓が実用化されつつある。

しかして、電卓はあまり多くの記憶容量を有していない
のが一般的であり、プログラム付電卓もその例外ではな
い。

そこで、プログラム付電卓の特にプログラム記憶領域は
効率よく使用する様工夫されなければならない。

しかるに、従来のプログラム付電卓等に於ては一連の演
算を実行する為の所謂メインルーチンと、例えば基本的
な演算を実行する所謂サブルーチンはその機能が明確に
区別され、サブルーチンはメインルーチンの一部として
のみ使われるので、サブルーチンをあたかもメインルー
チンの如く使用することは出来なかった。

即ち、メインルーチンからサブルーチンを呼出して使用
することは出来るが、サブルーチンからメインルーチン
を呼出すことは出来なかった。

この為、サブルーチンをあたかもメインルーチンとして
使用することは出来ず、また、サブルーチンを書き込ん
だ分だけメインルーチンの書き込み領域が減少しプログ
ラム記憶領域を効率良く使用出来ない等種々の欠点があ
った。

本発明は、上記の点に鑑みてなされたもので、書き込ま
れた各々のプログラムにメインルーチン及びサブルーチ
ンの固定化された機能を持たすことなく、その倒れにも
使用出来る様にすることによりプログラムに柔軟性を持
たせ、プログラム記憶領域の使用効率を極めて良好にし
たプログラム処理方式を提供することを目的とする。

以下図面を参照して本発明の一実施例を説明する。

本発明は第１図に示すようにプログラムメモリにメイン
、サブの区別のない複数のプログラムＰｒｌ〜Ｐ−ｒ
Ｎを記憶しており、制御部により指定されたプログラム
がメインルーチン、他のプログラムによって指定される
プログラムがサブルーチンとなる。

また、各プログラムＰｒｌ〜ＰｒＮが、他のプログラム
の指定によりサブルーチンとなった場合、サブルーチン
指定されたことを記憶するようになっている。

そして、単位プログラムの処理を終了した時点でサブル
ーチンとして用いられたか否かの判断を行い、サブルー
チンとして用いられた場合にはメインルーチンにジャン
プバックし、サブルーチンでなければそのプログラムは
メインルーチンの動作を行ったものとして動作を終了す
るようにしたもので、以下その詳細について説明する。

第２図において１はプログラムメモリで、上記したよう
にメイン、サブの区別のない複数のプログラムを記憶し
ている。

このプログラムメモリ１はアドレスカウンタ２によりア
ドレス指定され、その指定アドレスにおけるプログラム
の内容がアンド回路３，４を介してバッファレジスタ５
，６に送られる。

上記アンド回路３，４はフリップフロップ７によってゲ
ート制御されるもので、アンド回路３にはフリップフロ
ップ７の出力がインバータ８を介して与えられ、アンド
回路４にはフリップフロップ７の出力が直接与えられる
。

しかして、バッファレジスタ５の出力は、サブルーチン
指定コード５ｕｂＮをプログラム指定コードＰｒＮに変
換するコード変換回路９に送られると共にデコーダ１０
に送られる。

上記コード変換回路９の出力は、バッフアレシスクロの
出力と共に一致回路１１へ送られ、この一致回路１１の
出力はアンド回路１２の一方の入力端にゲート信号とし
て加えられる。

このアンド回路１２の他方の入力端には、クロックパル
スφｅが与えられており、アンド回路１２の出力はフリ
ップフロップ７にリセット信号として送られる。

また、上記デコーダ１０は制御部（図示せず）より出力
する実行命令により動作しバッファレジスタ５から与え
られるプログラムの内容中に含まれるサブルーチン指定
コードＳｕｂ、終了コードＥＮＤ等をデコードするもの
で、Ｓｕｂコードが入力された場合は出力線１０ａに”
１”信号、ＥＮＤコードが入力された場合は出力線１０
ｂに”１″信号を出力する。

デコーダ１０から出力線１０ａに出力される信号は、ク
ロックパルスφｅに同期して動作するフリップフロップ
１３に送られ、このフリップフロップ１３の出力はフリ
ップフロップＩ、１４のセット端子Ｓに加えられる。

そして、フリップフロップ７の出力は、上記実行命◆と
共にオア回路１５を介してアンド回路１６の一方の入力
端に加えられる。

このアンド回路１６の他方の入力端には、クロックパル
スφｅが与えられ、アンド回路１６の出力はアドレスカ
ウンタ２にカウントアツプ信号として送られる。

一方、上記フリップフロップ１４の出力は、アンド回路
１７に直接加えられると共に、アンド回路１８にインパ
ーク１９を介して加えられる。

また、アンド回路１７．１８にはデコーダ１０から出力
線１０ｂに出力される信号が与えられ、アンド回路１８
の出力はプログラム終了信号として上記制御部へ送られ
る。

アンド回路１７の出力はクロックパルスφｅに同期して
動作するフリップフロップ２０を介してフリップフロッ
プ１４のリセット端子Ｈに加えられると共に、オア回路
２１を介してアドレスカウンタ２に書込み指令信号とし
て送られる。

この書込み指令信号によりアドレスカウンタ２は、アド
レスメモリ２２からアンド回路２３を介して与えられる
アドレス内容の書込みを行う。

また、アドレスカウンタ２の内容は、フリップフロップ
１３の出力によりゲート制御されるアンド回路２４を介
してアドレスメモリ２２に転送される。

また、上記フリップフロップ１３の出力は、オア回路２
１に加えられると共に、インバータ２５を介してアンド
回路２３に加えられる。

次に上記のように構成された本発明の動作を第３図に示
すフローチャートを参照して説明する。

今上記実行命令がオア回路１５を介してアンド回路１６
に与えられると、そのゲートが開かれてクロックパルス
φｅがアドレスカウンタ２に送られてその内容が順次カ
ウントアツプされる。

このカウンタ２のカウントアツプに従ってプログラムメ
モリ１からプログラムの内容が順次読出され、アンド回
路３を介してバッファレジスタ５に貯えられる。

従ってこのバッファレジスタ５に読出した内容を上記制
御部に送って指定されたプログラムナンバーと比較する
ことにより、所望プログラムを指定することができる。

しかして、今例えば第３図に示すようにプログラムＰｒ
ｌをメインプログラムとして指定したとすると、オア回
路１５を介してアンド回路１６に与えられる上記実行命
令に従ってアドレスカウンタ２の内容が順次カウントア
ツプされ、プログラムメモリ１からプログラムの内容が
順次出力されて所定の処理が実行される。

しかして、プログラムＰｒｌの実行中、あるステップで
他のプログラム例えばＰｒ２がサブプログラム５ｕｂ２
として指定されたとすると、まず、この５ｕｂ２指定コ
ードはアンド回路３を介してバッファレジスタ６に貯え
られる。

このバッファレジスタ５に貯えられた５ｕｂ２指定コー
ドは、コード変換回路９に送られてプログラムＰｒ２指
定コードに変換されると共に、デコーダ１ｏに送られる
。

このデコーダ１０は上記実行命令により動作しＳｕｂコ
ードが入力されると出力線１０ａに”１″信号を出力す
る。

この出力線１０ａに出力された信号は、次のクロックパ
ルスφｅに同期してフリップフロップ１３に読込まれ、
■ツー１間遅れたこのフリップフロップ１３の出力によ
りフリップフロップ７をセットすると共に、第３図のス
テップＡに示すようにフリップフロップ１４（Ｓ）がセ
ットされる。

そして、フリップフロップ７がセットされることにより
アンド回路４のゲートが開かれると共に、インバータ８
の出力が”０”となってアンド回路３のゲートが閉じる
。

また、上記フリップフロップ１３の出力は、アンド回路
２４に印加されアンド回路２４を開きアドレスカウンタ
２の内容をアドレスメモリ２２に転送する。

この時、アドレスカウンタ２の内容は前記サブルーチン
５ｕｂ２を指定したアドレスよりも「１」だけ進んだ状
態となっている。

即ち５ｕｂ２がデコーダ１０に印加された時の上記実行
命令がオア回路１５を介してアンド回路１６に印加され
、信号線１０ｂに”１”が出力されてフリップフロップ
１３に読込まれる時のクロックパルスφｅがアドレスカ
ウンタ２に印加されてカウトアップされている。

従がって、アンド回路２４を介してアドレスメモリ２２
に転送されるアドレス内容は、サブルーチンを終了した
時のメインルーチンへのジャンプバックアドレスとして
記憶される。

さらに、フリップフロップ１３の出力は、オア回路２１
を介して、アドレスカウンタ２がアドレスメモリ２２の
内容を読込む様指令するが、この時フリップフロップ１
３の出力はインバータ２５を介してアンド回路２３に印
加されその出力を禁止しているので、アドレスカウンタ
２は′０”を読込むことになり、結局アドレスカウンタ
２はクリアされた状態になる。

この状態が第３図に示すステップＢ、Ｃである。

しかして、上記フリップフロップ７がセットされると、
その出力がオア回路１５を介してアンド回路１６に加わ
り、そのゲートを開く。

このためクロックパルスφｅがアンド回路１６を介して
アドレスカウンタ２に加わり、その内容を順次カウント
アツプする。

このためプログラムメモリ１のプログラムの内容が最初
のアドレスから順次読出され、アンド回路４を介してバ
ッファレジスタ６にセットされる。

しかして、バッファレジスタ６にＰｒ２コードが読出さ
れるまでは一致回路１１の一致がとれないので、フリッ
プフロップ７はリセットされず、アドレスカウンタ２の
カウントアツプ動作が続けられる。

そして、プログラムメモリ１からバッファレジスタ６に
Ｐｒ２コードが読出されると、ステップＤにおいてバッ
ファレジスタ５の保持内容５ｕｂ２に対してコード変換
回路９から出力されるＰｒ２コードとバッファレジスタ
６の出力が一致し、一致回路１１から”１”信号が出力
される。

すなわち、ステップＥに示すプログラムＰｒ２における
ヘッドアドレスの検出が行われる。

上記−数回路９の出力はクロックパルスφｅに同期して
アンド回路１２から出力され、フリップフロップ７をリ
セットする。

フリップフロップ７がリセットされると、アンド回路１
６のゲートが閉じ、アドレスカウンタ２のカウントアツ
ブ動作が停止する。

また、フリップフロップ７がリセットすることによりイ
ンバータ８の出力が”１”となってアンド回路３のゲー
トが開き、以後プログラムメモリ１から読出されるプロ
グラムの内容はアンド回路３を介してバッファレジスタ
５に送られるようになる。

以上でプログラムＰｒ２に対するサブルーチンの指定を
終了し、以下オア回路１５に与えられる実行命令に従っ
てプログラムメモリ１からプログラムＰｒ２の内容が読
出され、その処理が実行される。

しかして、上記プログラムＰｒ２に対する処理を終了す
ると、プログラムメモリ１からＥＮＤコードがバッファ
レジスタ５に読出される。

このＥＮＤコードがバッファレジスタ５に読出されると
、デコーダ１０は出力線１０ｂに“１”信号を出力する
。

この時点で処理を終了したプログラムＰｒ２がサブルー
チンとして使用されたかどうか、つまり、第３図のステ
ップＦに示すフリップフロップ１４（Ｓ）がセットされ
ているか否かの判定を行う。

この判定の結果フリップフロップ１４がセットされてい
なければアンド回路１８から終了信号が出力されて全て
の処理が終了したことになるが、この点ではフリップフ
ロップ１４（Ｓ）がセットされているので、アンド回路
１７から１”信号が出力されてステップＧに示すアドレ
スメモリ２２の内容をアドレスカウンタ２に転送する処
理が行われる。

すなわち、アンド回路１７の出力はオア回路２１を介し
てアドレスカウンタ２に書込み指令として送られ、また
、この時点で”Ｏ”となっているフリップフロップ１３
の出力が、インバータ２５を介して”１”となってアン
ド回路２３に印加されるのでアドレスメモリ２２の内容
はアンド回路２３を介してアドレスカウンタ２に転送さ
れる。

また、上記アンド回路１７の出力は、クロックパルスφ
ｅに同期してフリップフロップ２０に読込まれ、アドレ
スメモリ２２の内容がアドレスカウンタ２に転送され終
えた時点でステップＨに示すようにフリップフロップ１
４がリセット（クリア）される。

しかして、上記アドレスモリ２２からアドレスカウンタ
２に送られたアドレスは、前記したようにメインプログ
ラムＰｒｌのサブルーチン５ｕｂ２指定コード記憶アド
レスの次のアドレスを示すもので、以下このアドレスか
らメインプログラムＰｒｌが実行される。

そして、上記メインプログラムＰｒｌに対する処理を終
了するとプログラムメモリ１からバッファレジスタ５に
ＥＮＤコードが読出され、この結果デコーダ１０から出
力線１０ｂに”■”信号が出力される。

この際処理を終了したプログラムＰｒｌがサブルーチン
として使用されたかどうか、つまりステップ■に示すよ
うにフリップフロップ１４（Ｓ）がセットされているか
否かの判定が行われる。

上記プログラムＰｒｌはメインプログラムとして使用さ
れているのでフリップフロップ１４（（Ｓ）はセットさ
れておらず、アンド回路１８のゲートが開かれている。

従ってデコーダ１０から出力線１０ｂに出力される信号
はアンド回路１８から終了信号として出力され、上記制
御部へ送られる。

また、プログラムＰｒｌがサブルーチンとして使用され
ていれば、ステップＪ、Ｋに示すように上記ステップＧ
、Ｈと同様の処理が行われ、他のプログラムにジャンプ
バックすることになる。

なお、上記実施例では、独立した１つのみのプログラム
をサブルーチンとして用いた場合を示したが、本発明は
これに限られることなく、例えば各々の独立したプログ
ラムに対応してサブルーチンとして用いられたか否かを
記憶する記憶部を設け、またジャンプバックアドレスを
記憶するアドレスメモリもスタックメモリとすることに
よって順次次のレベルに移行するようにしても良いこと
はもちろんであり、その他事発明の要旨を逸脱しない範
囲で種々変形応用出来ることは言うまでもない。

以上述べたように本発明によれば書き込まれたプログラ
ムにメインルーチン及びサブルーチンの機能を固定化せ
ず、他のプログラムによって指定されたプログラムをサ
ブルーチンとして動作するようにしたので、各プログラ
ム相互間において他のプログラムを任意に指定でき、プ
ログラムに柔軟性を持たせることが出来ると共に、各々
は独立したプログラムとして書き込まれている為プログ
ラムの書き込み操作あるいは読出し操作に何ら複雑さを
増すことはなく、またプログラム記憶領域の使用効率を
極めて良好に出来るプログラム処理方式を提供すること
が出来る。

【図面の簡単な説明】

第１図は本発明の基本的動作を説明するための図、第２
図は本発明の一実施例を示す構成国、第３図は同実施例
の動作を説明するためのフローチャートである。 １・・・・・・プログラムメモリ、２・・・・・・アド
レスカウンタ、５，６・・・・・・バッファレジスタ、
７，１３゜１４．２０・・・・・・フリップフロップ、
９・・・・・・コード変換回路、１０・・・・・・デコ
ーダ、１１・・・・・・一致回路、２２・・・・・・ア
ドレスメモリ。

Claims (1)

【特許請求の範囲】
1. １ 複数の独立したプログラムを記憶するプログラム記
   憶手段と、該プログラム記憶手段に記憶されているプロ
   グラムのアドレスを指定するアドレス指定手段と、該ア
   ドレス指定手段に順次指定されて読出された前記プログ
   ラムの内容が他の前記独立したプログラムをサブルーチ
   ンとして使用する内容であることを検出し記憶する検出
   記憶手段と、該検出記憶手段により前記独立したプログ
   ラムがサブルーチンとして使用されることが検出された
   際、復帰すべきアドレスを記憶する復帰アドレス記憶手
   段と、前記独立した一つのプログラムの処理が終了する
   毎に該プログラムが他の独立したプログラムのサブルー
   チンとして使用されたか否かを前記検出記憶手段の記憶
   内容により判定する判定手段と、該判定手段により前記
   独立したプログラムが他の独立したプログラムのサブル
   ーチンとして使用されなかったことが判定された時、前
   記独立したプログラムの終了によりその実行を終了し、
   且つ前記独立したプログラムが他の独立したプログラム
   のサブルーチンとして使用されたことが判定された時、
   前記アドレス記憶手段に記憶されているアドレスを前記
   アドレス指定手段に転送する手段とを具備したことを特
   徴とするプログラム処理方式。