JPS5939499U - 主記憶装置のエラ−ビツト表示回路 - Google Patents
主記憶装置のエラ−ビツト表示回路Info
- Publication number
- JPS5939499U JPS5939499U JP13131082U JP13131082U JPS5939499U JP S5939499 U JPS5939499 U JP S5939499U JP 13131082 U JP13131082 U JP 13131082U JP 13131082 U JP13131082 U JP 13131082U JP S5939499 U JPS5939499 U JP S5939499U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- error bit
- display circuit
- main memory
- memory error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来のエラーピット表示回路を示すブロック図
、第２図は本考案の一実施例を示すブロック図、第３図
は第２図の動作タイミング図である。 ３ ：ＥＣＣ回路、７ａＨラッチ回路、１２：表示回路
、１３：フリップフロップ。
、第２図は本考案の一実施例を示すブロック図、第３図
は第２図の動作タイミング図である。 ３ ：ＥＣＣ回路、７ａＨラッチ回路、１２：表示回路
、１３：フリップフロップ。
Claims (1)
- シングルビットエラー発生の都度そのビット補正を行な
うＥＣＣ回路と、このＥＣＣ回路から出力されるエラー
発生信号出力によりセットされるフリップフロップと、
このフリップフロップの出力信号をラッチクロックとし
て上記ＥＣＣ回路から出力されるエラービットデータを
保持するラッチ回路と、このラッチ回路のエラービット
データ表示する表示回路とを具備することを特徴とする
主記憶装置のエラービット表示回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13131082U JPS5939499U (ja) | 1982-09-01 | 1982-09-01 | 主記憶装置のエラ−ビツト表示回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13131082U JPS5939499U (ja) | 1982-09-01 | 1982-09-01 | 主記憶装置のエラ−ビツト表示回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5939499U true JPS5939499U (ja) | 1984-03-13 |
Family
ID=30296905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13131082U Pending JPS5939499U (ja) | 1982-09-01 | 1982-09-01 | 主記憶装置のエラ−ビツト表示回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5939499U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60190767U (ja) * | 1984-05-24 | 1985-12-17 | 日本電気株式会社 | 郵便物等の供給装置 |
-
1982
- 1982-09-01 JP JP13131082U patent/JPS5939499U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60190767U (ja) * | 1984-05-24 | 1985-12-17 | 日本電気株式会社 | 郵便物等の供給装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5939499U (ja) | 主記憶装置のエラ−ビツト表示回路 | |
| JPS5999298U (ja) | ダイナミツクメモリのアクセスタイミング回路 | |
| JPS5861540U (ja) | シリアル−パラレル変換回路 | |
| JPS6043081U (ja) | 同期信号補償回路 | |
| JPS5897658U (ja) | 計算機時刻自動修正装置 | |
| JPS586435U (ja) | 多重位相発生回路 | |
| JPS59118036U (ja) | デ−タ入力回路 | |
| JPS60166036U (ja) | プリセツトデ−タ書込み装置 | |
| JPS59161185U (ja) | デジタル画像表示回路 | |
| JPS61168761U (ja) | ||
| JPS6080600U (ja) | 電気的消去型ｐｒｏｍ | |
| JPS59165040U (ja) | デ−タ出力制御装置 | |
| JPS59130144U (ja) | パリテイ・チエツク回路 | |
| JPS60163376U (ja) | 比較テスタ− | |
| JPS5928722U (ja) | バツクアツプ電源利用のカウンタメモリ方式における保護回路 | |
| JPS58107633U (ja) | 出力回路 | |
| JPS59147197U (ja) | 残響効果装置 | |
| JPS60144332U (ja) | シリアルデ−タ入力−パラレルデ−タ出力回路 | |
| JPS58191769U (ja) | 同期信号切換回路 | |
| JPS60169947U (ja) | パラレル／シリアル変換回路 | |
| JPS5936627U (ja) | クロツクパルス抽出回路 | |
| JPS5978595U (ja) | メモリ−ストツプ回路 | |
| JPS58101251U (ja) | インタ−フエ−スエラ−検出回路 | |
| JPS60144143U (ja) | 故障診断装置 | |
| JPS60107988U (ja) | パ−ソナルコンピユ−タ |