JPH1196899A

JPH1196899A - 電界放出型冷陰極及びその製造方法

Info

Publication number: JPH1196899A
Application number: JP25244497A
Authority: JP
Inventors: Hiroshi Oki; 博大木
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1997-09-17
Filing date: 1997-09-17
Publication date: 1999-04-09

Abstract

(57)【要約】【課題】カソード先端の鋭利さとゲート電極に対する
カソード先端の相対位置の制御をそれぞれ別のプロセス
で制御し、加工精度が高く微細加工を可能とし、スルー
プットが高く特性が安定する。【解決手段】シリコン基板１の表面に形成された円錐
状突起をなすカソード９と、カソード９の先端９ａの周
囲を取り囲むようにカソード９上に形成されたゲート電
極１０と、カソード９とゲート電極１０の間に形成され
たゲート絶縁層８とからなる構造である。電子放出部で
ある突起状のカソード先端部９ａには、ｎ＋領域９が設
けられている。カソード先端部９ａにｎ＋領域を設ける
ことにより、カソード先端のフェルミレベルが導電帯側
へ移行し、仕事関数が低下できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、鋭利な先端を有す
るカソードの近傍に形成されたゲート電極に電圧を印加
することにより、カソードから電子を放出させる電界放
出型冷陰極及びその製造方法に関するものである。

【０００２】

【従来の技術】電子放出源として用いられる電子放出素
子は、超高速マイクロ波素子、平面型画像表示素子など
への応用が進められている。従来、電子放出源として、
熱陰極型の電子放出素子が数多く用いられてきた。しか
し、熱陰極型電子放出素子は、過熱によるエネルギーロ
スが大きいこと、陰極先端の消耗・汚染が激しい等の問
題があった。

【０００３】これらの問題を解決するために、冷陰極型
の電子放出素子が提案された。この中でも、鋭利な先端
を有する円錐状のカソードと、そのカソードの近傍に形
成されたゲート電極からなる電界放出型冷陰極を用いた
電子放出素子は、近年、盛んに研究が行われている。

【０００４】ここで、その一例として、特開平５−９４
７６２号に記載された電界放出型冷陰極及びその製造方
法について図６を参照しながら説明する。この電界放出
型冷陰極（図６（ｆ））は、ｎ型Ｓｉ基板１０１の表面
に突起状の電子放出部となる円錐状の先端部を備えたカ
ソード１０９を形成し、その上に電子放出部の先端を取
り囲むように、ゲート絶縁膜１０８及びゲート電極１１
０が順次形成された構造である。このようなカソード１
０９の先端部の上部にアノード電極（図示せず）を配置
し、カソード１０９とゲート電極１１０、カソード１０
９とアノード電極間に電圧を印加する。鋭利な先端を有
するカソード１０９の先端部に、カソード１０９とゲー
ト電極１１０との間の電界が集中し、トンネル現象によ
り電子が真空中に引き出される。

【０００５】この電界放出型冷陰極は以下のように製造
される。まず、ｎ型Ｓｉ基板表面１０１を熱酸化して酸
化皮膜１１３を形成し（図６（ａ））、フォトリソグラ
フィーと異方性ドライエッチングを用いて、円形のキャ
ップ１１４を形成する（図６（ｂ））。更に、この円形
のキャップ１１４をエッチングマスクとして等方性のド
ライエッチングをすると、キャップ１１４の下部に回り
込んでＳｉがエッチングされ、円錐状の凸部が形成され
る（図６（ｃ））。これを再度熱酸化すると、ゲート絶
縁膜１０８として機能する酸化シリコンが形成される
（図６（ｄ））。次に、ゲート電極１１０を回転斜め蒸
着して形成し（図６（ｅ））、バファード・フッ酸で酸
化シリコンをエッチングして、キャップ１０４とゲート
絶縁膜１０８の一部を除去して、カソード１０９先端の
露出を行う。

【０００６】このようにして製造された円錐状のカソー
ド先端は、その先端径を数ｎｍ程度にまで鋭利にでき、
大電流が得られるという利点を有する。

【０００７】

【発明が解決しようとする課題】上述の電界放出型冷陰
極は、カソード先端を加工する際に、図５（ｃ）に示す
ように、等方性エッチングを用いて、カソードの径と高
さの両方の加工を制御している。ところが、等方性エッ
チングでは、高さ方向の加工精度は確保できるが、横方
向の加工精度は高くないため、所定のカソード高さを確
保しようとすると、円形キャップの径を一定サイズ以下
にすることはできない。円形キャップの径を一定サイズ
より小さくすれば、エッチング後の円形キャップ下の円
錐状Ｓｉ径は小さくなり、図５（ｄ）の酸化工程によ
り、カソード先端の高さが低くなると同時に先端が鋭利
でなくなってしまう。したがって、所望のカソード先端
の鋭利さとゲート電極に対するカソード先端の相対位置
（高さ方向）を確保しようとすると、円形キャップの径
及びピッチが決まってしまう。このため、カソードのピ
ッチを狭める高集積化が困難であった。

【０００８】また、ゲート電極を形成するため、回転斜
め蒸着（図５（ｅ））しているが、蒸着に時間がかかる
上、蒸着後所定の温度に下がるまで待たなくてはなら
ず、スループットが低かった。更に、カソード先端の露
出のためのリフトオフにおいて、完全に除去されるべき
蒸着物質等がダストとしてカソード表面に付着し、カソ
ードとゲート電極がリークを起こして特性劣化の原因と
なる問題があった。

【０００９】また、ゲート絶縁膜形成の際の熱酸化によ
り、カソード先端部の不純物濃度が不均一になり、素子
特性を劣化させる恐れがあった。

【００１０】本発明は、上記のような課題を解決するた
めになされたものであって、カソード先端の鋭利さとゲ
ート電極に対するカソード先端の相対位置の制御をそれ
ぞれ別のプロセスで制御し、加工精度が高く微細加工を
可能とし、スループットが高く特性が安定した電界放出
型冷陰極及びその製造方法を提供することを目的とす
る。

【００１１】

【課題を解決するための手段】請求項１の発明は、電子
を放出する突起状の電子放出部を備えたカソードと、該
カソードから電子を引き出すためのゲート電極と、前記
カソードと前記ゲート電極とを絶縁するためのゲート絶
縁膜とから構成される電界放出型冷陰極の製造方法にお
いて、シリコン基板上にマスクを形成する工程と、前記
シリコン基板の表面を熱酸化して、前記マスクの下方部
分以外を酸化シリコンとする工程と、前記酸化シリコン
を、エッチング除去して凸部分を形成する工程と、前記
シリコン基板表面全体を熱酸化して、ゲート絶縁膜とな
る酸化シリコンを形成すると共に、前記凸部分内に、カ
ソードとなるシリコンの突起形状を形成する工程と、前
記ゲート絶縁膜となる酸化シリコン上にゲート電極を形
成する工程と、前記凸部分以外を被覆する被覆層を形成
する工程と、前記被覆層をマスクとして前記露出された
ゲート電極をエッチング除去する工程と、前記カソード
上に存在する酸化シリコンを除去して電子放出部を露出
する工程と、を含むことを特徴とする。

【００１２】請求項２の発明は、請求項１記載の電界放
出型冷陰極の製造方法であって、前記被覆層を形成する
工程において、前記被覆層は前記ゲート電極に比較し除
去速度が速い材料であり、前記被覆層により前記凸部分
を埋没させるようにシリコン基板上部全体を被覆し、少
なくとも前記ゲート電極の一部が露出するまで、前記被
覆層を上部から順次除去することを特徴とする。

【００１３】請求項３の発明は、請求項２記載の電界放
出型冷陰極の製造方法であって、被覆層の除去には、化
学・機械研磨法を適用することを特徴とする。

【００１４】請求項４の発明は、請求項１記載の電界放
出型冷陰極の製造方法であって、前記被覆層を形成する
工程において、被覆層はフォトレジストであることを特
徴とする。

【００１５】請求項５の発明は、請求項１又は３記載の
電界放出型冷陰極の製造方法であって、前記マスクは、
サイドウオールを有することを特徴とする。

【００１６】請求項６の発明は、請求項１ないし５のい
ずれか記載の電界放出型冷陰極の製造方法であって、前
記ゲート電極がポリシリコンによって形成され、電子放
出部を露出した後に、前記ゲート電極に不純物をドープ
してｎ＋領域とする工程を含むことを特徴とする。

【００１７】請求項７の発明は、請求項１ないし５のい
ずれか記載の電界放出型冷陰極の製造方法であって、前
記ゲート電極が、ポリシリコンに不純物をドープしてｎ
＋領域とした物質で形成されることを特徴とする。

【００１８】請求項８の発明は、請求項７記載の電界放
出型冷陰極の製造方法であって、電子放出部を露出した
後に、前記ゲート電極に不純物をドープしてｎ＋領域と
する工程を含むことを特徴とする。

【００１９】請求項９の発明は、請求項１ないし５のい
ずれか記載の電界放出型冷陰極の製造方法であって、電
子放出部を露出した後に、前記カソードの電子放出部に
不純物をドープしてｎ＋領域としたことを特徴とする。

【００２０】請求項１０の発明は、請求項６ないし８の
いずれか記載の電界放出型冷陰極の製造方法であって、
電子放出部を露出した後に、前記カソードの電子放出部
に不純物をドープしてｎ＋領域としたことを特徴とす
る。

【００２１】請求項１１の発明は、請求項１ないし５の
いずれか記載の電界放出型冷陰極の製造方法であって、
電子放出部を露出した後に、カソードの電子放出部に高
融点金属を堆積する工程と、シリコンと高融点金属をシ
リサイド化する熱処理工程と、未反応の高融点金属を除
去する工程と、を更に含むことを特徴とする。

【００２２】請求項１２の発明は、電子を放出する突起
状の電子放出部を備えたカソードと、該カソードから電
子を引き出すためのゲート電極と、前記カソードと前記
ゲート電極とを絶縁するためのゲート絶縁膜とから構成
される電界放出型冷陰極において、請求項６又は８のい
ずれかに記載の電界放出型冷陰極の製造方法により製造
され、前記ゲート電極が、不純物をドープしてｎ＋領域
とする物質からなることを特徴とする。

【００２３】請求項１３の発明は、電子を放出する突起
状の電子放出部を備えたカソードと、該カソードから電
子を引き出すためのゲート電極と、前記カソードと前記
ゲート電極とを絶縁するためのゲート絶縁膜とから構成
される電界放出型冷陰極において、請求項９記載の電界
放出型冷陰極の製造方法により製造され、前記カソード
の電子放出部が、不純物をドープしてｎ＋領域とする物
質からなることを特徴とする。

【００２４】請求項１４の発明は、電子を放出する突起
状の電子放出部を備えたカソードと、該カソードから電
子を引き出すためのゲート電極と、前記カソードと前記
ゲート電極とを絶縁するためのゲート絶縁膜とから構成
される電界放出型冷陰極において、請求項１０記載の電
界放出型冷陰極の製造方法により製造され、前記ゲート
電極及びカソードの電子放出部が、不純物をドープして
ｎ＋領域とする物質からなることを特徴とする。

【００２５】請求項１５の発明は、電子を放出する突起
状の電子放出部を備えたカソードと、該カソードから電
子を引き出すためのゲート電極と、前記カソードと前記
ゲート電極とを絶縁するためのゲート絶縁膜とから構成
される電界放出型冷陰極において、請求項１１記載の電
界放出型冷陰極の製造方法により製造され、前記カソー
ドの電子放出部が、シリコンと高融点金属をシリサイド
化した物質からなることを特徴とする。

【００２６】

【発明の実施の形態】以下、本発明による実施の形態に
ついて、図面を参照して説明する。

【００２７】＜第１実施形態＞図１は、本発明に係る電
界放出型冷陰極の第１実施形態を示す概略構成図であ
る。図１に示すように、この電界放出型冷陰極は、シリ
コン基板１の表面に形成された円錐状突起をなすカソー
ド９と、カソード９の先端９ａの周囲を取り囲むように
カソード９上に形成されたゲート電極１０と、カソード
９とゲート電極１０の間に形成されたゲート絶縁層８と
からなる構造である。電子放出部である突起状のカソー
ド先端部９ａは、ｎ＋領域９となっている。カソード先
端部９ａをｎ＋領域としたことにより、カソード先端の
フェルミレベルが導電帯側へ移行し、仕事関数が低下で
きる。

【００２８】次に、第１実施形態の電界放出型冷陰極の
製造方法について説明する。図２及び図３は、第１実施
形態の電界放出型冷陰極の製造方法を示す工程断面図で
ある。まず、ｎ型シリコン基板１の表面を酸化して１０
０オングストローム程度の酸化シリコン２を形成し、そ
の上に、１２００オングストロームの窒化シリコン３及
び１６００オングストロームの酸化シリコン４をそれぞ
れＣＶＤ法により堆積する。その後、９００℃／２０分
のアニールを行い、フォトリソグラフィーにより、０．
６μｍの円形パターンを形成する（図２（ａ））。この
円形パターンをエッチングマスクとしてリセスエッチン
グをしてもよいが、後述する酸化工程でバーズビークを
低減するためサイドウォールを形成する。

【００２９】再度、１２００オングストロームの窒化シ
リコン５を堆積し（図２（ｂ））、エッチバックしてサ
イドウォール５ａを形成した後、フッ酸を用いて、窒化
シリコン３上層の酸化シリコン４を除去する（図２
（ｃ））。このようにして形成したサイドウォール付き
窒化シリコンをエッチングマスク６として、シリコン基
板を１０００オングストローム程度リセスエッチングす
る（図２（ｄ））。このシリコンのリセスエッチング
は、酸化プロファイルを深くするために有効である。こ
こで、エッチングマスクとして、窒化シリコンを用いた
が、これに限るものではなく、例えば、コバルト（Ｃ
ｏ）、ニッケル（Ｎｉ）などの窒化物でも構わない。

【００３０】次に、熱酸化炉で５０００〜１２０００オ
ングストローム程度酸化する。熱酸化条件としては、１
０００〜１１００℃のパイロ酸化が適当であり、本実施
形態では１０５０℃、５４分のパイロ酸化で１００００
オングストローム熱酸化膜７を形成している（図２
（ｅ））。こうして、エッチングマスク６の下方以外に
熱酸化膜７を形成する。

【００３１】次に、形成した熱酸化膜７を除去する。先
に形成したサイドウォール付き窒化シリコン６がシリコ
ン基板１から剥離しないようにするために、熱酸化膜７
は等方性ドライエッチングによる除去が好ましい。従来
のシリコン半導体プロセスのエッチング条件、例えば、
コンタクトホール形成前に用いるラウンドエッチングの
エッチング条件を用いれば、容易に熱酸化膜の除去がで
きる（図２（ｆ））。

【００３２】こうして円錐状の突起が形成されるが、従
来のように等方性エッチングによってシリコン基板を加
工せず、熱酸化膜７を除去するだけなので、横方向には
ほとんどエッチングされない。このため、エッチングマ
スク６の下方のシリコンはほとんど除去されず残ること
になる。従って、突起の径は、エッチングマスク６の径
によって制御でき、突起高さはパイロ酸化の温度と時間
で制御でき、従来に比較して、円錐状の突起の横方向の
加工精度が高い。

【００３３】次に、ゲート絶縁膜形成のために、熱酸化
炉でゲート酸化を行う。ゲート絶縁膜８の膜厚は、カソ
ード先端９ａの径の鋭利さ及び素子に必要なゲート絶縁
膜８の膜厚から決定すべきであり、本実施形態では１０
５０℃、２６分のパイロ酸化で５１００オングストロー
ムの熱酸化膜を形成している。その後、エッチングマス
ク６をウェットエッチングにより除去する（図３
（ｇ））。窒化シリコンであるエッチングマスク６の除
去は、酸化シリコンに対して選択的に窒化シリコンを除
去できるリン酸溶液（１５０℃）を用いて１２０分間処
理する。

【００３４】ゲート電極１０として、ポリシリコン１０
ａを１０００〜３０００オングストローム程度堆積す
る。ゲート電極１０としては、上述のようなポリシリコ
ン単層だけではなく、タングステンシリサイド（ＷＳ
ｉ）／ポリシリコンの多層膜、ポリシリコン上にチタン
（Ｔｉ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タン
グステン（Ｗ）等の高融点金属のシリサイドを用いるこ
ともできる。タングステンシリサイド（ＷＳｉ）／ポリ
シリコンの多層膜を用いる場合、ポリシリコンはドープ
したポリシリコンを用いるか、ポリシリコン堆積後にＰ
ＯＣｌ₃の熱拡散で不純物をドープすることが望まし
い。また、高融点金属のシリサイドの形成方法は数多く
の方法が既に知られており、これらの方法に従う。ま
た、タングステン（Ｗ）や銅（Ｃｕ）の導電膜でゲート
電極１０を形成してもよい。本実施形態においては、３
０００オングストロームのポリシリコン１０ａを堆積
し、これをゲート電極１０として用いた。引き続き、酸
化シリコン１１をＣＶＤ法により、１５０００オングス
トローム堆積する（図３（ｈ））。

【００３５】上記の酸化シリコン１１を研磨して、酸化
シリコン１１の下層にあるポリシリコン１０ａを露出す
る。研磨は、ＣＭＰ（化学的・機械的・研磨）法を用い
て行う。酸化シリコンの研磨は、ポリシリコン１０ａが
露出するまで進行し、研磨速度の遅いポリシリコン１０
ａがストッパーとなり、図３（ｉ）のような構造が形成
できる。本実施形態の場合、５０００オングストローム
程度の研磨を行った。

【００３６】表面に露出したポリシリコン１０ａをドラ
イエッチングにより除去する。従来のシリコン半導体プ
ロセスのエッチング条件、例えば、ゲートポリシリコン
のエッチング条件を用いれば、酸化シリコン１１に対し
て高選択比でポリシリコン１０ａをドライエッチングで
きる（図３（ｊ））。

【００３７】カソード先端９ａを露出するために、バフ
ァードフッ酸を用いてカソード先端周辺の酸化シリコン
８を除去するとともに、酸化シリコン１１も除去する
（図３（ｋ））。この際、カソード先端９ａとカソード
先端９ａの間のゲート電極１０上に酸化シリコン１１が
残っても問題はなく、所望のエッチング量でカソード先
端９ａを露出できる。本実施形態においては、５：１バ
ファードフッ酸で１０分処理をしている。

【００３８】最後に、カソード先端９ａ及びゲート電極
１０として用いるポリシリコンに不純物をドープする
（図３（ｌ））。不純物は、イオン注入により、３１ｐ
＋をドープする。このイオン注入条件は、ポリシリコン
の膜厚により最適化しなければならない。本実施形態に
おいては、３０００オングストロームのポリシリコンに
対して、１２０KeV、５×１０１５cm^-2のイオン注入を
行っている。引き続き、イオン注入した不純物の活性
化、ゲート電極の空乏化防止、結晶欠陥の回復のため
に、拡散炉でアニールを行う。このアニール条件は、ポ
リシリコン膜厚、イオン注入条件等で最適化する必要が
あるが、本実施形態においては、８５０℃、３０分のア
ニールを行っている。このようにして、本発明の電界放
出型冷陰極を製造する。

【００３９】図４は、第１実施形態の電界放出型冷陰極
の他の製造方法を示す工程断面図である。この製造方法
では、製造工程簡略化のため、ゲートポリシリコン堆積
以降の酸化シリコンの堆積、ＣＭＰ（化学的・機械的・
研磨）を行わず、フォトリソグラフィーでカソード先端
上方のポリシリコンを除去する。第１実施形態の図３
（ｈ）〜図３（ｊ）の工程だけが異なるので、この部分
について説明する。

【００４０】第１実施形態の図３（ｇ）で、ゲート電極
１０であるポリシリコン１０ａを堆積する。その後、カ
ソード先端９ａ周辺のポリシリコン１０ａ及びゲート絶
縁膜８を除去するために、フォトリソグラフィー工程に
より、凸状の頂上部分であるポリシリコン１０ａ以外の
部分をフォトレジスト１２で覆う。このフォトリソグラ
フィー工程においては、アライメントを±０．１μｍ以
下、線幅を±０．１μｍ以下で行う必要がある（図４
（ａ））。

【００４１】次に、図４（ａ）で形成したフォトレジス
トパターン１２を用いて、凸状の頂上部分のポリシリコ
ン１０ａをエッチングする（図４（ｂ））。エッチング
条件は、図３（ｇ）で説明したように、シリコン半導体
プロセスの常法に従う。ポリシリコン１０ａをドライエ
ッチングした後は、前述の製造方法に従って、カソード
先端９ａ周辺の酸化シリコン８を除去し、イオン注入で
カソード先端部９ａ及びゲート電極１０に不純物をドー
プすると、本発明の電界放出型冷陰極が製造できる。な
お、ドライエッチングを用いる本実施形態では、ゲート
電極１０にＴｉＮを用いることもできる。

【００４２】＜第２実施形態＞図５は、本発明に係る第
２実施形態の電界放出型冷陰極の製造方法を示す工程断
面図である。この第２実施形態の電界放出型冷陰極は、
図５（ｃ）に示すように、ｎ＋領域となったカソード先
端９ａ及びゲート電極１０の表面をシリサイド化したも
のである。

【００４３】第２実施形態では、カソード先端及びゲー
ト電極のポリシリコンをシリサイド化するため、第１実
施形態で説明した活性化アニール以降の高融点金属の堆
積、Rapid Thermal Anneal（ＲＴＡ）、高融点金属の除
去工程を追加する。従って、第１実施形態の図３（ｋ）
の工程以降を説明する。

【００４４】第１実施形態の図３（ｋ）のように、カソ
ード先端９ａを露出、ｎ＋領域を形成、活性化アニール
をした後、高融点金属１６をスパッタ法、またはＣＶＤ
法であ所定膜厚を堆積する（図５（ａ））。本実施形態
においては、曲型的な高融点金属１６として、チタン
（Ｔｉ）をスパッタ法により５５０Å堆積した。この膜
厚は、ゲート電極１０のポリシリコン３０００Åに対応
するものであり、ゲート電極１０のポリシリコン膜厚を
薄くした場合は、堆積するチタン膜厚も薄くする必要が
ある。

【００４５】引き続き、カソード先端９ａ及びゲート電
極１０のポリシリコンのシリコンと高融点金属１６をシ
リサイド化するために、熱処理工程を行う。これに関し
ては、数多くの方法が知られている。本実施形態では、
後述する２ステップの熱工程でチタンをシリサイド化す
る。

【００４６】図５（ａ）のようにチタンを堆積した後、
窒素雰囲気中でＲＴＡを行う。これを１st-ＲＴＡとす
る。この１st-ＲＴＡは、シリサイド層の膜厚に反映す
ると共に、堆積したチタン表面に窒化チタン１７を形成
する（図５（ｂ））。本実施形態においては、窒素雰囲
気下、６５０℃、２０秒の１st-ＲＴＡを行った。

【００４７】次に、未反応のチタン１８を選択的に除去
する。硫酸過水（硫酸と過酸化水素の混合溶液）及びア
ンモニア過水（水酸化アンモニウムと過酸化水素の混合
溶液）を混合したものをエッチング溶液として用いて、
除去する。簡便な方法として、硫酸過水のみを用いても
選択除去可能である。硫酸過水は表面に形成した窒化チ
タンをエッチング除去し、アンモニア過水は未反応のチ
タンを除去する。このように、硫酸過水及びアンモニア
過水でウエットエッチングすることにより、未反応チタ
ンの選択除去に関して、ウエハ面内の均一性が良好とな
る。本実施形態においては、硫酸過水：１５分、アンモ
ニウム過水：２分で未反応のチタン１８をエッチング除
去した。ここで、アンモニア過水のウエットエッチング
時間に関しては、堆積するチタンの膜厚、熱処理時間等
により最適化する必要がある。すなわち、アンモニア過
水のウエットエッチング時間が長いと、チタンシリサイ
ド（ＴｉＳｉ２）がエッチングされ、エッチング時間が
短いと、カソード９とゲート電極１０の間でショートす
る可能性がある。

【００４８】この後に、更に、窒素雰囲気中でＲＴＡを
行う。これを、２nd-ＲＴＡとする。この２nd-ＲＴＡ
は、チタンシリサイドの結晶構造を変化させることによ
り、シリサイド層の抵抗を低減する（図５（ｃ））。

【００４９】本実施形態においては、チタンの場合のみ
しか説明していないが、その他の高融点金属であるコバ
ルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）
等でもカソード先端及びポリシリコンゲートのシリサイ
ド化は可能である。

【００５０】

【発明の効果】以上説明したように、本発明によれば、
シリコン基板の表面を熱酸化して、マスクの下方部分以
外を酸化シリコンし、前記酸化シリコンを、エッチング
除去して凸部分を形成するので、カソードを形成する凸
部の水平方向の寸法をマスク形状で制御し、垂直方向の
寸法を熱酸化で制御することができ、従来の等方性エッ
チングに比較して加工精度を向上させることができる。
そのため、カソード先端のピッチを縮小することがで
き、電界放出型冷陰極の高集積化を可能にする。また、
従来のように、ゲート電極の回転斜め蒸着をせず、ゲー
ト絶縁膜となる酸化シリコン上に、例えばＣＶＤ等でゲ
ート電極を形成するので、リフトオフ等の工程を用い
ず、ゲート絶縁膜となる酸化シリコン上にゲート電極を
形成し、シリコンの凸部分以外を被覆する被覆層を形成
し、蒸着時間や蒸着後の冷却時間がかからずスループッ
トが高い。また、前記被覆層をマスクとして前記露出さ
れたゲート電極をエッチング除去し、前記カソード上に
存在する酸化シリコンを除去して電子放出部を露出する
ので、蒸着物質のダストが付着してカソードとゲート電
極がショートするなどの不具合が発生せず、所望の特性
が得られる。

【００５１】また、請求項２の発明によれば、被覆層は
ゲート電極に比較して除去速度が速い材料であるので、
少なくともゲート電極の一部が露出するまで、被覆層を
上部から除去することができ、確実にゲート電極の一部
が露出させることができる。

【００５２】請求項３及び４の発明によれば、ＣＭＰに
より被膜層を除去あるいは、フォトリソグラフィで被膜
層を形成するので、従来の半導体プロセスで簡便に製造
可能である。

【００５３】請求項５の発明によれば、サイドウオール
を有するので、シリコン基板表面全体を熱酸化して、ゲ
ート絶縁膜となる酸化シリコンを形成する場合に発生す
るバーズビークを低減することができる。

【００５４】請求項６、７、８、１０、１２及び１４の
発明によれば、ゲート電極に不純物をドープしてｎ＋領
域とするので、ゲート電極がポリシリコン等の絶縁物質
で形成されていても、導電性を付与することができ、ゲ
ート電極として機能させることができる。

【００５５】請求項９、１０、１３及び１４の発明によ
れば、カソードの電子放出部に不純物をドープしてｎ＋
領域としているので、低仕事関数化によるエミッション
電流が増大し、不純物分布の均一化によりエミッション
電流が安定する。

【００５６】請求項１１、１５の発明によれば、カソー
ドの電子放出部がシリコンと高融点金属を熱処理でシリ
サイド化するので、低仕事関数化によりエミッション電
流が増大する。

【図面の簡単な説明】

【図１】本発明に係る電界放出型冷陰極の第１実施形態
を示す概略構成図である。

【図２】第１実施形態の電界放出型冷陰極の製造方法を
示す工程断面図である。

【図３】図２に続く第１実施形態の電界放出型冷陰極の
製造方法を示す工程断面図である。

【図４】本発明に係る第１実施形態の電界放出型冷陰極
の他の製造方法を示す工程断面図である。

【図５】本発明に係る第２実施形態の電界放出型冷陰極
の製造方法を示す工程断面図である。

【図６】従来の電界放出型冷陰極の製造方法を示す工程
断面図である。

【符号の説明】

１シリコン基板８ゲート絶縁膜９カソード９ａカソード先端部１０ゲート電極

Claims

【特許請求の範囲】

【請求項１】電子を放出する突起状の電子放出部を備
えたカソードと、該カソードから電子を引き出すための
ゲート電極と、前記カソードと前記ゲート電極とを絶縁
するためのゲート絶縁膜とから構成される電界放出型冷
陰極の製造方法において、シリコン基板上にマスクを形成する工程と、前記シリコン基板の表面を熱酸化して、前記マスクの下
方部分以外を酸化シリコンとする工程と、前記酸化シリコンを、エッチング除去して凸部分を形成
する工程と、前記シリコン基板表面全体を熱酸化して、ゲート絶縁膜
となる酸化シリコンを形成すると共に、前記凸部分内
に、カソードとなるシリコンの突起形状を形成する工程
と、前記ゲート絶縁膜となる酸化シリコン上にゲート電極を
形成する工程と、前記凸部分以外を被覆する被覆層を形成する工程と、前記被覆層をマスクとして前記露出されたゲート電極を
エッチング除去する工程と、前記カソード上に存在する酸化シリコンを除去して電子
放出部を露出する工程と、を含むことを特徴とする電界放出型冷陰極の製造方法。
【請求項２】前記被覆層を形成する工程において、前記被覆層は前記ゲート電極に比べ除去速度が速い材料
であり、前記被覆層により前記凸部分を埋没させるよう
にシリコン基板上部全体を被覆し、少なくとも前記ゲー
ト電極の一部が露出するまで、前記被覆層を上部から順
次除去することを特徴とする請求項１記載の電界放出型
冷陰極の製造方法。
【請求項３】被覆層の除去には、化学・機械研磨法を
適用することを特徴とする請求項２記載の電界放出型冷
陰極の製造方法。
【請求項４】前記被覆層を形成する工程において、被覆層はフォトレジストであることを特徴とする請求項
１記載の電界放出型冷陰極の製造方法。
【請求項５】前記マスクは、サイドウオールを有する
ことを特徴とする請求項１又は３記載の電界放出型冷陰
極の製造方法。
【請求項６】前記ゲート電極がポリシリコンによって
形成され、電子放出部を露出した後に、前記ゲート電極に不純物を
ドープしてｎ＋領域とする工程を含むことを特徴とする
請求項１ないし５のいずれか記載の電界放出型冷陰極の
製造方法。
【請求項７】前記ゲート電極が、ポリシリコンに不純
物をドープしてｎ＋領域とした物質で形成されることを
特徴とする請求項１ないし５のいずれか記載の電界放出
型冷陰極の製造方法。
【請求項８】電子放出部を露出した後に、前記ゲート
電極に不純物をドープしてｎ＋領域とする工程を含むこ
とを特徴とする請求項７記載の電界放出型冷陰極の製造
方法。
【請求項９】電子放出部を露出した後に、前記カソー
ドの電子放出部に不純物をドープしてｎ＋領域としたこ
とを特徴とする請求項１ないし５のいずれか記載の電界
放出型冷陰極の製造方法。
【請求項１０】電子放出部を露出した後に、前記カソ
ードの電子放出部に不純物をドープしてｎ＋領域とした
ことを特徴とする請求項６ないし８のいずれか記載の電
界放出型冷陰極の製造方法。
【請求項１１】電子放出部を露出した後に、カソード
の電子放出部に高融点金属を堆積する工程と、シリコンと高融点金属をシリサイド化する熱処理工程
と、未反応の高融点金属を除去する工程と、を更に含むことを特徴とする請求項１ないし５のいずれ
か記載の電界放出型冷陰極の製造方法。
【請求項１２】電子を放出する突起状の電子放出部を
備えたカソードと、該カソードから電子を引き出すため
のゲート電極と、前記カソードと前記ゲート電極とを絶
縁するためのゲート絶縁膜とから構成される電界放出型
冷陰極において、請求項６又は８のいずれかに記載の電界放出型冷陰極の
製造方法により製造され、前記ゲート電極が、不純物を
ドープしてｎ＋領域とする物質からなることを特徴とす
る電界放出型冷陰極。
【請求項１３】電子を放出する突起状の電子放出部を
備えたカソードと、該カソードから電子を引き出すため
のゲート電極と、前記カソードと前記ゲート電極とを絶
縁するためのゲート絶縁膜とから構成される電界放出型
冷陰極において、請求項９記載の電界放出型冷陰極の製造方法により製造
され、前記カソードの電子放出部が、不純物をドープし
てｎ＋領域とする物質からなることを特徴とする電界放
出型冷陰極。
【請求項１４】電子を放出する突起状の電子放出部を
備えたカソードと、該カソードから電子を引き出すため
のゲート電極と、前記カソードと前記ゲート電極とを絶
縁するためのゲート絶縁膜とから構成される電界放出型
冷陰極において、請求項１０記載の電界放出型冷陰極の製造方法により製
造され、前記ゲート電極及びカソードの電子放出部が、
不純物をドープしてｎ＋領域とする物質からなることを
特徴とする電界放出型冷陰極。
【請求項１５】電子を放出する突起状の電子放出部を
備えたカソードと、該カソードから電子を引き出すため
のゲート電極と、前記カソードと前記ゲート電極とを絶
縁するためのゲート絶縁膜とから構成される電界放出型
冷陰極において、請求項１１記載の電界放出型冷陰極の製造方法により製
造され、前記カソードの電子放出部が、シリコンと高融
点金属をシリサイド化した物質からなることを特徴とす
る電界放出型冷陰極。