JP3585534B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP3585534B2 JP3585534B2 JP19736394A JP19736394A JP3585534B2 JP 3585534 B2 JP3585534 B2 JP 3585534B2 JP 19736394 A JP19736394 A JP 19736394A JP 19736394 A JP19736394 A JP 19736394A JP 3585534 B2 JP3585534 B2 JP 3585534B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- region
- silicon film
- drain region
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
【従来の技術】
従来より、ガラス等の絶縁表面を有する基板上に形成される薄膜トランジスタ(普通TFTと称される)が知られている。この薄膜トランジスタは、メモリ等の薄膜集積回路に利用されたり、アクティブマトリクス型の液晶表示装置の画素部分に配置され、画素の駆動に用いられたりする。
【0002】
ガラス基板等上に形成される薄膜トランジスタを構成するのは、非晶質珪素膜や結晶珪素膜である。非晶質珪素膜を用いた場合には、素子の特性が十分でないという問題がある。一方、結晶性珪素膜を用いた場合いは、大きな移動度や速いスイッチング速度を得ることができる。なお、結晶性珪素膜というのは、多結晶珪素、微結晶珪素等の結晶成分を含む珪素膜のことをいう。
【0003】
しかし、結晶性珪素膜を用いた薄膜トランジスタはOFF電流(リーク電流ともいう)が大きいという問題がある。これは、単結晶構造を有する結晶性珪素膜を得ることが現実には無理であり、得られる結晶性珪素膜中には多数の結晶粒界が存在してしまっていることに起因する。即ち、薄膜トランジスタのOFF動作時において、活性層中の結晶粒界、特にチャネル形成領域とドレイン領域との界面およびの近傍における結晶粒界を経由してキャリアが移動してしまうことが、OFF電流が存在する原因である。
【0004】
上記の問題を解決する方法として、LDD(ライト・ドープ・ドレイン)やオフセットゲイト構造が知られている。これらの構成は、チャネル形成領域とドレイン領域との界面およびその近傍における電界集中を緩和させ、OFF動作時に前述した結晶粒界を経由してキャリアが移動してしまうことを防ぐ、あるいは減少させることを目的とする。
【0005】
しかしながら、上記のLDD構造やオフセットゲイト構造を採用しても、要求される十分に低いOFF電流を得ることができないのが現状である。特に薄膜トランジスタをアクティブマトリクス型の液晶表示装置に利用した場合、画素電極に電荷を所定の時間保持しなければならないので、この薄膜トランジスタのOFF電流は極力小さくする必要がある。
【0006】
〔発明に至る過程〕
LDD構造やオフセットゲイト構造を採用した場合よりさらに低いOFF電流を得る構成として、図2に示すような構成がある。図2に示すような構成は、本出願人による特願平5─256563号や特願平6─17015号に記載されている。
【0007】
図2に示す薄膜トランジスタは、(D),(E)に示すようにソース/ドレイン領域209と210、ライトドープ領域214、オフセットゲイト領域215とを有している。そして、ライトドープ領域214とオフセットゲイト領域215との作用によって、ソース/ドレイン領域とチャネル形成領域216との界面およびその近傍、特にドレイン領域210とチャネル形成領域216との界面およびその近傍における電界の集中を緩和させ、低いOFF電流値を実現させるものである。
【0008】
図2に示す薄膜トランジスタの作製工程について説明する。まずガラス基板201上に下地膜となる酸化珪素膜を2000Åの厚さにスパッタ法によって形成する。次にプラズマCVD法または減圧熱CVD法により非晶質珪素膜を形成し、加熱またはレーザー光の照射を行うことにより、結晶性珪素膜を得る。そして結晶性珪素膜をパターニングして活性層203を得る。活性層203を得たらゲイト絶縁膜として機能する酸化珪素膜204を1000Åの厚さにプラズマCVD法によって形成する。
【0009】
さらに5000Åの厚さに0.1 重量%のスカンジウムを含有したアルミニウム膜をスパッタリング法によって形成し、パターニングを施すことにより、ゲイト電極205を形成する。そしてアンモニアによって中和された3%の酒石酸を含むエチレングルコール溶液中に基板を浸し、ゲイト電極205を陽極として陽極酸化を行う。ここではこの陽極酸化によって200Å程度の薄い陽極酸化層(図示せず)を形成する。
【0010】
そしてレジストマスク206を形成する。そして基板を10%の硝酸水溶液に浸し、陽極酸化を行うことによって、厚さ約5000Åの多孔質構造を有する陽極酸化物層207を形成する。なおゲイト電極205の上面には、レジストマスク206が存在しているので、酸化物層は形成されない。(図2(B))
【0011】
次にレジストマスク206を除去し、ゲイト電極205の上面を露呈させる。そして、アンモニアで中性に調整された3%の酒石酸を含むエチレングルコール溶液中に基板を浸し、ゲイト電極205を陽極として陽極酸化を行う。ここではこの陽極酸化によって1000Åの厚さに酸化物層208を形成する。図2(C)
【0012】
次にドライエッチング法によって、酸化珪素膜204の露呈した部分をエッチングする。このエッチングの後、酸化珪素膜の203’で示される部分が残存する。ここで、イオン注入法またはプラズマドーピング法によって、活性層203に対して一導電型を付与する不純物のドーピングを行う。この工程においては、ゲイト電極205、ゲイト電極周囲の多孔質陽極酸化物層207、緻密な陽極酸化物層208がマスクとなり、自己整合的にソース領域209とドレイン領域210とが形成される。
【0013】
またこの時に一対のライトドープ領域214と一対のオフセットゲイト領域215とが自己整合的に形成される。ライトドープ領域214が形成されるのは、残存した酸化珪素膜203’が存在するために、この酸化珪素膜203’をイオンが透過する際にその量が減ぜられるからである。こうして、チャネル形成領域とソース/ドレイン領域との間にオフセットゲイト領域とライトドープ領域とが形成される。(図2(E))
【0014】
そして、層間絶縁膜211を酸化珪素膜等で構成し、さらに孔開け工程を経てソース電極212とドレイン電極213とを形成することにより図2(F)に示す薄膜トランジスタが完成する。
【0015】
図2に示すような薄膜トランジスタは、従来のLDD構造やオフセットゲイト構造を採用した薄膜トランジスタに比較して、OFF電流を低く抑えることができる。
しかしながら、
・移動度等の諸特性が低い。
・特性のバラツキが大きい。
・特性の劣化が大きい。
といった問題がある。
【0016】
上記問題について検討した結果、本発明者らは、以下に示すような知見を得るに至った。
即ち、図2(D)に示す工程において、露呈したソース領域209とドレイン領域210に不純物のイオンが注入されるが、この際にソース/ドレイン領域の表面はイオンの衝撃によって大きな損傷を受け、その表面状態は凹凸や荒れた状態となってしまう。この結果、ソース/ドレイン領域の表面には欠陥が集中して存在してしまう。
【0017】
ソース/ドレイン領域の表面に欠陥が集中して存在してしまう結果、以下に示すような問題が生じると考えられる。
(1)ソース/ドレイン領域の表面における欠陥は、薄膜トランジスタの特性のバラツキや劣化の原因となる。
(2)ソース/ドレイン領域を伝導するキャリア(キャリアは活性層の表面近傍を移動する)がソース/ドレイン領域表面に集中して存在する欠陥によって捕獲散乱される。従って、移動度等の薄膜トランジスタの諸特性が低下する。
(3)図2(D)に示す工程の後、レーザー光の照射によってソース/ドレイン領域の際結晶化および活性化を行う場合、レーザー光がソース/ドレイン領域表面の欠陥に集中的に吸収されてしまい、ソース/ドレイン領域の再結晶化と活性化が十分に行えない。
【0018】
なお、ソース/ドレイン領域表面が酸化珪素膜等によって覆われており、このソース/ドレイン領域表面を覆った膜を通して、不純物イオンの注入を行った場合には、上記ような問題が生じない。即ち、この場合には、ソース/ドレイン領域表面に欠陥が集中してしまうことがない。
【0019】
【発明が解決しようとする課題】
本明細書で開示する発明は、以下に示す項目の少なくとも一つを得ることを課題とする。
(1)ソース/ドレイン領域に対する不純物イオンの注入に従う、ソース/ドレイン領域表面への欠陥集中の問題を解決する。
(2)イオンの注入を行った際に半導体表面に欠陥が集中してしまう。
【0020】
【課題を解決するための手段】
本明細書で開示する主要な発明の構成は、
少なくともソース領域とドレイン領域とチャネル形成領域とが形成された活性層を有し、
前記ソース領域とドレイン領域との表面は50Å以上の厚さでエッチングされていることを特徴とする。
【0021】
上記構成の具体的な構成を図1に示す。図1に示す薄膜トランジスタは、209と210で示されるソース/ドレイン領域の表面が200で示されるようにエッチングされている。このエッチングは、ソース/ドレイン領域の表面に集中して存在する欠陥を除去するためのものなので、最低でも活性層の表面を50Å以上の厚さで除去することが必要である。
【0022】
また本明細書で開示する発明において、半導体層あるいは活性層として、珪素の結晶化を助長する金属元素の作用によって結晶化された結晶性珪素膜を用いることは有効である。この珪素の結晶化を助長する金属元素としては、Ni(ニッケル)を特にその効果が顕著なものとして挙げることができる。例えば、Niの薄膜を非晶質珪素膜の表面に形成し、しかる後に加熱によってこの非晶質珪素膜の結晶化を計った場合、550℃、4時間程度の加熱で十分な結晶性を有した結晶性珪素膜を得ることができる。これは従来においては、600℃以上の温度で12時間以上の加熱処理が必要であったことに比較して極めて優れた有意なことであるといえる。
【0023】
このような珪素の結晶化を助長する金属元素としては、Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Ag、Auから選ばれた一種または複数種類の元素を用いることができる。
【0024】
このような珪素の結晶化を助長する金属元素(特にNiの場合)は、結晶化の終了した珪素膜中において、1×1015〜1×1019cm−3の濃度の範囲内でることが望ましい。この濃度より濃度が小さい場合、結晶化の際の助長効果が小さくなり好ましくない。また、この濃度より濃度が大きい場合、得られた結晶性珪素膜の電気的特性が金属的な性質を有するようになり好ましくない。
【0025】
本明細書で開示する他の主要な構成は、
少なくともソース領域とドレイン領域とチャネル形成領域とが形成された活性層を有し、
前記ソース領域とドレイン領域との表面は50Å以上の厚さでエッチングされており、
前記ソース領域とドレイン領域との表面には金属の化合物層が形成されていることを特徴とする。
【0026】
上記構成において、ソース領域とドレイン領域との表面に形成された金属の化合物層は、ソース/ドレイン領域上に金属の薄膜を形成し、しかる後に加熱処理やレーザー光の照射を行うことによって形成される。ここで用いられる金属としては、チタン、ニッケル、モリブデン、タングステン、白金、パラジウムから選ばれた一種または複数種類のものを用いることができる。
【0027】
上記金属の化合物層が存在すると、エッチングされて薄くなったソース/ドレイン領域に、後のコンタクトホールの形成工程において、エッチングされて孔が開いてしまうことを防ぐことができる。特に前述の珪素の結晶化を助長する金属元素を導入することによって、結晶性珪素膜を得た場合、結晶性珪素の耐フッ酸性が大きく低下してしまうので、例えば酸化珪素膜のみをエッチングせんとした場合であっても、結晶性珪素膜(耐フッ酸性を有する)をもエッチングされてしまう。従って、前述の珪素の結晶化を助長する金属元素を含んだ活性層の露呈した表面に金属化合物を形成し、活性層の耐エッチング性を高めることは極めて有用である。
【0028】
他の発明の構成は、
少なくともソース領域とドレイン領域とチャネル形成領域とが形成された活性層を有する薄膜トランジスタの作製方法であって、
露呈したソース領域およびドレイン領域への不純物イオンの注入を行った後、ソース領域およびドレイン領域の表面をエッチングする工程を有することを特徴とする。
【0029】
他の発明の構成は、
少なくともソース領域とドレイン領域とチャネル形成領域とが形成された活性層を有する薄膜トランジスタの作製方法であって、
露呈したソース領域およびドレイン領域への不純物イオンの注入を行う工程と、
該工程において損傷を受けた前記ソースおよびドレイン領域の表面を除去する工程と、
を有することを特徴とする薄膜トランジスタの作製方法。
【0030】
他の発明の構成は、
少なくともソース領域とドレイン領域とチャネル形成領域とが形成された活性層を有する薄膜トランジスタの作製方法であって、
露呈したソース領域およびドレイン領域への不純物イオンの注入を行う工程と、
前記ソース領域およびドレイン領域の表面をエッチングする工程と、
前記ソース領域およびドレイン領域の表面に金属の化合物層を形成する工程と、
を有することを特徴とする。
【0031】
【作用】
露呈した半導体層に対して不純物イオンの注入を行い、その後に半導体層の表面を除去することによって、半導体層の表面に集中して存在する欠陥を除去することができ、この欠陥に起因する諸問題(例えな半導体装置の特性の劣化等)を解決することができる。
【0032】
例えば、不純物イオンの注入によって薄膜トランジスタのソース/ドレイン領域を形成する場合、露呈した活性層に不純物イオンの注入を直接行うと、活性層の表面にイオンのダメージに起因する欠陥が集中して発生し、得られる薄膜トタンジスタの特性の悪化や不安定さを招いてしまう。この場合、不純物イオンの注入後に当該イオンの注入領域の表面をエッチングによって除去し、その表面に集中して存在している欠陥を除去することにより、上記薄膜トランジスタの特性の悪化や不安定さを抑制することができる。
【0033】
また薄膜トランジスタのソース/ドレイン領域の表面をエッチングで除去した場合において、ソース/ドレイン領域の表面に金属の化合物層を形成するとによって、活性層が薄くなることによって生じる問題(後の孔開け工程において、ソース/ドレイン領域がエッチングされてしまうという問題)を解決することができる。
【0034】
【実施例】
〔実施例1〕
図1に本実施例の薄膜トランジスタの作製工程を説明する。まずガラス基板201上に下地膜となる酸化珪素膜202を2000Åの厚さにスパッタ法によって形成する。次にプラズマCVD法または減圧熱CVD法により非晶質珪素膜を形成する。そして酢酸ニッケル塩溶液を用いて、非晶質珪素膜に対して結晶化を助長する金属元素であるNiを導入する。ここでは、酢酸ニッケル塩溶液をスピンコート法を用いて非晶質珪素膜の表面にスピンコートすることによって、Ni元素の非晶質珪素膜への導入を行う。
【0035】
そして550℃、4時間の加熱処理によって結晶性珪素膜を得る。そして結晶性珪素膜をパターニングして活性層203を得る。活性層203を得たらゲイト絶縁膜として機能する酸化珪素膜204を1000Åの厚さにプラズマCVD法によって形成する。
【0036】
さらに5000Åの厚さに0.1 重量%のスカンジウムを含有したアルミニウム膜をスパッタリング法によって形成し、パターニングを施すことにより、ゲイト電極205を形成する。そしてアンモニアによって中和された3%の酒石酸を含むエチレングルコール溶液中に基板を浸し、ゲイト電極205を陽極として陽極酸化を行う。ここではこの陽極酸化によって200Å程度の薄い陽極酸化層(図示せず)を形成する。
【0037】
上記陽極酸化工程の後、レジストマスク206を形成する。そして基板を10%の硝酸水溶液に浸し、陽極酸化を行うことによって、厚さ約5000Åの多孔質構造を有する陽極酸化物層207を形成する。なおゲイト電極205の上面には、レジストマスク206が存在しているので、酸化物層は形成されない。(図1(B))
【0038】
次にレジストマスク206を除去し、ゲイト電極205の上面を露呈させる。そして、アンモニアで中性に調整された3%の酒石酸を含むエチレングルコール溶液中に基板を浸し、ゲイト電極205を陽極として陽極酸化を行う。ここではこの陽極酸化によって2000Åの厚さに酸化物層208を形成する。(図1(C))
【0039】
次にドライエッチング法によって、酸化珪素膜204の露呈した部分をエッチングする。このエッチングの後、酸化珪素膜の203’で示される部分が残存する。ここで、イオン注入法またはプラズマドーピング法によって、活性層203に対して一導電型を付与する不純物のドーピングを行う。ここではリンイオンのドーピングを行う。
【0040】
この工程においては、ゲイト電極205、ゲイト電極周囲の多孔質陽極酸化物層207、緻密な陽極酸化物層208がマスクとなり、自己整合的にソース領域209とドレイン領域210とが形成される。
【0041】
またこの時に一対のライトドープ領域214と一対のオフセットゲイト領域215とが自己整合的に形成される。ライトドープ領域214が形成されるのは、残存した酸化珪素膜203’が存在するために、この酸化珪素膜203’をイオンが透過する際にその量が減ぜられるからである。こうして、チャネル形成領域とソース/ドレイン領域との間にオフセットゲイト領域とライトドープ領域とが形成される。(図1(D))
【0042】
ソース/ドレイン領域への不純物イオンの注入後、200で示されるようにソース/ドレイン領域の表面を100Åの厚さでエッチングする。このエッチングする厚さは、例えば50〜500Å程度とすればよい。この工程で、ソース領域209とドレイン領域210の表面における欠陥が集中的に存在する領域を取り除くことができる。ここではこのエッチングをフッ硝酸を用いたウエットエッチングによって行う。(図1(E))
【0043】
図1(E)に示す状態を得たら、レーザー光または強光を照射して、ソース/ドレイン領域の再結晶化(ソース/ドレイン領域は不純物イオンの注入の際に非晶質化されている)と活性化とを行う。この際、ソース/ドレイン領域表面に欠陥が集中的に存在していないので、レーザー光または強光が表面において吸収されてしまうことを防ぐことができる。そして、ソース/ドレイン領域全体を均一にアニールすることができる。
【0044】
上記ソース/ドレイン領域へのレーザー光または強光の照射の代わりに、加熱による方法を用いてもよい。また、レーザー光または強光の照射に加えて、加熱による方法を併用するとは有効である。
【0045】
ソース/ドレイン領域へのアニールの終了後、層間絶縁膜として、プラズマCVD法により、酸化珪素膜211を形成し、さらに孔開け工程を経て、ソース電極212とドレイン電極213とを形成する。そして350℃の水素雰囲気中において、加熱処理を1時間行うことにより、図1(F)に示す薄膜トランジスタを完成させる。
【0046】
なお、本実施例の(E)に示す工程において、ソース/ドレイン領域の表面に金属の化合物層を形成することは有効である。これは、その表面のエッチングによってソース/ドレイン領域の厚さが薄くなってしまうことに起因して、ソース/ドレイン領域への孔開け工程におけるソース/ドレイン領域のオーバーエッチングを防ぐことができるからである。
【0047】
〔実施例2〕
本実施例は、オフセットゲイト領域やライトドープ領域が存在しない薄膜トランジスタの構成に関する。図3に本実施例の作製工程を示す。まず(A)に示すようにガラス基板301を用意し、このガラス基板301上に下地膜として酸化珪素膜を3000Åの厚さにスパッタ法によって成膜する。次にプラズマCVD法または減圧熱CVD法により、非晶質珪素膜を500Åの厚さに成膜する。
【0048】
そして酢酸ニッケル塩溶液を非晶質珪素膜の表面にスピンコートし、550℃、4時間の加熱処理を行うことによって、結晶性珪素膜を得る。さらにパターニングを行うことにより、結晶性珪素膜でなる活性層303を得る
【0049】
次にゲイト絶縁膜として機能する酸化珪素膜304をプラズマCVD法またはスパッタ法によって1000Åの厚さに成膜する。さらに一導電型(ここではN型)を有する微結晶珪素を主成分とする膜を減圧熱CVD法で5000Åの厚さに成膜し、パターニングを施すことにより、ゲイト電極305を形成する。
【0050】
またゲイト電極の形成と同時またはその後に酸化珪素膜304をパターニングし、図3(B)に示すようにソース/ドレイン領域となる領域(306、308で示される領域)を露呈させる。そしてN型を付与する不純物であるリンをイオン注入法またはプラズマドーピング法でゲイト電極305をマスクとして注入する。この不純物イオンの注入によって、ソース領域306、ドレイン領域308、チャネル形成領域307が自己整合的に形成される。
【0051】
この不純物イオンの注入工程において、露呈した活性層303の表面は大きなダメージを受ける。そこで、このダメージを受けた活性層の表面を(C)の工程においてエッチング除去する。ここでは、過水アンモニアを用いたウエットエッチングを用いて露呈した活性層を200Åの厚さでエッチングする。このエッチング工程で、活性層上部に集中するイオン注入時のダメージを除去することができる。
【0052】
上記工程においては、過水アンモニアに界面活性剤を混合したエッチャントを用いる。これは、活性層の表面の平坦性を高める為である。
【0053】
さらにチタン膜を50〜500Åここでは200Åの厚さにスパッタ法で全面に成膜し、加熱処理を施すことにより、309で示される珪化チタン膜(金属の化合物層)を形成するとともに、先のイオン注入工程で不純物イオンが注入されたソース領域306とドレイン領域308の活性化を行う。なお珪化チタン膜を形成した後にチタン膜は除去する。
【0054】
なお加熱ではなく、レーザー光または強光を照射することにより、上記金属の化合物層の形成とソース/ドレイン領域の活性化とを行ってもよい。
【0055】
そして、層間絶縁膜として酸化珪素膜310を7000Åの厚さに成膜し、孔開け工程を経てソース電極311とドレイン電極312を窒化チタン膜(チタン膜でもよい)とアルミニウム膜との積層で構成する。ここで窒化チタン膜を用いることは、ソース/ドレイン領域とソース/ドレイン電極との良好なコンタクトを得るために有用である。
【0056】
上記ソース領域306とドレイン領域309への孔開け工程において、ソース/ドレイン領域の上面には、珪化チタン膜が形成されているので、工程のバラツキによって生じるソース/ドレイン領域へのオーバーエッチング(ソース/ドレイン領域に孔が開いてしまう)を防ぐことができる。特に、本実施例に示す構成においては、活性層中におけるニッケル濃度が1018cm−3程度あり、酸化珪素膜に対するエッチングの選択性が大きく低下している。従って、珪化チタン膜を露呈した活性層表面に形成することで、このエッチングの選択性の問題を解決することができる。そして、水素雰囲気中において350℃の加熱水素化処理を行うことによって、薄膜トランジスタを完成させる。
【0057】
【発明の効果】
露呈した活性層に対する不純物イオンの注入によって生じる活性層の表面における欠陥を、エッチングによって除去することによって、移動度等の特性が高く、またその特性が安定して得られ、またその特性にバラツキの無い薄膜トランジスタを得ることができる。
【図面の簡単な説明】
【図1】薄膜トランジスタの作製工程を示す。
【図2】薄膜トランジスタの作製工程を示す。
【図3】薄膜トランジスタの作製工程を示す。
【符号の説明】
201、301 ガラス基板
202、302 酸化珪素膜(下地膜)
203、303 活性層
204、304 酸化珪素膜(ゲイト絶縁膜)
205、 アルミニウムを主成分とする材料でなるゲイト電極
206 レジストマスク
207 ポーラス上の陽極酸化物層
208 緻密な陽極酸化物層
209、306 ソース領域
203’、304 残存したゲイト絶縁膜
210、308 ドレイン領域
214 ライトドープ領域
215 オフセットゲイト領域
216、307 チャネル形成領域
211、310 層間絶縁膜
212、311 ソース電極
213、312 ドレイン電極
309 珪化チタン膜(金属化合物層)
305 ゲイト電極
Claims (3)
- 絶縁表面上に非晶質珪素膜を形成し、
前記非晶質珪素膜上に珪素の結晶化を助長するNi元素を含む層を形成し、
前記非晶質珪素膜を加熱処理して結晶化し、結晶性珪素膜を形成し、
露呈した前記結晶性珪素膜の一部に不純物イオンを注入し、
前記不純物イオンが注入された前記結晶性珪素膜の前記一部の表面を50Å以上ウエットエッチングにより除去した後、レーザー光を照射又は加熱処理を行い、該一部に対し再結晶化と活性化を行うことを特徴とする半導体装置の作製方法。 - 絶縁表面上に非晶質珪素膜を形成し、
前記非晶質珪素膜上に珪素の結晶化を助長するNi元素を含む層を形成し、
前記非晶質珪素膜を加熱処理して結晶化し、結晶性珪素膜を形成し、
露呈した前記結晶性珪素膜の一部に不純物イオンを注入し、ソース領域およびドレイン領域を形成し、
前記ソース領域および前記ドレイン領域の表面を50Å以上ウエットエッチングにより除去した後、レーザー光を照射又は加熱処理を行い、該ソース領域および該ドレイン領域に対し再結晶化と活性化を行うことを特徴とする半導体装置の作製方法。 - 請求項2において、前記ソース領域及び前記ドレイン領域をウエットエッチングした後に前記ソース領域および前記ドレイン領域の表面に金属の化合物層を形成することを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19736394A JP3585534B2 (ja) | 1994-07-29 | 1994-07-29 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19736394A JP3585534B2 (ja) | 1994-07-29 | 1994-07-29 | 半導体装置の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0846209A JPH0846209A (ja) | 1996-02-16 |
JP3585534B2 true JP3585534B2 (ja) | 2004-11-04 |
Family
ID=16373253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19736394A Expired - Fee Related JP3585534B2 (ja) | 1994-07-29 | 1994-07-29 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3585534B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6281131B1 (en) | 1998-02-27 | 2001-08-28 | Micron Technology, Inc. | Methods of forming electrical contacts |
JP4957942B2 (ja) * | 2005-08-05 | 2012-06-20 | Nltテクノロジー株式会社 | 薄膜トランジスタを備えた半導体装置の製造方法 |
-
1994
- 1994-07-29 JP JP19736394A patent/JP3585534B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0846209A (ja) | 1996-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100294088B1 (ko) | 반도체집적회로 | |
US6337232B1 (en) | Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region | |
US7186597B2 (en) | Method of manufacturing transistors | |
US5940690A (en) | Production method for a thin film semiconductor device with an alignment marker made out of the same layer as the active region | |
JP2860869B2 (ja) | 半導体装置およびその作製方法 | |
JP3212060B2 (ja) | 半導体装置およびその作製方法 | |
KR19980087561A (ko) | 박막 트랜지스터 및 박막 트랜지스터를 사용한 반도체 장치 | |
JP4657361B2 (ja) | 半導体装置 | |
JP2805590B2 (ja) | 半導体装置の作製方法 | |
JP3585534B2 (ja) | 半導体装置の作製方法 | |
JP3030367B2 (ja) | 半導体装置およびその作製方法 | |
US6211535B1 (en) | Method of manufacturing a semiconductor device | |
JPH1050609A (ja) | 薄膜状半導体装置の作製方法 | |
JPH07218932A (ja) | 半導体装置およびその作製方法 | |
JP3316180B2 (ja) | 薄膜半導体装置の作製方法 | |
JP3124445B2 (ja) | 半導体装置およびその作製方法 | |
JPH1065181A (ja) | 半導体装置およびその作製方法 | |
JP4417327B2 (ja) | 半導体装置の作製方法 | |
JP3535275B2 (ja) | 半導体装置の作製方法 | |
JP2003023014A (ja) | 半導体装置 | |
JP3602344B2 (ja) | 薄膜トランジスタ及びその作製方法 | |
KR100531556B1 (ko) | 반도체장치제조방법 | |
JPH0823104A (ja) | 半導体装置およびその作製方法 | |
JPH09223669A (ja) | 半導体装置の作製方法 | |
JP4104901B2 (ja) | アクティブマトリクス型表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040623 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040804 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |