JPH1187844A - 半導体光結合回路及びその製造方法 - Google Patents

半導体光結合回路及びその製造方法

Info

Publication number
JPH1187844A
JPH1187844A JP32266697A JP32266697A JPH1187844A JP H1187844 A JPH1187844 A JP H1187844A JP 32266697 A JP32266697 A JP 32266697A JP 32266697 A JP32266697 A JP 32266697A JP H1187844 A JPH1187844 A JP H1187844A
Authority
JP
Japan
Prior art keywords
layer
core layer
etching
optical coupling
mask pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32266697A
Other languages
English (en)
Inventor
Naoto Yoshimoto
直人 吉本
Nobuhiro Kawaguchi
悦弘 川口
Satoru Oku
哲 奥
Yuichi Tomori
裕一 東盛
Susumu Kondo
進 近藤
Etsuo Noguchi
悦男 野口
Tadayuki Akabuchi
忠之 赤淵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP32266697A priority Critical patent/JPH1187844A/ja
Publication of JPH1187844A publication Critical patent/JPH1187844A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 大きなサイドエッチングによる光結合面の窪
み或いは突起状の形状による光学的、形状的な問題を解
決するにある。 【解決手段】 InxGa1-xAsy1-y(0≦x≦1,0
≦y≦1)混晶54から構成され、少なくとも一つのコ
ア層58を有する複数の光導波路が、該光導波路の光の
導波方向に縦列に接続された光結合回路において、少な
くとも一つの光導波路がInxGayAlzAs1-y-z(0≦x
≦1,0≦y≦1,0≦z≦1)混晶を含むことを特徴
とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体光結合回路
及びその製造方法に関するものである。詳細に述べれ
ば、互いに異なる屈折率分布を有する光導波路がその光
軸方向に縦列に接続された光導波路に関するものであ
る。
【0002】
【従来の技術】互いに異なる屈折率分布を有する光導波
路を、光導波路の光軸方向に縦列接続して半導体光素子
の最適構造を独立に設立することによって、半導体光集
積回路の性能向上を図る試みが盛んに行われている。
【0003】特に、半導体レーザーに光ファイバが結合
された半導体レーザーモジュールを作製するには、半導
体レーザーと光ファイバの結合における光軸調整を可能
な限り大きな許容度でもって高効率に結合することが重
要である。このため、図3に示すような光導波路の構造
を有する半導体レーザが開発されている。
【0004】図中、11は活性層部のコア層、12はガ
イド層部のコア層、13は光結合断面、14はレーザ出
射端面、15は基板、16はクラッド層である。同図に
示すように、電流注入により利得を得る活性層部のコア
層11の一端側に、該活性層部のコア層11より大きな
バンドギャップエネルギーを有するガイド層部のコア層
12が光結合面13を介して接続されている。
【0005】ガイド層部のコア層12の形状は、レーザ
出射端に近づくにつれて漸次幅が狭くなる、あるいは厚
さが薄くなる、または幅と厚さがともに減少する構造と
することにより、光導波路の光閉じ込め係数を低減さ
せ、レーザ出射端14から出射されるレーザのスポット
サイズを拡大する。
【0006】このような活性層11と該活性層11より
大きなバンドギャップエネルギーを有するガイド層部の
コア層12との光結合面13を作製するに際しては、概
ね図4に示す作製工程を用いてきた。先ず、図4(a)
に示すようにInP基板30上に活性層部のコア層31
をMOVPE法でエピタキシャル成長する。
【0007】次に、図4(b)に示すように、幅10μ
m、長さ300μmの長さの領域に形成したSiO2膜3
2をエッチングマスクとして、この領域以外のコア層3
1を除去して活性層部のコア層島33を形成する。引き
続き、図4(c)に示すように、コア層島33以外の領
域にガイド部のコア層34を形成する層を成長させ、活
性層部のコア層島33とガイド部のコア層34を結合さ
せる。
【0008】更に、図4(d)に示すように、活性層部
のコア層島33の上に残っているSiO2膜32を除去し
た後、活性層部のコア層島33とガイド部のコア層34
とを、活性層部20及びガイド部21のようにストライ
プ形状に加工する。その後、図4(e)に示すように、
ストライプ状の活性層部20及びガイド部21の横を埋
め込み成長を行った後、クラッド層35を成長して、続
いて電流注入用の電極36を設けてレーザとする。
【0009】また、図3に示す半導体レーザーは、図7
(a)〜(c)に示す工程によっても製造される。尚、
図7(a)〜(c)において、左右方向が光軸方向であ
る。先ず、図7(a)に示すようにInP基板114の
上に活性層部のコア層113とInPクラッド層112
をそれぞれ0.4μm、1.5μmの厚さでMOVPE
法でエピタキシャル成長させ、更に、その上にSiO2
111を3000Å成膜し、ドライエッチングをもちい
て、図中左右方向に幅10μm、長さ300μmのスト
ライプ状に加工する。
【0010】次に、図7(b)に示すようにSiO2膜1
11をエッチングマスクとして、活性層部のクラッド層
であるInP層112を塩酸系のエッチャントを用いて
ウェットエッチングにより加工し、そして、活性層部の
コア層113を硫酸系のエッチャントを用いてウェット
エッチングにより加工する。
【0011】引き続き、図7(c)に示すように、図7
(b)で取り除いた領域にガイド部のコア層115とク
ラッド層であるInP層116をそれぞれ0.4μm、
1.5μmの厚さに成長させ、活性層部のコア層113
及びクラッド層112とガイド部のコア層115及びク
ラッド層116を結合させる。その後、SiO2膜111
を除去して図3で示した光結合面13を含む光導波路構
造を作製する。
【0012】
【発明が解決しようとする課題】図4(a)〜(e)に
示す工程を経て作製されるレーザ出射端面23は壁開工
程により作製するため、レーザ構造のストライプ方向は
この壁開面に直交することとなる。すなわち、壁開面は
[110]面に沿って生じるため、レーザ構造のストラ
イプ方向は〈110〉方向をとる。図4(b)の横断面
図を図5(a)に示す。活性層部のコア層31を除去す
る工程では、一般に塩酸、硫酸などの薬液によるウェッ
トエッチング方法を用いている。
【0013】そのため、レーザ構造のストライプ方向は
〈110〉方向に対して、化学的に安定な〈111〉方
向の面が生じる。すなわち、光の結合断面に対して、斜
め構造を有することとなる。この面を形成しつつ、エッ
チングは横方向にも進行するため、活性層部のコア層島
33を完全に除去した後は図5(a)に示すようにSi
2膜32より、活性層部のコア層島33が深く後退し
た形状となる。この量をサイドエッチ量xと定義する。
【0014】図6には、活性層部のコアとしてInGaA
sP(1.55μm組成)厚さ0.4μmの層を用いた
場合のエッチング時間とサイドエッチング量との関係を
示す。ウェットエッチング液には硫酸系のエッチャント
を用いている。0.4μm厚のコア層を除去するのに1
20秒ほど必要であるが、この場合、サイドエッチング
量は0.3μm程度にもなる。更に、結合部分における
反射低減のため、結合断面を斜め(結合部を上から見
て)とすると、サイドエッチング量は更に進行し、0.
5μm程度にも達する。
【0015】また、一般にウェットエッチングはウェハ
面内で不均一に進行するため、やや時間を長めにエッチ
ングを行う。従って、ますますサイドエッチングが大き
くなることとなる。このような大きなサイドエッチング
があると、図4(c)に示した工程におけるガイド部の
コア層34を成長した時、図5(b)に示すような活性
層部のコア層島33とガイド部のコア層34との光結合
部が歪んだ形となる。
【0016】これは、大きな凹凸のある形状があるとこ
ろにMOVPE法で成長すると、原料ガスの供給が乱流
により乱れが生じ、SiO2膜32の下部には十分に原料
ガスが供給されないことに起因している。尚、図5で
は、[−110]断面に関して記載してあるが、この面
と直交する[110]断面でも同様な現象が観察され
る。
【0017】上述のような、大きなサイドエッチングに
よる光結合面の窪み或いは突起状の形状は光学的、形状
的に問題が生じる。光学的問題とは、光結合面でのいび
つな形状により、この部分における光結合損失が大きく
なることを言う。次に形状的問題とは、このような窪み
或いは突起状の形状が光結合部に生じると、図4(d)
に示したストライプを形成する工程において、幅がたか
だか1.5μm程度しかないため、ストライプ形成の作
製歩留まりが低減するといった問題が生じることを言
う。
【0018】更に、利得の偏波依存性を低減させるため
にストライプ幅を0.5μm以下にする場合、この問題
は深刻である。
【0019】図7(a)〜(c)に示す工程を経て作製
されるレーザ出射端面14は劈開工程により作製される
ため、レーザ構造のストライプ方向はこの劈開面に直交
することとなる。そのため、光結合もストライプ方向と
同一方向に作製することとなる。
【0020】すなわち、劈開面は[110]面に沿って
生じるため、レーザ構造のストライプ方向すなわち光結
合を行う方向は〈110〉方向をとる。図7(b)をも
ちいて活性層部のクラッド層112とコア層113を塩
酸系と硫酸系の薬液によって除去する工程を示したが、
レーザ構造のストライプ方向は、〈110〉方向であ
り、従って、光結合を行う方向は〈110〉方向に対し
て、直交している。
【0021】この様な配置の場合、光結合面であるコア
層の側面は、化学的に安定な〈111〉方向の面でエッ
チングが停止する。すなわち光の結合断面に対して斜め
構造を有することとなる。この面を形成しつつ、エッチ
ングは横方向にも進行するため、活性層部のクラッド層
112とコア層113を完全に除去した後は図7(b)
に示したようにSiO2膜111より、活性層部クラッド
層112とコア層113が深く後退した形状となる。こ
の量をサイドエッチ量xと定義する。
【0022】図6には、活性層部のコア層としてInGa
AsP(1.55μm組成)厚さ0.4μmの層を用い
た場合のエッチング時間とサイドエッチング量との関係
を示す。ウェットエッチング液には硫酸系のエッチャン
トを用いている。0.4μm厚のコア層を除去するのに
120秒ほど必要であるが、この場合、サイドエッチン
グ量は0.3μm程度にもなる。
【0023】更に、後述する本願の別の発明の構成であ
る結合部分における反射低減のため、結合断面を斜め
(結合部を上から見て)とすると、サイドエッチング量
は更に進行し、0.5μm程度にも達する。また、一般
にウェットエッチングはウェハ面内で不均一に進行する
ため、やや時間を長めにエッチングを行う。従って、ま
すますサイドエッチングが大きくなることとなる。
【0024】このような大きなサイドエッチングがある
と、図7(c)に示したガイド部のコア層115を成長
した時、結合部が歪んだ形となり、更にガイド部のクラ
ッド層116を成長するときにはコア層115の歪みの
影響とクラッド層116がコア層115に比べて厚くな
っているため成長層の厚みもコア層115よりも厚いこ
とから、更に歪んだ形となる。
【0025】そして、最終的に図7(c)に示すように
SiO2層111の高さにまで至る突起状の形と大きな窪
みを形成してしまう。これは、大きな凹凸のある形状が
あるところにMOVPE法で成長すると、原料ガスの供
給が乱流により乱れが生じ、SiO2膜111の下部には
十分に原料ガスが供給されないことに起因している。
【0026】上述のような、大きなサイドエッチングに
よる光結合面の窪みあるいは、突起状の形状は光学的、
形状的に問題が生じる。形状的な問題とは、この後の工
程で行う図3中の光導波路11,12としてのストライ
プを形成する際に良好なストライプの形成が困難であ
り、例えば、典型的な値であるたかだか1.5μm幅の
ストライプを作製する場合、その歩留まりは低下してし
まう。
【0027】更に、偏波依存性を低減させるためにスト
ライプ幅を0.5μm以下にする場合、その影響は深刻
である。また、光学的な問題として、光結合面のいびつ
な形状により、この部分における光結合損失が大きくな
るという問題が起こってしまう。
【0028】
【課題を解決するための手段】上述した課題を解決する
本発明の請求項1に係る半導体光結合回路は、InxGa
1-xAsy1-y(0≦x≦1,0≦y≦1)混晶から構成
され、少なくとも一つのコア層を有し、積層方向の屈折
率分布が異なる複数の光導波路が、該光導波路の光の導
波方向に縦列に接続された光結合回路において、少なく
とも一つの光導波路がInxGayAlzAs1-y-z(0≦x≦
1,0≦y≦1,0≦z≦1)混晶を含むことを特徴と
する。
【0029】また、上述した課題を解決する本発明の請
求項2に係る半導体光結合回路は、請求項1の半導体光
結合回路において、InxGa1-xAsy1-y(0≦x≦
1,0≦y≦1)混晶から構成されたコア層と、該コア
層よりも屈折率が小さく、かつ該コア層よりも下部にあ
るクラッド層の内部或いはその下部にInxGayAlzAs1
-y-z(0≦x≦1,0≦y≦1,0≦z≦1)混晶を含
むことを特徴とする。
【0030】また、上述した課題を解決する本発明の請
求項3に係る半導体光結合回路の製造方法は、請求項1
又は請求項2の半導体光結合回路を製造する方法におい
て、ドライエッチングによって一部のコア層を除去する
工程と、前記工程よりも後にウェットエッチングによっ
てInxGayAlzAs1-y-z(0≦x≦1,0≦y≦1,0
≦z≦1)混晶を含むクラッド層を除去する工程とを含
むことを特徴とする。
【0031】また、上述した課題を解決する本発明の請
求項4に係る半導体光結合回路の製造方法は、異なる材
質のコアを有する光導波路が光軸方向に接続された光導
波路素子の製造方法において、第1の材料からなるコア
層が上部クラッド層で覆われた層構造を有する半導体基
板上に、エッチング及び選択成長のマスクとなる材料で
第1のマスクパターンを形成する工程と、前記第1のマ
スクパターンで覆われていない部分の上部クラッド層を
ドライエッチングにより非等方的に除去する工程と、前
記第1のマスクパターンで覆われていない領域の第1の
材料からなるコア層の上部の一部をドライエッチングに
より非等方的に除去する工程と、前記エッチングにより
露出した上部クラッド層の側面を第1の材料からなるコ
ア層に対し選択性のある溶液によりウェットエッチング
する工程と、前記エッチングにより露出した前記第1の
マスクパターン以外の領域の第1の材料からなるコア層
の残部をクラッド層に対し選択性のある溶液を用いて等
方的なウェットエッチングにより除去するとともに、前
記第1のマスクパターン下の第1の材料からなるコア層
をサイドエッチングする工程と、前記基板上に、前記第
1の材料からなるコア層に接続するように、前記コア層
とは異なる第2の材料からなるコア層を前記第1のマス
クパターン以外の部分に選択埋め込み成長する工程と、
前記第2の材料からなるコア層上に、前記上部クラッド
層に接続するように、前記第1のマスクパターン以外の
部分に上部クラッド層を選択埋め込み成長する工程と、
前記第1のマスクパターンを除去する工程と、前記上部
クラッド層上に、エッチング及び選択成長のマスクとな
る材料で前記第1、第2の材料からなるコア層にまたが
る様なストライプ状の第2のマスクパターンを形成する
工程と、前記第2のマスクパターンで覆われていない部
分の上部クラッド層及び第1及び第2の材料からなるコ
ア層をエッチングにより除去する工程と、前記基板上
に、前記第2のマスクパターン以外の部分にクラッド層
を選択埋め込み成長する工程とを含むことを特徴とす
る。
【0032】また、上述した課題を解決する本発明の請
求項5に係る半導体光結合回路の製造方法は、請求項4
記載の半導体光結合回路の製造方法において、前記第1
の材料からなるコア層と前記第2の材料からなるコア層
との接続面が、光導波路の光軸方向に対する垂直面に対
して傾斜する様に、前記第1のマスクパターンを配置さ
せることを特徴とする。
【0033】また、上述した課題を解決する本発明の請
求項6に係る半導体光結合回路の製造方法は、請求項4
記載の半導体光結合回路の製造方法において、前記第1
の材料からなるコア層と前記第2の材料からなるコア層
との接続面が曲面となる様に、前記第1のマスクパター
ンを配置させることを特徴とする。
【0034】また、上述した課題を解決する本発明の請
求項7に係る半導体光結合回路は、異なる材質のコアを
有する光導波路が光軸方向に接続された光導波路素子に
おいて、第1の材料からなるコアと第2の材料からなる
コアとの接続面が、前記接続面による反射を抑制する様
に、光導波路の光軸方向に対する垂直面に対して傾斜す
る平面であること特徴とする。
【0035】また、上述した課題を解決する本発明の請
求項8に係る半導体光結合回路は、異なる材質のコアを
有する光導波路が光軸方向に接続された光導波路素子に
おいて、第1の材料からなるコアと第2の材料からなる
コアとの接続面が、前記接続面による反射を抑制する様
に、曲面であることを特徴とする。
【0036】〔作用〕上記課題を解決するために、本発
明の請求項1又は2に係る半導体光結合回路では、Inx
Ga1-xAsy1-y(0≦x≦1,0≦y≦1)混晶から
構成されたコア層のほかに前記InxGa1-xAsy
1-y(0≦x≦1,0≦y≦1)混晶とウェットエッチ
ングにおける選択性を有するInxGayAlzAs1-y-z(0
≦x≦1,0≦y≦1,0≦z≦1)混晶を含んでいる
ため、このInxGayAlzAs1-y-z(0≦x≦1,0≦y
≦1,0≦z≦1)混晶をウェットエッチングにおける
エッチング停止層として機能させることができる。
【0037】これにより、活性層部のコア層島を除去し
た部分の底面はダメージのない清浄な界面を有すること
ができる。従って、ガイド部のコア層を成長するとき、
結晶品質の良好な成長膜を得ることが可能となる。
【0038】また、上記請求項1又は2に係る半導体光
結合回路を製造する方法である請求項3において、ドラ
イエッチングによってガイド部のコア層を除去する工程
と、ウェットエッチングによってInxGayAlzAs1-y-z
(0≦x≦1,0≦y≦1,0≦z≦1)混晶を含むク
ラッド層を除去する工程とを併用することにより、ガイ
ド部のコア層における光結合面の(横断面に対する)垂
直性が向上する。
【0039】また、ガイド部のコア層の一部或いはすべ
てをドライエッチングで除去することにより、ウェット
エッチングの時間を大幅に短縮することができる。これ
によって、サイドエッチング量を小さくすることができ
るため、上述した問題である光結合面での窪みや突起状
の形状を低減できる。
【0040】上記課題を解決するための本発明の請求項
4に係る半導体光結合回路の製造方法では、要するに、
活性層部のパターニングにおいて、クラッド層とコア層
の一部をドライエッチングによりパターニングする工程
とその後、クラッド層をウェットエッチングにより短い
時間でサイドエッチングをする工程とコア層の残りの部
分をウェットエッチングにより取り除き、このときのエ
ッチングによりサイドエッチングを同時に行う工程を有
するため、窪みや突起状の形状に起因するサイドエッチ
量の制御性を向上することができる。
【0041】即ち、これまでのウェットエッチングのみ
を使用したパターニングからドライエッチングを併用す
ることでクラッド層とコア層の一部をドライエッチング
によりパターニングすることでサイドエッチのほとんど
ないパターニングが可能となった。その後ダメージ層と
ともに残りのコア層をウェットエッチングを用いて除去
することでクラッド層とコア層にきれいな面を出すこと
ができる。
【0042】これにより、いままでガイド部のコア層や
クラッド層を結合するときに生じていた窪みや突起状の
形状の原因であったサイドエッチ量の大きなパターニン
グからサイドエッチ量を低減したパターニングが可能と
なり、形状的な問題であった光導波路のストライプ形成
の歩留まりが向上し、また、光学的な問題であった光結
合損失も低減することが可能となる。
【0043】更に、本発明の請求項5〜8に係る半導体
光結合回路及びその製造方法では、光結合面をストライ
プ方向〈110〉方向に対して90度以外の角度あるい
は、円弧にすることにより光結合面の面積を大きくし、
同時に光の反射を抑圧する構造を有するため、光結合面
の面積を大きくし、ガイド部のコア層、クラッド層を成
長するときの単位長さ当たりのマスク上からの原料ガス
の供給量を減少することで結合面での成長速度異常を緩
和し、いびつな成長を抑圧することが可能となる。
【0044】また、光結合面をストライプ方向〈11
0〉方向に対して90度以外の角度あるいは、円弧にし
た構造を採用することで光学的に反射の少ない光結合面
を作製することも可能となる。
【0045】
【発明の実施の形態】
〔実施例1〕以下、図面を参照して本発明の実施例1を
詳細に説明する。本実施例に係る半導体光結合回路の作
製工程を図1に示す。本実施例では、半導体光結合回路
として、半導体レーザと同様の作製工程を有するスポッ
トサイズ変換機能導波路を集積した偏波無依存化された
半導体光ゲートアンプの工程について説明する。
【0046】先ず、図1(a)に示すようにInP基板
51上に1.1μm組成のInGaAlAs53(厚さ10
nm)を含むn−InPクラッド層52(厚さ1.0μ
m)、1.55μm組成のInGaAsP活性層54(厚
さ0.4μm)、p−InPクラッド層55(厚さ0.
3μm)をMOVPE法でエピタキシャル成長する。次
に、図1(b)に示すように、幅10μm、長さ300
μmの長さの領域に形成したSiO2膜56を蒸着した
後、エッチングマスクとして、活性層部以外の部分を除
去する。
【0047】引き続き、図1(c)に示すように、CH
4/H2をエッチングガスとして用いたドライエッチング
によって、p−InP層55、InGaAsP活性層54、
n−InPクラッド層52をエッチングする。この時、
InGaAlAs層53までエッチングが達したとしても、
CH4/H2系のドライエッチングはAlを含む層に関し
てはエッチング速度がInPに比べ1/100以下のた
め、選択性が生じる。
【0048】これにより、ドライエッチングを使用する
際、懸念されるオーバーエッチングする可能性は激減す
る。更に、図1(d)に示すように、ドライエッチング
によりエッチングできなかったInGaAlAs層53を含
むn−InPクラッド層52をウェットエッチングによ
り除去する。
【0049】この時のウェットエッチングの時間はたか
だか10〜20秒なので、サイドエッチング量も0.1
μm程度に収まる。この工程により、ドライエッチング
による加工ダメージを除去することができる。更に、加
工底面に清浄なInP面がでることになり、次のガイド
層を結晶成長するときに良好な結晶品質が得られる。そ
の後、図1(e)に示すように、ガイド部のn−InP
層57、1.3μm組成のInGaAsPガイド層58、
i−InP層59を成長させる。
【0050】そして、図2に示すように、ストライプ活
性層部、ガイド部ともにCH4/H2系のドライエッチン
グによってストライプを形成する。この時、ガイド層部
の幅を出射端に近づくにつれて漸次狭くする。それによ
って、光導波路の光閉じ込め係数を低減させ、出射端か
ら出射されるレーザのスポットサイズを拡大させる機能
を持たせる。
【0051】その後、ストライプの横のp−InP層6
2、n−InP層61を埋め込み成長を行った後、SiO
2膜56を除去した後p−クラッド層63、p−InGa
Asコンタクト層64を成長して、続いてSiO2パッシ
ベーション膜65を形成した後、電流注入用の電極6
6,67を設ける。
【0052】なお、ここでは1.55μm組成のInGa
AsP活性層を例とするが、材料、構造はこれに限定さ
れる物ではなく、InGaAsP/InP系MQW構造でも
よい。また、ここでは半導体光ゲートアンプについて述
べたが、半導体レーザや半導体受光素子、半導体光変調
器についても、本発明の構造及び作製方法は容易に適用
できる。
【0053】更に、今回はドライエッチングのガスとし
て、CH4/H2を用いたが、BrやClなどハロゲン系の
ガスを用いてもよい。また、今回はガイド層部のストラ
イプ幅を狭くすることにより、スポットサイズ変換機能
を付加したが、選択成長を用いてガイド層部の厚さを徐
々に薄くする、或いはまたは幅と厚さがともに減少する
構造とすることにより、スポットサイズ変換機能を付加
したとしても本発明の趣旨を変えるものではない。
【0054】〔実施例2〕以下、図面を参照して本発明
の実施例2を詳細に説明する。本実施例に係る半導体光
導波路素子の作製工程を図8〜図10に示す。本実施例
では、半導体レーザ同様の作製工程を有するスポットサ
イズ変換機能導波路を集積した偏波無依存化された半導
体光ゲートアンプの工程の一部として半導体光導波路素
子の作製工程を説明する。
【0055】まず、図8(a)に示すようにInP基板
124上に1.55μm組成のInGaAsP活性層12
3(厚さ0.4μm)、InPクラッド層122(厚さ
1.5μm)をMOVPE法でエピタキシャル成長す
る。そして、SiO2膜121(厚さ3000Å)を蒸着
した後、エッチング及び選択成長マスクとするために活
性層部の幅10μm、長さ300μmの領域以外を除去
する。
【0056】引き続き、図8(b)に示すように、CH
4/H2をエッチングガスとして用いたドライエッチング
によって、InP層122とInGaAsP層123の一部
(0.2μm程度)をエッチングする。次に、図8
(c)に示すようにInP層122の側壁のダメージ層
を除去し、きれいな面を出すために塩酸系のエッチャン
トによりウェットエッチングを行う。
【0057】このときのウェットエッチングの時間はた
かだか10〜20秒なので、サイドエッチ量も0.1μ
m程度である。引き続き、残されているInGaAsP層
123を硫酸系のエッチャントを用いて除去する。この
時もウェットエッチングの時間はたかだか30秒程度な
ので、サイドエッチ量は0.1μm程度に収まる。
【0058】この工程により、InGaAsP層123の
ドライエッチングによる加工ダメージを除去することが
できる。更に、加工底面に清浄なInP面がでることに
なり、次のガイド層を結晶成長するときに良好な結晶品
質が得られる,その後、図9(a)に示すようにガイド
部のガイド層である1.3μm組成のInGaAsP層1
25とガイド部のクラッド層であるInP層126を成
長させ、そして、図9(b)9に示すように、SiO2
121を除去する。
【0059】その後、再度、図9(c)に示すように、
1.5μm幅のストライプ状のエッチング及び選択成長
マスク127を形成する。そして、図10(a)に示す
ように、上記マスク127以外の領域を基板124まで
エッチングにより、除去する。更に、図10(b)に示
すように、再度、InP層128を選択埋め込み成長し
て、導波路側部にもクラッドを形成し、図10(c)に
示すように、エッチング及び選択成長マスク127を除
去する。
【0060】電極形成後、最終的に劈開により、各素子
を分離することで光導波路素子を作製する。なお、ここ
では1.55μm組成のInGaAsP活性層を例とした
が、材料、構造はこれに限定される物ではなく、InGa
AsP/InP系MQW構造でもよい。
【0061】また、半導体光ゲートアンプについて述べ
たが、半導体レーザや半導体受光素子、半導体光変調器
についても、本発明の構造及び作製方法は容易に適用で
きる。また、今回はドライエッチングのガスとして、C
4/H2を用いたが、BrやClなどのハロゲン系のガス
を用いたとしても本発明の趣旨を変えるものではない。
【0062】〔実施例3〕以下、図面を参照して本発明
の実施例3を詳細に説明する。本実施例に係る半導体光
導波路素子の光結合面の構造を上面から見た様子を図1
1に示す。ここで、131,132,133は最初のエ
ッチング及び選択成長を行う際のマスクである。本実施
例では、光導波路素子の光結合面の構造について説明す
る。
【0063】これまで、光導波路素子を作製する際に光
結合面を得るための構造は図11(a)に示すように、
ストライプ方向〈110〉方向に対して垂直方向(θ=
90°)の面をもった結合面132で光結合を行ってき
た。
【0064】本実施例では、図11(b)に示すよう
に、この光結合面をストライプ方向〈110〉方向に対
して傾斜した方向、つまり、θ=90°以外の角度をも
った光結合面134で光結合を行う、あるいは、図11
(c)に示すように円弧状にした光結合面136で光結
合を行う。
【0065】ここで、光結合面136は、円の一部であ
る必要はなく、直線以外の任意の曲線であってもよい。
また、結合面134は、最初のエッチング及び選択成長
のマスク131の端部形状を光軸方向と垂直ではない面
としておけばよいので、加工精度の全精度も大きく、か
つ,1.5μmといった細いストライプを最終的に形成
する工程の精度に何ら影響を及ぼすことなく、前述した
実施例と同様に光導波路素子を作製することができる。
【0066】
【発明の効果】以上、説明したように、本発明の請求項
1〜3に係る半導体光結合回路及びその製造方法によれ
ば、InxGa1-xAsy1-y(0≦x≦1,0≦y≦1)
混晶から構成されたコア層のほかに前記InxGa1-xAsy
1-y(0≦x≦1,0≦y≦1)混晶とウェットエッ
チングにおける選択性を有するInxGayAlzAs
1-y-z(0≦x≦1,0≦y≦1,0≦z≦1)混晶を
含んでいるため、このInxGayAlzAs1-y-z(0≦x≦
1,0≦y≦1,0≦z≦1)混晶をウェットエッチン
グにおけるエッチング停止層として機能させることがで
きる。これにより、活性層部のコア層を除去した部分の
底面はダメージのない清浄な界面を有することができ
る。
【0067】また、InGaAlAs層はドライエッチング
のエッチング停止層としても利用できる。すなわち、た
とえInGaAlAs層までエッチングが達したとしても、
CH4/H2系のドライエッチングはAlを含む層に関し
てはエッチング速度がInPに比べ1/100以下のた
め、選択性が生じる。これにより、ドライエッチングを
使用する際、懸念されるオーバーエッチングする可能性
は激減する。
【0068】そして、この後InGaAlAs層をウェット
エッチングで取り除けばよい。従って、ガイド部のコア
層を成長するとき、結晶品質の良好な成長膜を得ること
が可能となる。また、InGaAlAs系の混晶はInGaA
sP系の混晶に比べて、硫酸系のウェットエッチャント
に対するエッチングレートが速いので、InGaAlAs層
を除去する間にInGaAsP層のサイドエッチングはそ
れほど進行しない。
【0069】また、ドライエッチングによってガイド部
のコア層を除去する工程と、ウェットエッチングによっ
てInGaAlAs混晶を含むクラッド層を除去する工程と
を併用することにより、ガイド部のコア層における光結
合面の(横断面に対する)垂直性が向上する。また、ガ
イド部のコア層の一部或いはすべてをドライエッチング
で除去することにより、ウェットエッチングの時間を大
幅に短縮することができる。
【0070】この時のウェットエッチングの時間はたか
だか10〜20秒なので、サイドエッチング量も0.1
μm程度に収まる。これによって、サイドエッチング量
を小さくすることができるため、上述した問題である光
結合面での窪みや突起状の形状を低減できる。従って、
光結合部における光結合損失を低減できるとともに、光
結合部を含むストライプ形成(特に幅の狭い場合)にお
ける作製歩留まりが向上させることができる。
【0071】また、本発明の請求項4に係る半導体光結
合回路の製造方法によれば、窪みや突起状の形状に起因
するサイドエッチ量の制御性を向上することができる。
即ち、これまでのウェットエッチングのみを使用したパ
ターニングからドライエッチングを併用することでクラ
ッド層とコア層の一部をドライエッチングによりパター
ニングすることでサイドエッチのほとんどないパターニ
ングが可能となった。
【0072】その後ダメージ層とともに残りのコア層を
ウェットエッチングを用いて除去することでクラッド層
とコア層にきれいな面を出すことができる。これによ
り、いままでガイド部のコア層やクラッド層を結合する
ときに生じていた窪みや突起状の形状の原因であったサ
イドエッチ量の大きなパターニングからサイドエッチ量
を低減したパターニングが可能となり、形状的な問題で
あった光導波路のストライプ形成の歩留まりが向上し、
また、光学的な問題であった光結合損失も低減すること
が可能となる。
【0073】更に、本発明の請求項5〜8に係る半導体
光結合回路及びその製造方法によれば、光結合面をスト
ライプ方向〈110〉方向に対して90度以外の角度あ
るいは、円弧にすることにより光結合面の面積を大きく
し、ガイド部のコア層、クラッド層を成長するときの単
位あたりの原料ガスの量を減少することで結合面での成
長速度を緩和し、いびつな成長を抑圧することが可能と
なる。
【0074】また、光結合面をストライプ方向〈11
0〉方向に対して90度以外の角度あるいは、円弧にし
た構造を採用することで光学的に反射の少ない光結合面
を作製することも可能となる。
【図面の簡単な説明】
【図1】本発明の一実施例に係る半導体光結合回路の作
製工程図である。
【図2】本発明の一実施例に係る半導体光結合回路の活
性層部の断面図である。
【図3】従来の半導体光結合回路の斜視図である。
【図4】従来の半導体光結合回路の作製工程図である。
【図5】従来の半導体光結合回路の光結合部分の断面図
である。
【図6】ウェットエッチング工程によるエッチング時間
とサイドエッチング量との関係を示すグラフである。
【図7】従来技術に係る半導体光導波路素子の製造工程
に係る斜視図である。
【図8】本発明の第2の実施例に係る半導体光導波路素
子の製造工程を示す斜視図である。
【図9】本発明の第2の実施例に係る半導体光導波路素
子の製造工程を示す斜視図である。
【図10】本発明の第2の実施例に係る半導体光導波路
素子の製造工程を示す側面図である。
【図11】本発明の第3の実施例に係る半導体光導波路
素子を示す上視図である。
【符号の説明】
11 活性層部のコア層 12 ガイド層部のコア層 13 光結合断面 14 レーザー出射端面 15 基板 16 クラッド層 30 基板 31 活性層部のコア層 32 SiO2膜 33 ガイド層部のコア層島 34 ガイド部のコア層 35 クラッド層 36 電極 51 n−InP基板 52 n−InPクラッド層 53 InGaAlAsエッチング停止層 54 InGaAsP活性層 55 p−InPクラッド層 56 SiO2膜 57 ガイド部のn−InPクラッド層 58 ガイド部のInGaAsPコア層 59 ガイド部のi−InPクラッド層 61 n−InP埋め込み層 62 p−InP埋め込み層 63 p−InPクラッド層 64 p−InGaAsコンタクト層 65 SiO2パッシベーション膜 66 p電極 67 n電極 111 SiO2膜 112 活性層部のクラッド層 113 活性層部のコア層 114 基板 115 ガイド部のコア層 116 ガイド部のクラッド層 121 SiO2膜 122 InPクラッド層 123 InGaAsP活性層 124 InP基板 125 ガイド部のInGaAsP活性層 126 ガイド部のInPクラッド層 131 活性層部 132 光結合面 133 活性層部 134 光結合面 135 活性層部 136 光結合面
───────────────────────────────────────────────────── フロントページの続き (72)発明者 東盛 裕一 東京都新宿区西新宿三丁目19番2号 日本 電信電話株式会社内 (72)発明者 近藤 進 東京都新宿区西新宿三丁目19番2号 日本 電信電話株式会社内 (72)発明者 野口 悦男 東京都新宿区西新宿三丁目19番2号 日本 電信電話株式会社内 (72)発明者 赤淵 忠之 東京都武蔵野市御殿山1丁目1番3号 エ ヌ・テイ・テイ・アドバンステクノロジ株 式会社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 InxGa1-xAsy1-y(0≦x≦1,0
    ≦y≦1)混晶から構成され、少なくとも一つのコア層
    を有する複数の光導波路が、該光導波路の光の導波方向
    に縦列に接続された光結合回路において、少なくとも一
    つの光導波路がInxGayAlzAs1-y-z(0≦x≦1,0
    ≦y≦1,0≦z≦1)混晶を含むことを特徴とする半
    導体光結合回路。
  2. 【請求項2】 請求項1の半導体光結合回路において、
    InxGa1-xAsy1- y(0≦x≦1,0≦y≦1)混晶
    から構成されたコア層と、該コア層よりも下部にあるク
    ラッド層の内部或いはその下部にInxGayAlzAs1-y-z
    (0≦x≦1,0≦y≦1,0≦z≦1)混晶を含むこ
    とを特徴とする半導体光結合回路。
  3. 【請求項3】 請求項1又は請求項2の半導体光結合回
    路を製造する方法において、ドライエッチングによって
    一部のコア層を除去する工程と、前記工程よりも後にウ
    ェットエッチングによってInxGayAlzAs1-y-z(0≦
    x≦1,0≦y≦1,0≦z≦1)混晶を含むクラッド
    層を除去する工程とを含むことを特徴とする半導体光結
    合回路の製造方法。
  4. 【請求項4】 異なる材質のコアを有する光導波路が光
    軸方向に接続された光導波路素子の製造方法において、
    第1の材料からなるコア層が上部クラッド層で覆われた
    層構造を有する半導体基板上に、エッチング及び選択成
    長のマスクとなる材料で第1のマスクパターンを形成す
    る工程と、前記第1のマスクパターンで覆われていない
    部分の上部クラッド層をドライエッチングにより非等方
    的に除去する工程と、前記第1のマスクパターンで覆わ
    れていない領域の第1の材料からなるコア層の上部の一
    部をドライエッチングにより非等方的に除去する工程
    と、前記エッチングにより露出した上部クラッド層の側
    面を第1の材料からなるコア層に対し選択性のある溶液
    によりウェットエッチングする工程と、前記エッチング
    により露出した前記第1のマスクパターン以外の領域の
    第1の材料からなるコア層の残部をクラッド層に対し選
    択性のある溶液を用いて等方的なウェットエッチングに
    より除去するとともに、前記第1のマスクパターン下の
    第1の材料からなるコア層をサイドエッチングする工程
    と、前記基板上に、前記第1の材料からなるコア層に接
    続するように、前記コア層とは異なる第2の材料からな
    るコア層を前記第1のマスクパターン以外の部分に選択
    埋め込み成長する工程と、前記第2の材料からなるコア
    層上に、前記上部クラッド層に接続するように、前記第
    1のマスクパターン以外の部分に上部クラッド層を選択
    埋め込み成長する工程と、前記第1のマスクパターンを
    除去する工程と、前記上部クラッド層上に、エッチング
    及び選択成長のマスクとなる材料で前記第1、第2の材
    料からなるコア層にまたがる様なストライプ状の第2の
    マスクパターンを形成する工程と、前記第2のマスクパ
    ターンで覆われていない部分の上部クラッド層及び第1
    及び第2の材料からなるコア層をエッチングにより除去
    する工程と、前記基板上に、前記第2のマスクパターン
    以外の部分にクラッド層を選択埋め込み成長する工程と
    を含むことを特徴とする半導体光結合回路の製造方法。
  5. 【請求項5】 前記第1の材料からなるコア層と前記第
    2の材料からなるコア層との接続面が、光導波路の光軸
    方向に対する垂直面に対して傾斜する様に、前記第1の
    マスクパターンを配置させることを特徴とする請求項4
    記載の半導体光結合回路の製造方法。
  6. 【請求項6】 前記第1の材料からなるコア層と前記第
    2の材料からなるコア層との接続面が曲面となる様に、
    前記第1のマスクパターンを配置させることを特徴とす
    る請求項4記載の半導体光結合回路の製造方法。
  7. 【請求項7】 異なる材質のコアを有する光導波路が光
    軸方向に接続された光導波路素子において、第1の材料
    からなるコアと第2の材料からなるコアとの接続面が、
    前記接続面による反射を抑制する様に、光導波路の光軸
    方向に対する垂直面に対して傾斜する平面であること特
    徴とする半導体光結合回路。
  8. 【請求項8】 異なる材質のコアを有する光導波路が光
    軸方向に接続された光導波路素子において、第1の材料
    からなるコアと第2の材料からなるコアとの接続面が、
    前記接続面による反射を抑制する様に、曲面であること
    を特徴とする半導体光結合回路。
JP32266697A 1997-07-08 1997-11-25 半導体光結合回路及びその製造方法 Pending JPH1187844A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32266697A JPH1187844A (ja) 1997-07-08 1997-11-25 半導体光結合回路及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP18195897 1997-07-08
JP9-181958 1997-07-08
JP32266697A JPH1187844A (ja) 1997-07-08 1997-11-25 半導体光結合回路及びその製造方法

Publications (1)

Publication Number Publication Date
JPH1187844A true JPH1187844A (ja) 1999-03-30

Family

ID=26500933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32266697A Pending JPH1187844A (ja) 1997-07-08 1997-11-25 半導体光結合回路及びその製造方法

Country Status (1)

Country Link
JP (1) JPH1187844A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168455A (ja) * 1999-12-06 2001-06-22 Fujitsu Ltd 光半導体装置の製造方法
JP2001189523A (ja) * 1999-12-28 2001-07-10 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2002232069A (ja) * 2001-02-02 2002-08-16 Nippon Telegr & Teleph Corp <Ntt> 光半導体装置の製造方法
JP2002344067A (ja) * 2001-05-21 2002-11-29 Sumitomo Electric Ind Ltd 光集積素子の製造方法
JP2007156143A (ja) * 2005-12-06 2007-06-21 Oki Electric Ind Co Ltd 多モード光干渉デバイスとその製造方法
JP2007324474A (ja) * 2006-06-02 2007-12-13 Sumitomo Electric Ind Ltd 光集積素子及びその製造方法
JP2008186902A (ja) * 2007-01-29 2008-08-14 Hitachi Ltd 光半導体素子、及びその製造方法
JP2010129957A (ja) * 2008-12-01 2010-06-10 Fujitsu Ltd 光半導体集積化装置及びその製造方法
US8433164B2 (en) 2008-10-10 2013-04-30 Nec Corporation Optical joint
JP2017135158A (ja) * 2016-01-25 2017-08-03 三菱電機株式会社 光半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168455A (ja) * 1999-12-06 2001-06-22 Fujitsu Ltd 光半導体装置の製造方法
JP4514868B2 (ja) * 1999-12-28 2010-07-28 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2001189523A (ja) * 1999-12-28 2001-07-10 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2002232069A (ja) * 2001-02-02 2002-08-16 Nippon Telegr & Teleph Corp <Ntt> 光半導体装置の製造方法
JP2002344067A (ja) * 2001-05-21 2002-11-29 Sumitomo Electric Ind Ltd 光集積素子の製造方法
JP4560479B2 (ja) * 2005-12-06 2010-10-13 Okiセミコンダクタ株式会社 多モード光干渉デバイスの製造方法
JP2007156143A (ja) * 2005-12-06 2007-06-21 Oki Electric Ind Co Ltd 多モード光干渉デバイスとその製造方法
JP2007324474A (ja) * 2006-06-02 2007-12-13 Sumitomo Electric Ind Ltd 光集積素子及びその製造方法
JP2008186902A (ja) * 2007-01-29 2008-08-14 Hitachi Ltd 光半導体素子、及びその製造方法
JP4629687B2 (ja) * 2007-01-29 2011-02-09 株式会社日立製作所 光半導体素子、及びその製造方法
US8433164B2 (en) 2008-10-10 2013-04-30 Nec Corporation Optical joint
JP2010129957A (ja) * 2008-12-01 2010-06-10 Fujitsu Ltd 光半導体集積化装置及びその製造方法
JP2017135158A (ja) * 2016-01-25 2017-08-03 三菱電機株式会社 光半導体装置

Similar Documents

Publication Publication Date Title
JPH11274637A (ja) 横結合分布帰還リッジ型半導体レーザ及びその製造方法
JP2007324474A (ja) 光集積素子及びその製造方法
JPH1187844A (ja) 半導体光結合回路及びその製造方法
CN112436381A (zh) 一种高速dfb激光器芯片及其制作方法
KR20080014613A (ko) 반도체 광 소자 및 그 제조 방법
US6498889B2 (en) Waveguide optical device and method of fabricating the same
JP2882335B2 (ja) 光半導体装置およびその製造方法
JP4151043B2 (ja) 光半導体装置の製造方法
JPH09237940A (ja) 半導体装置,及びその製造方法
JP2001127378A (ja) 半導体集積素子とその製造方法
US6842471B2 (en) Semiconductor laser device having a current non-injection area
JP3298619B2 (ja) 半導体レーザの製造方法
WO2020255183A1 (ja) 半導体光源素子および光半導体導波路窓構造の製造方法
JPH09275240A (ja) 導波路型光素子およびその作製方法
JP2009088242A (ja) 光半導体装置およびその製造方法
JP2009194149A (ja) 半導体光集積素子及びその作製方法
JP4769778B2 (ja) 光半導体素子及びその製造方法
JP4161672B2 (ja) 光集積素子の製造方法
JP4534449B2 (ja) Mmi型半導体レーザおよびその製造方法
JP4014375B2 (ja) 半導体レーザーの素子構造および製造方法
JP4453937B2 (ja) 光集積素子及びその製造方法
JP2009244648A (ja) 光変調器、その製造方法、光集積素子およびその製造方法
JP4161671B2 (ja) 光集積素子の製造方法
JPH08330665A (ja) 光半導体レーザの製造方法
JP3022351B2 (ja) 光半導体装置及びその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030617